有源阵列、有源阵列的制造方法和随机存储器与流程

本发明涉及半导体集成电路领域，尤其涉及一种有源阵列、有源阵列的制造方法和随机存储器。

背景技术：

在随机存储器中，目前普遍的有源阵列(activearray)如图1所示，单个器件单元1(cell，在有源阵列中通过有源区单元line形成)和其相邻的浅槽隔离结构2(sti，在有源阵列中通过隔离间隙space形成)之间的间距称为一个间距单元3(pitch)。

现有技术中采用pitchdoubling工艺，将原有的一个pitch分为两个pitch，从而缩小pitch的尺寸，但是由于曝光有源区单元宽限制，现有工艺上光刻得到的间距单元尺寸和有源区单元宽不能满足某些更小的间距单元尺寸需求。

技术实现要素：

本发明提供一种有源阵列、有源阵列的制造方法和随机存储器，以解决以上现有技术中的至少一个技术问题。

为达到上述目的，本发明提供一种有源阵列的制造方法，包括：

提供一半导体衬底，所述半导体衬底上间隔设置有光刻胶；

形成第一阻挡层在所述半导体衬底和所述光刻胶上；

形成牺牲层在所述第一阻挡层上，其中，相邻两个所述光刻胶之间的所述牺牲层形成凹槽；

形成第二阻挡层在所述牺牲层上，以填充所述凹槽；

沿所述第二阻挡层上表面向下去除所述第二阻挡层，以露出所述牺牲层的上表面，其中，所述凹槽中的所述第二阻挡层形成遮挡部；

以所述遮挡部作为掩膜从所述牺牲层的上表面向下刻蚀所述牺牲层和所述第一阻挡层，直至显露所述光刻胶的上表面，其中，所述第一阻挡层具有贴附于所述光刻胶的侧面的掩膜部以及位于所述牺牲层和所述半导体衬底之间的保护部，所述掩膜部的纵向厚度大于所述保护部的纵向厚度；

移除所述光刻胶，并沿所述牺牲层的显露部分向下刻蚀所述牺牲层，直至显露所述第一阻挡层的所述保护部，以及继续刻蚀显露的所述第一阻挡层的所述保护部，直至显露所述半导体衬底，以在所述半导体衬底上形成由所述第一阻挡层的所述掩膜部以及包括所述第二阻挡层的所述遮挡部所构成的多个阻挡结构；以及

形成用于构建所述有源阵列的间距单元，包括以所述阻挡结构作为掩膜刻蚀所述半导体衬底，以形成隔离间隙；移除所述阻挡结构形成有源区单元；其中，一个所述有源区单元及其相邻的一个所述隔离间隙构成一个间距单元。

一种实施例中，相邻所述光刻胶之间的曝光显影的最小尺寸为所述间距单元尺寸的奇数倍。

一种实施例中，所述光刻胶包括第一侧面和相对于所述第一侧面的第二侧面，且相邻两个光刻胶的第一侧面之间的距离为曝光显影的最小尺寸，其中，所述半导体衬底与所述曝光显影的最小尺寸的对应位置上包括三个所述间距单元。

一种实施例中，所述间距单元的尺寸包括30nm。

一种实施例中，所述牺牲层的厚度的1/2大于等于所述第一阻挡层的厚度，所述牺牲层在所述第一侧面处的横向厚度和所述第一阻挡层在所述第一侧面处的横向厚度之和小于相邻所述光刻胶之间间距的1/2。

一种实施例中，调节所述光刻胶的尺寸、以及所述第一阻挡层和所述牺牲层在所述光刻胶的所述第一侧面和所述第二侧面的厚度，以调节所述有源区单元的宽度和所述隔离间隙的尺寸。

一种实施例中，所述第一阻挡层和所述第二阻挡层均包括氮化硅，以及所述牺牲层包括氧化硅。

一种实施例中，包括所述第二阻挡层的所述遮挡部的多个阻挡结构还包括在所述遮挡部下方的所述牺牲层和所述第一阻挡层，以组成掩膜堆叠层。

为达到上述目的，本发明一种有源阵列，包括：

半导体基板；以及

根据上述实施例中所述的制造方法形成于所述半导体基板上的多根有源区单元和在相邻的所述有源区单元之间的隔离间隙；

其中，光刻胶的曝光显影尺寸的最小特征尺寸为所述间距单元的特征尺寸的奇数倍。

一种实施例中，所述间距单元的特征尺寸包括30nm

为达到上述目的，本发明提供一种随机存储器，包括

如上述实施例中所述的有源阵列；

多个器件单元，形成于所述有源区单元上；以及

浅槽隔离结构，通过将隔离材料填充于所述隔离间隙，形成于所述半导体衬底中。

本发明在制造有源阵列中通过改变材料的沉积方式和刻蚀方式，提高光刻极限精度，以获得更小尺寸的间距单元，以使有源阵列以及随机存储器获得更小尺寸的间距单元，从而满足特定的小间距单元需求。

上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。

附图说明

在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。

图1为现有技术中有源阵列的结构图。

图2为本发明实施例中有源阵列制造的流程图。

图3为本发明实施例中制造有源阵列步骤s10的结构图。

图4为本发明实施例中制造有源阵列步骤s20的结构图。

图5为本发明实施例中制造有源阵列步骤s30的结构图。

图6为本发明实施例中制造有源阵列步骤s40的结构图。

图7为本发明实施例中制造有源阵列步骤s50的结构图。

图8为本发明实施例中制造有源阵列步骤s60的结构图。

图9为本发明实施例中制造有源阵列步骤s70的结构图。

图10为本发明实施例中半导体器件中有源阵列的结构图。

图1中附图标记：

1：器件单元，2：浅槽隔离结构，3：间距单元。

图3至图10中附图标记：

110半导体衬底，

120光刻胶，

121第一侧面，

122第二侧面，

130第一阻挡层，

131掩膜部，

132保护部，

140牺牲层，

141凹槽，

150第二阻挡层，

151遮挡部，

160间距单元，

160a隔离间隙，

160b有源区单元。

具体实施方式

在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。

实施例一

本实施例一种有源阵列的制造方法，参照图2所示，包括：

步骤s10：参照图3所示，提供一半导体衬底110，在半导体衬底110上形成间隔设置的光刻胶120。

步骤s20：参照图4所示，形成第一阻挡层130在所述半导体衬底110和所述光刻胶120上。

步骤s30：参照图5所示，形成牺牲层140在所述第一阻挡层130上，其中，相邻两个所述光刻胶120之间的所述牺牲层140形成凹槽141。第一阻挡层130和牺牲层140的材料不同，以使进行单独刻蚀时不互相产生影响。

步骤s40：参照图6所示，形成第二阻挡层150在所述牺牲层140上，以填充所述凹槽141。第二阻挡层150和牺牲层140的材料不同，以使进行单独刻蚀时不互相产生影响。

步骤s50：参照图7所示，沿所述第二阻挡层150上表面向下去除所述第二阻挡层150，以露出所述牺牲层140的上表面，其中，所述凹槽141中的所述第二阻挡层150形成遮挡部151。

步骤s60：参照图8所示，以所述遮挡部151作为掩膜从所述牺牲层140的上表面向下刻蚀所述牺牲层140和第一阻挡层130，直至显露所述光刻胶120的上表面。所述第一阻挡层130具有贴附于所述光刻胶120的侧面的掩膜部131以及位于所述牺牲层140和所述半导体衬底110之间的保护部132，所述掩膜部131的纵向厚度大于所述保护部132的纵向厚度。刻蚀显露所有所述光刻胶120的上表面停止刻蚀，以方便移除半导体衬底110上所有的光刻胶120。

步骤s70：参照图9所示，移除所述光刻胶120，并沿所述牺牲层140的显露部分向下刻蚀所述牺牲层，直至显露所述第一阻挡层130的所述保护部132，以及继续刻蚀显露的所述第一阻挡层130的所述保护部132，直至显露所述半导体衬底110，以在所述半导体衬底110上形成由所述第一阻挡层130的所述掩膜部131以及包括所述第二阻挡层150的所述遮挡部151所构成的多个阻挡结构。所述阻挡结构还包括在所述遮挡部151下方的所述牺牲层140和所述第一阻挡层130，以组成掩膜堆叠层。其中，所述牺牲层140刻蚀过程由于厚度大而向两侧凹陷，且凹陷部分不影响所述第一阻挡层130的刻蚀部分。

步骤s80：参照图10所示，形成用于构建有源阵列的间距单元160，包括以所述阻挡结构作为掩膜刻蚀所述半导体衬底110，以形成隔离间隙160a；移除所述阻挡结构形成有源区单元160b；以及一个所述有源区单元160b及其相邻的一个所述隔离间隙160a构成一个间距单元160。一个所述有源区单元160b及其相邻的一个所述隔离间隙160a的间距为一个单元间距。

本实施例在无法减小光刻胶120尺寸的情况下，通过改变在半导体衬底110上材料的沉积方式和刻蚀方式，形成多个有源区单元160b和隔离间隙160a，提高光刻极限精度，以构成更小尺寸的间距单元160，以使有源阵列获得更小尺寸的间距单元160，从而满足特定的小间距单元160需求。

一种实施例中，相邻所述光刻胶120之间的曝光显影的最小尺寸为所述间距单元160尺寸的奇数倍。

一种实施例中，参照图3和图10所示，所述光刻胶120包括第一侧面121和相对于所述第一侧面121的第二侧面122，且相邻两个光刻胶121的第一侧面121之间的距离为曝光显影的最小尺寸，(曝光显影的最小尺寸为a，且已在图3和图10中标注)，其中，所述半导体衬底110与所述曝光显影的最小尺寸的对应位置上包括三个所述间距单元160，(间距单元160的间距为b，且已在图10中标注)从而减小每个间距单元160的尺寸，从而获得更小的间距单元160尺寸。通常光刻胶的曝光显影的最小尺寸为80～90nm，则获取的间距单元的尺寸在30nm左右。图3和图10中a和b均代表距离，a为曝光显影的间隔距离，b为单元间距。

一种实施例中，间距单元160的尺寸包括30nm，本实施例制造的间距单元160的最小尺寸可达到30nm，以满足30nm需求的间距单元160尺寸。

一种实施例中，所述牺牲层140的厚度的1/2大于等于所述第一阻挡层130的厚度，所述牺牲层140在所述第一侧面处的横向厚度和所述第一阻挡层130在所述第一侧面处的横向厚度之和小于相邻所述光刻胶120之间间距的1/2，以形成所述凹槽141。

一种实施例中，调节所述光刻胶120的尺寸、以及所述第一阻挡层130和所述牺牲层140在所述光刻胶120的所述第一侧面和所述第二侧面的厚度，以调节所述有源区单元160b的宽度和所述隔离间隙160a的尺寸。

具体地，光刻胶120的尺寸与隔离间隙160a尺寸成正比，第一阻挡层130的厚度与有源区单元160b的有源区单元宽成正比，牺牲层140的厚度与隔离间隙160a尺寸成正比。

本实施例中改光刻胶120的尺寸以及沉积层的厚度，均对最后形成的间距单元160的尺寸产生影响，具体的尺寸需要更具制造的要求进行调整，本实施例只对间距单元160的尺寸作定性分析，而不做定量分析。

一种实施例中，所述第一阻挡层130包括氮化硅，所述牺牲层140包括氧化硅，以及所述第二阻挡层150包括氮化硅。

一种实施例中，刻蚀包括干法刻蚀，去除包括化学机械研磨，本实施例通过干法刻蚀和化学机械研磨，可以控制刻蚀的位置和范围，保证有源阵列制造的过程中尺寸符合要求。

实施例二

基于实施例1，参照图10所示，本实施例一种有源阵列，包括：

半导体基板；以及

根据实施例一中所述的制造方法形成于所述半导体基板上的多根有源区单元160b和在相邻的所述有源区单元160b之间的隔离间隙160a；

其中，光刻胶的曝光显影尺寸的最小特征尺寸为所述间距单元160的特征尺寸的奇数倍。

一种实施例中，所述间距单元160的特征尺寸包括30nm

本实施例有源阵列包括半导体基板以及有源区单元160b和隔离间隙160a组成的间距单元160，且间距单元160的特征尺寸包括30nm，提高了光刻最小精度，使随机存储器件可以满足某些特定的间距单元160尺寸。

实施例三

为达到上述目的，本发明一种随机存储器，包括如上述实施例中所述的有源阵列以及多个器件单元和浅槽隔离结构。

多个器件单元形成于有源区单元160b上。

浅槽隔离结构通过将隔离材料填充于所述隔离间隙160a，形成于所述半导体衬底110中。

其中，当所述间距单元160的特征尺寸包括30nm时，所述单元与所述浅槽隔离结构之间的间距也包括30nm。

本实施例随机存储器中位于随机存储器器件的半导体衬底110上的单元和浅槽隔离结构之间的距离可以是30nm，同时随机存储器器件的半导体衬底110上包括有源区单元160b和隔离间隙160a组成的间距单元160的存储阵列，满足了随机存储器某些更小间距单元160尺寸要求，提高随机存储器的性能。

以上，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。

上文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，上文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。