一种CMOS图像传感器三维封装方法与流程

本发明涉及半导体技术领域，具体涉及一种cmos图像传感器三维封装方法。

背景技术：

目前cmos图像传感器取得巨大发展，相比传统的ccd传感器，cis设备速度更快、体积更小、价格更低，这主要是由于其集成度更高，功耗更低。cmos图像传感器主要用于手机摄像，这对其集成度有着更高的要求，因此需要将其传感芯片和图像处理芯片结合在一起。

但是，现有的cmos图像传感器和图像处理器之间的3d封装存在布局布线不合理，引线引脚不可靠等问题。本发明基于过孔硅技术，对重新布线层进行优化，同时给出了超低间距的钝化技术。

技术实现要素：

为了解决上述问题，本发明的目的在于提供一种芯片集成度高、寄生效应低的cmos图像传感器的三维封装方法。

本发明提供的cmos图像传感器的三维封装方法，包括以下步骤：

提供图像传感器芯片；

在图像传感器芯片上采用后道工序形成金属互连层；

在上述金属互连层(snagcu/ni/cu/ti/cu)上形成重新布线层；

在经上述处理的图像传感器芯片上形成钝化层；

将图像传感器的硅衬底背面通过硅通孔将电路连接引出形成接触点形成第一触点柱；

提供协处理器芯片；

将所述协处理器芯片的衬底进行减薄处理；

形成硅通孔并钝化处理；

在协处理器和图像传感器所对应的位置上引出电路接触点形成第二触点柱；

将所述第一触点柱和所述第二触点柱对应，使所述图像传感器芯片与所述协处理器芯片相互连接。

本发明的cmos图像传感器的三维封装方法中，优选为，所述金属互连层包括钛势垒层和铜晶种层，所述钛势垒层的厚度为50-200nm，所述铜晶种层的厚度为20-400nm。

本发明的cmos图像传感器的三维封装方法中，优选为，形成重新布线层的流程为：生长al层并进行光刻，然后采用电化学沉积法生长cu层，并退火形成所述重新布线层。

本发明的cmos图像传感器的三维封装方法中，优选为，所述al层的厚度为0.1-2.0μm，所述cu层的厚度为0.5-1.5μm。

本发明的cmos图像传感器的三维封装方法中，优选为，退火的温度为135-145℃，退火时间0.5-2小时。

本发明的cmos图像传感器的三维封装方法中，优选为，形成钝化层的流程为：采用化学气相沉积方法沉积氮化硅和低应力二氧化硅形成所述钝化层。

本发明的cmos图像传感器的三维封装方法中，优选为，所述氮化硅的厚度为100-500nm，所述低应力二氧化硅的厚度为100-600nm。

本发明的cmos图像传感器的三维封装方法中，优选为，形成第一触点柱、所述第二触点柱的流程为：采用电化学沉积法依次生长厚度1-12μm的cu，厚度0.2-2μm的ni，厚度0.2-8μm的sn。

本发明的cmos图像传感器的三维封装方法中，优选为，通过化学机械抛光工艺将衬底减薄至50-150μm。

本发明的cmos图像传感器的三维封装方法中，优选为，钝化处理的流程为：采用等离子增强化学沉积方法在130-180℃生长si，并再180-250℃生长sion。

本发明有效提高了芯片的集成度。同时，芯片间垂直互联，通过重新布线层实现图像传感器和图像处理器之间的通讯，降低了寄生效应。

附图说明

图1是cmos图像传感器三维封装方法的流程图。

图2是形成重新布线层后的器件结构示意图。

图3是形成钝化层后的器件结构示意图。

图4是形成第一触点柱后的器件结构示意图。

图5是将协处理器芯片与玻璃粘合后的器件结构示意图。

图6是对协处理器芯片的衬底减薄后的器件结构示意图。

图7是刻蚀形成硅通孔并钝化处理后的器件结构示意图。

图8是形成第二触点柱后的器件结构示意图。

图中标号：100为图像处理器芯片，101为金属互连层，102为al层，103为cu层（重新布线层），104为钝化层，105cu籽晶层合金，106为ni层，107为cu层，108为sn；200为协处理器芯片的衬底，201为协处理器芯片层，202为金属互连层，203为粘附层，204为玻璃，205为硅通孔，206为si层，207为sion层，208为cu层叠层，209为ni层，210为cu层，211为snag层。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“上”、“下”、“垂直”“水平”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。

此外，在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。除非在下文中特别指出，器件中的各个部分可以由本领域的技术人员公知的材料构成，或者可以采用将来开发的具有类似功能的材料。

图1是cmos图像传感器三维封装方法的流程图。以下结合图1针对cmos图像传感器三维封装方法进行详细说明。

步骤s1，提供图像处理器芯片100。

步骤s2，在其上采用后道工序形成金属互连层101。具体而言，在其上采用物理气相沉积方法（pvd）沉积厚度为100nm的钛势垒层和厚度为400nm的铜晶种层。

步骤s3，形成重新布线层。生长厚度为1.7μm的al层102并进行光刻。然后，通过电化学沉积（ecd）生长厚度为1.5μm的cu层103，并在140℃退火2小时得到重新布线层，所得结构如图2所示。

步骤s4，形成钝化层104。采用化学气相沉积方法（cvd）沉积厚度为500nm的氮化硅和厚度为600nm的低应力二氧化硅层，然后使用关键尺寸为20μm的光刻掩膜版进行光刻，并对钝化层进行刻蚀，所得结构如图3所示。

步骤s5，形成第一触点柱。具体而言，在反应预清洗后，通过物理气相沉积方法沉积100nm的ti势垒层和400nm的cu籽晶层合金105，并采用负性抗蚀剂进行光刻。然后，采用ecd生长2μm厚的ni层106，12μm厚的cu层107，以及8μm厚的sn层108。然后，在260℃下熔融钝化处理第一触点柱，所得结构如图4所示。

步骤s6，提供协处理器芯片，具有衬底200、协处理器芯片层201和后道工序金属互连层202。

步骤s7，利用7μm的聚合物（聚甲基丙烯酸甲酯）做粘附层203，将协处理器芯片粘附在玻璃204上，所得结构如图5所示。通过化学机械抛光方法（cmp）将衬底200减薄至90μm。

步骤s8，刻蚀形成硅通孔205，所得结构如图6所示。然后，进行钝化处理。具体来说，采用等离子增强化学沉积方法在150℃生长si层206，并在200℃生长sion层207。然后，再次对通孔进行刻蚀，去除通孔底部的si层和sion层，所得结构如图7所示。

步骤s9，形成第二接触柱。采用pvd方法生长400nm厚的ti层和1μm厚的cu层叠层208。然后，光刻、刻蚀形成通孔，刻蚀截止到sion层207。采用ecd方法在该通孔中形成ni层209、cu层210和snag层211，所得结构如图8所示。

步骤s10，将形成有第一接触柱的图像传感器芯片与形成有第二接线柱的协处理器芯片粘合，使上述第一触点柱和上述第二触点柱相对应，经过粘合后芯片的最终间距为30μm。

本发明有效提高了芯片的集成度。同时，芯片间垂直互联，通过重新布线层实现图像传感器和图像处理器之间的通讯，降低了寄生效应。

以上，针对本发明的的具体实施方式进行了详细说明，但是本发明不限定于此。各步骤的具体实施方式根据情况可以不同。此外，部分步骤的顺序可以调换，部分步骤可以省略等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。