一种电感的片上实现结构及放置方法与流程

本发明涉及信号处理领域，尤其涉及一种电感的片上实现结构及放置方法，特别是应用于放大器电路的负载电感的片上实现结构及放置方法。

背景技术

随着移动通信和物联网市场的飞速发展，手机及可穿戴电子设备的数量和市场份额也迅速增长，预计到2022年，手机及物联网的终端数量将超过500亿，这个数量级无论对上游晶圆封测资源还是中下游的芯片和方案研发都提出了巨大的挑战，既要保证产品的正常性能，又要在价格方面对最终消费者形成强大的吸引力。同时，目前的通信产品也需要做到非常高的集成度，这样势必对终端中的各种芯片产品的面积提出了更高的要求。

在射频放大器及收发芯片的射频单元中，其电感往往会占据较大的芯片面积，随着工艺的迅速发展，射频收发器的设计工艺从0.18um/0.13um向40nm/28nm发展，其晶圆价格也随之迅速上升，因此，其电感设计既需要保证性能，同时也能够占据较小的芯片面积以降低晶圆成本。除了电感之外，电源去耦电容也会占据较大的芯片面积。由于电源往往要走很长的线，而且电源线上往往有较大的噪声和干扰，因此每个单元都需要很大面积的去耦电容来减小电源干扰对射频性能的影响。

如图1所示，其为现有技术中的一典型射频放大器电路，所述放大器由输入电感l1、隔直电容c1、源极衰减电感l2、n型cmos晶体管m1和层叠晶体管m2组成；其中，m1为主晶体管，提供放大器的有效跨导以及放大增益，m2为共源共栅结构晶体管，主要作用是提供较高的输出阻抗同时提供较高的隔离度；电容c1的一端与射频输入端相连，另外一端与晶体管m2的栅极相连，电感l1提供足够的无源传输增益以降低噪声系数同时提供部分的输入匹配，电感l2为源极负反馈结构，在提供输入阻抗匹配的同时进一步降低输入等效噪声。负载部分由电感l3，电容c2和c3组成。m2的栅极接偏置电压，漏极与负载电感l3相连，同时经由电容c2到输出端。其中l3的作用是提供足够高的负载阻抗，c2和c3的作用是提供输出匹配。

在电路设计中，射频放大器的参考地是射频电路中的一个关键要素。地平面可以提供一个宽频范围内的低阻节点，可以为射频电路提供一个阻抗非常小的参考平面。由于电源往往要走较长的线，会引起较大的寄生电感，同时较长的走线往往会引入较大的噪声和干扰，从而严重影响射频电路的性能，因此，在电感l3靠近电源的部分，往往需要一个很大数值的去耦电容cd为电感l3的上端口提供一个较低阻抗的参考地，减小电源走线寄生电感所带来的噪声、干扰及不稳定因素对射频性能所带来的影响。其中，去耦电容应尽可能的靠近电感l3的上端。

图2示出了射频放大器的一示例性版图，其中，电感主要由单圈或者多圈金属走线形成的感性元件，而去耦电容一般需要尽可能大的数值来形成一个尽可能低的阻抗来实现参考地，因此会占用较大的晶圆面积。

基于上述分析，传统的射频放大器需要较高品质因子的电感，往往会占据较大的芯片面积，而随着工艺的迅速发展，电感设计需要占据尽可能小的芯片面积以降低晶圆成本。

技术实现要素：

为了克服现有技术中存在的上述问题，本发明提供了一种电感的片上实现结构及放置方法，通过新型的布局结构，在保证射频放大器高性能的同时，进一步实现了小型化，降低了生成成本。

为了达到本发明目的，本发明实施例提供了一种电感的片上实现结构，其特征在于：

将电感以金属走线的形式放置于第一介质层；将去耦电容放置于位于第一介质层下方的第二介质层；其中，去耦电容为一接地电容，且去耦电容与一段金属走线的相对置，去耦电容的放置方向应使得去耦电容的电流流向与其相对置的金属走线中的电流流向垂直。

进一步的，所述去耦电容采用去耦晶体管电容，该晶体管电容栅极为狭长的长方形形状，且长方形的长边与金属走线相垂直。所述去耦晶体管包括栅极、源极、漏极，其中栅极连接到电源输入端，源极和漏极均与参考地端相连接。所述栅极还与负载电感的一端相连接，所述负载电感的另一端接放大器的输出端。

进一步的，第一介质层和第二介质层之间具有中间层，该中间层上布置有金属过孔和金属走线，去耦电容为多个；去耦电容接电源的一端通过各自的金属过孔及相应的金属走线与负载电感接电源的一端电连接，电感正下方的中间层上的金属走线与位于其上方的电感的金属走线垂直设置。所述中间层相对电感的空闲位置上进一步放置有接地的金属屏蔽层。

进一步的，负载电感采用正方形或长方形线圈，多个去耦电容均匀布置在线圈四个边对应的正下方，去耦电容阵列兼作负载电感的金属屏蔽层。

本发明还提供了一种电感的片上实现方法，其特征在于：

将电感以金属走线的形式设计；将去耦电容放置于电感的下方，去耦电容为接地电容，并且去耦电容的放置方向应满足去耦电容中的电流流向与其相对置的金属走线中的电流流向垂直。

本发明提供的方案，提出了一种新型的负载电感的片上实现结构及其方法，通过电感和去耦电容的组合设计，将去耦电容放置在电感的下方，同时采用去耦晶体管与电感金属走线垂直相交的方式。更进一步地，采用去耦晶体管，其栅极与电源相连，源漏与地相连，保持了低阻节点与金属走线相垂直。

本发明将去耦电容阵列复用作为参考地屏蔽层，有效的减小由于电感内部的交流电流在衬底所引起的方向相反的感应涡流，有效的减小了衬底损耗，并隔离了其它噪声和干扰，从而可以大幅提高电感在高频频率时的品质因子。另外，无需专门设置传统的金属屏蔽层，且电感和电容上下对置放置，大大减小了电感和去耦电容的芯片面积，有效提高了集成度并降低了芯片成本。

本发明通过以上方案，有效地将高品质因子的电感和较大面积的去耦电容做了合理的组合搭配，将去耦电容通过特殊的方式放置在电感下面，在保证电感品质因子的同时，大大减小了芯片面积，节约了晶圆成本。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1为一现有技术中的射频放大器结构及其偏置电路；

图2为一现有技术中的射频放大器的版图布局；

图3为本发明一实施例提供的负载电感的封装结构示意图；

图4为本发明一实施例提供的负载电感的封装版图。

具体实施方式

下面结合附图对本申请作进一步详细描述，有必要在此指出的是，以下具体实施方式只用于对本申请进行进一步的说明，不能理解为对本申请保护范围的限制，该领域的技术人员可以根据上述申请内容对本申请作出一些非本质的改进和调整。

为使本发明的目的、技术方案和优点更加清楚明白，下文中将结合附图对本发明的实施例进行详细说明。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互任意组合。

在传统高频电感设计中，往往采用特定形状的参考地屏蔽层(grounded-patternshielding)来提高电感的品质因子：单圈或多圈环形电感一般采用顶层或者次顶层金属来实现，而在其下方(底层一侧)放置与金属走线相垂直的参考地屏蔽层，这样可以有效的减小由于电感内部的交流电流在衬底所引起的方向相反的感应涡流，有效的减小了衬底损耗，从而可以大幅提高电感在高频频率时的品质因子。该屏蔽层往往与参考地相连以提供一个低阻节点避免噪声和干扰的影响。

而在本发明中，为了进一步减少晶圆体积，创造性地将去耦电容部分复用为提高电感品质因子的屏蔽层。所述电感可以为晶圆上的片上集成电感。图3示出了本实施例提供的负载电感的片上结构示意图，如图所示，用于去耦的晶体管电容放置在电感l下方；其中，条状部分g表示去耦晶体管的栅极，矩形框部分为去耦晶体管的源极s和漏极d，矩形线圈l表示负载电感。晶体管的栅极g连接到电源端vdd；源漏极可以短接在一起，并与电路的参考地端口gnd相连。每个晶体管选用狭长的长方形形状，多个晶体管并排放置，晶体管封装形状的长边与电感l的金属走线相垂直，可以有效的减小由于电感内部的交流电流在衬底所引起的方向相反的感应涡流，有效的减小了衬底损耗，从而可以大幅提高电感在高频频率时的品质因子。

进一步的，电感的一端与晶体管的栅极g均连接到电源vdd；电感的另一端连接到放大器的射频输出端，示例性地，连接到图1中晶体管m2的漏极。

当去耦电容数值较大时，电源部分和参考地部分之间的等效阻抗就比较小，这样电源部分也可以等价看成是射频参考地。传统参考地屏蔽层本来需要连接到参考地电位，但在新结构中，去耦晶体管的栅极g直接与电源部分vdd相连，源极s和漏极d分别与参考地gnd相连，两部分的电流流动方向均与电感的电流方向所垂直，这样就可以将电感和去耦电容之间的耦合最小化，保证了电感性能的同时也避免了去耦电容由于耦合引起的性能退化。

电路最终的封装版图如图4所示，其中方形的金属走线为负载电感，位于基板上方，其下方为去耦电容阵列，每个去耦电容的方向尽量与金属走线垂直，其栅极分别连接到电感中间并与电源相连，源漏级与地相连，栅极到电感的走线与电感垂直。

进一步的，负载电感所在的层与电容所在的层之间具有绝缘层或者保护层。

进一步的，负载电感所在的层与电容所在的层之间具有中间层，该中间层上布置有金属过孔和金属走线，去耦电容(cd)接电源的一端通过该过孔及相应的金属走线与电感(l3)接电源的一端电连接，其中中间层上的金属走线尽量与电感的金属走线垂直放置。更进一步的，中间层相对电感的空闲位置还放置有金属屏蔽层以进一步提升电感的品质因子。

进一步的，所述负载电感适用于作为各类放大器的负载组件。并不局限的，本实施例也可应用于负载电感以外的其他电感，用于解决其工作过程中的电磁干扰问题。

本发明通过电感和去耦电容的组合设计，有效的将去耦电容放置在电感的下方，同时采用去耦晶体管与电感金属走线垂直相交的方式，有效的减小由于电感内部的交流电流在衬底所引起的方向相反的感应涡流，有效的减小了衬底损耗，从而可以大幅提高电感在高频频率时的品质因子，同时有效减小了去耦电容的面积。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。