半导体封装组件及其形成方法与流程

本发明涉及半导体技术领域，尤其涉及一种半导体封装组件及其形成方法。

背景技术：

半导体封装组件不仅可以为半导体晶粒提供保护以防止环境污染物，而且还可以为封装在半导体封装组件中的半导体晶粒和基板(例如印刷电路板(pcb，printedcircuitboard))之间提供电连接。例如，半导体晶粒可以封装在封装材料中，并且以迹线电连接到半导体晶粒和基板。

在高级封装技术中，半导体封装组件中的存储器晶粒可以与半导体晶粒水平地(horizontally)封装，并且半导体封装组件可以在半导体晶粒和存储器晶粒之间提供电连接。然而，这种半导体封装组件的问题在于市场上存在许多不同尺寸的存储器晶粒。因此有必要为使用不同尺寸的存储器晶粒的半导体封装组件设计不同的布局，这样需要对先前的基板或中间层进行重新设计和制造，而这可能导致制造这些半导体封装组件的成本上升。

因此，期望一种新颖的半导体封装组件及其形成方法，以解决上述问题。

技术实现要素：

有鉴于此，本发明提供一种半导体封装结构，以降低使用不同尺寸的存储器晶粒的半导体封装组件的制造成本。

根据本发明的第一方面，公开半导体封装组件，包括：

半导体晶粒和第一存储器晶粒，设置在基板的第一表面上，其中所述第一存储器晶粒包括面向所述半导体晶粒的第一边缘，并且所述半导体晶粒包括：

外围区域，具有面向所述第一存储器晶粒的第一边缘的第二边缘和与所述第二边缘相对的第三边缘；以及

电路区域，由所述外围区域围绕，其中所述电路区域具有与所述第二边缘相邻的第四边缘和与所述第三边缘相邻的第五边缘，

其中，所述第二边缘和所述第四边缘之间的距离为第一距离，所述第三边缘和所述第五边缘之间的距离为第二距离，所述第一距离不同于所述第二距离。

根据本发明的第二方面，公开一种半导体封装组件，包括：

半导体晶粒和存储器晶粒，设置在中间层的第一表面上，其中所述半导体晶粒包括：

外围区域，具有面向所述存储器晶粒的第一边缘和与所述第一边缘相对的第二边缘；以及

电路区域，由所述外围区域围绕，其中所述电路区域具有与存储器晶粒相邻的第三边缘和与第三边缘相对的第四边缘，

其中所述第一边缘和所述第三边缘之间的第一距离不同于所述第二边缘和所述第四边缘之间的第二距离，

其中所述第一边缘和所述第二边缘之间的第三距离大于所述第三边缘和所述第四边缘之间的第四距离。

根据本发明的第三方面，公开一种半导体封装组件一种半导体封装组件，包括：

半导体晶粒，第一存储器晶粒和第二存储器晶粒，设置在基板的第一表面上，其中所述第一存储器晶粒和第二存储器晶粒至少设置在所述半导体晶粒的相对的两侧，所述第一存储器晶粒包括面向所述半导体晶粒的第一边缘，所述第二存储器晶粒包括面向所述半导体晶粒的第二边缘，并且所述半导体晶粒包括：

外围区域，具有面向所述第一存储器晶粒的第一边缘的第三边缘，面向所述第一存储器晶粒的第二边缘的第四边缘；以及

电路区域，由所述外围区域围绕，其中所述电路区域具有与所述第三边缘相邻的第五边缘和与所述第四边缘相邻的第六边缘，

其中，所述第三边缘和所述第五边缘之间的距离为第一距离，所述第四边缘和所述第六边缘之间的距离为第二距离，所述第一距离与所述第二距离相同或不同。

根据本发明的第四方面，公开一种半导体封装组件的形成方法，包括：

沿着晶圆的第一划线执行切割制程以将第一电路区域与第二电路区域分离，其中所述第一电路区域具有第一边缘，所述第二电路区域具有第二边缘，所述第一边缘与所述第二边缘相邻，以及所述第一边缘和所述第一划线之间的第一距离不同于所述第二边缘和所述第一划线之间的第二距离；

在执行切割制程之后，形成具有第一电路区域的半导体晶粒；以及

将所述半导体晶粒和第一存储器晶粒接合到基板的第一表面。

根据本发明的第五方面，公开一种半导体封装组件的形成方法，包括：

沿着晶圆的第一划线执行切割制程以及沿着晶圆的第二划线执行切割制程，以将第一电路区域与第二电路区域分离，其中所述第一划线和所述第二划线位于所述第一电路区域与所述第二电路区域之间；所述第一电路区域具有第一边缘，所述第二电路区域具有第二边缘，所述第一边缘与所述第二边缘相邻，以及所述第一边缘和所述第一划线之间具有第一距离，所述第二边缘和所述第一划线之间具有第二距离，所述第一距离与所述第二距离相同或不同；

在执行切割制程之后，形成具有第一电路区域的半导体晶粒；以及

将所述半导体晶粒、第一存储器晶粒和第二存储器晶粒接合到基板的第一表面。

市场上存在许多不同尺寸的存储器晶粒，先前技术中，如果存储器晶粒的尺寸改变，则需要相应地改变半导体封装组件的布局，重新设计及制造基板，这导致制造半导体封装组件的成本上升。而本发明提供的半导体封装结构由于第二边缘和第四边缘之间的第一距离与第三边缘和第五边缘之间的第二距离不同，因此针对不同尺寸的存储器晶粒，每个半导体晶粒的相对的两侧(即每个电路区域的相对的两侧)的切割边缘不同，这样半导体晶粒的电路区域的在基板上的相对位置没有发生改变，通过调整切割余量，使半导体晶粒与存储器晶粒之间的距离保持与先前一致，保证了封装的结构稳定性。本发明无需更改先前基板设计，可以使用先前的基板设计，并且半导体晶粒的电路区域和存储器晶粒的电路区域在基板上的相对位置没有发生改变，而半导体晶粒和存储器晶粒之间的距离仍然满足规定，从而不会有因重新设计基板而花费的额外时间和产生的额外费用，相比重新设计基板而言节省了大量的时间和费用，降低了使用不同尺寸的存储器晶粒的半导体封装组件的制造成本，并且提高了生产效率。

在阅读了随后以不同附图展示的优选实施例的详细说明之后，本发明的这些和其它目标对本领域普通技术人员来说无疑将变得明显。

附图说明

图1是根据本发明的一些实施例的半导体封装组件的剖视图；

图2是根据本发明的一些实施例的晶圆的俯视图，示出了用于形成半导体晶粒的方法；

图3a是作为对比的半导体封装组件的俯视图；

图3b是根据本发明的一些实施例的半导体封装组件的俯视图，图1是沿着图3b的虚线1-1'截取的半导体封装组件的剖视图；

图3c是根据本发明的一些其他实施例的半导体封装组件的俯视图；

图4a是作为对比的半导体封装组件的俯视图；

图4b是根据本发明的一些实施例的半导体封装组件的俯视图；

图4c是根据本发明的一些其他实施例的半导体封装组件的俯视图；

图5是根据本发明的一些其他实施例的晶圆的俯视图，示出了用于形成半导体晶粒的方法；

图6a是根据本发明的一些实施例的半导体封装组件的俯视图；

图6b是根据本发明的一些其他实施例的半导体封装组件的俯视图；

图6c是根据本发明的另一些实施例的半导体封装组件的俯视图。

具体实施方式

在说明书和随后的权利要求书中始终使用特定术语来指代特定组件。正如本领域技术人员所认识到的，制造商可以用不同的名称指代组件。本文件无意于区分那些名称不同但功能相同的组件。在以下的说明书和权利要求中，术语“包括”和“包括”被用于开放式类型，因此应当被解释为意味着“包括，但不限于...”。此外，术语“耦合”旨在表示间接或直接的电连接。因此，如果一个设备耦合到另一设备，则该连接可以是直接电连接，或者经由其它设备和连接的间接电连接。

以下描述是实施本发明的最佳设想方式。这一描述是为了说明本发明的一般原理而不是用来限制的本发明。本发明的范围通过所附权利要求书来确定。

下面将参考特定实施例并且参考某些附图来描述本发明，但是本发明不限于此，并且仅由权利要求限制。所描述的附图仅是示意性的而并非限制性的。在附图中，为了说明的目的，一些元件的尺寸可能被夸大，而不是按比例绘制。在本发明的实践中，尺寸和相对尺寸不对应于实际尺寸。

图1是根据本发明的一些实施例的半导体封装组件100b的剖视图。半导体封装结构100b可以增加其他的附加特征/器件。对于不同的实施例，下面描述的一些特征可以替换或去除。为了简化图示，在图1中仅描绘了半导体封装组件100b的一部分。在一些实施例中，半导体封装组件100b可以包括晶圆级(wafer-level)半导体封装。此外，半导体封装组件100b可以为倒装(flip-chip)芯片半导体封装。

参照图1，半导体封装组件100b包括基底107。基底107可以是印刷电路板(pcb，printedcircuitboard)并且可以由聚丙烯(pp，polypropylene)形成。还应注意的是，基底107可以是单层或复数层结构，并且基底107可以包括在基底107之中的再分布层(rdl，redistributionlayer)结构105。基底107具有第一表面107a和与第一表面107a相对的第二表面107b。多个导电焊盘109设置在第一表面107a上，多个导电焊盘103设置在第二表面107b上。在一些实施例中，导电焊盘103和导电焊盘109可以是导电迹线，并且导电迹线可以包括电源部分(powersegment)，信号迹线部分(signaltracesegment)或/和接地迹线部分(groundtracesegment)。导电焊盘103和导电焊盘109用于半导体封装组件100b的输入/输出(i/o，input/output)连接。

此外，半导体封装组件100b包括接合(bond)到基底107的第一表面107a上的多个导电结构111和接合到基底107的第二表面107b上的多个导电结构101。导电焊盘103设置在导电结构101和基底107之间，导电焊盘109设置在导电结构111和基底107之间。在一些实施例中，导电结构101可以是导电球结构，例如球栅数组(bga，ballgridarray)，导电柱结构或者导电膏结构，以及导电结构111可以是可控坍塌芯片连接(c4，controlledcollapsechipconnection)结构，球栅数组，导电柱结构或者导电膏结构。

如图1所示，半导体封装组件100b包括基板121。从俯视角度看，基板121的尺寸可以小于基底107的尺寸，以采用扇出型封装结构，方便在基底上布置更多的导电结构101，方便半导体封装组件的安装和连接。基板121具有第一表面121a和与其相对的第二表面121b，并且半导体封装组件100b还包括从基板121的第一表面121a穿透到基板121的第二表面121b的多个导电通孔119。在一些实施例中，基板121可以是中间层(interposer)，导电通孔119可以是贯穿中间层通孔(tiv，throughinterposervia)。其中中间层可以采用无机材料，此外中间层可以具有更高的电路和布线密度，从而方便接线，提高封装整合度，中间层还可以方便半导体封装的制造，提高生产效率。基板可以采用有机材料，基板可以例如为pcb(printedcircuitboard)。

然而，本发明的实施例不限于此。在一些其他实施例中，基板121可以在基板121之中具有布线结构。例如，基板121中的布线结构可以是扇出(fan-out)结构，并且可以包括一个或多个导电焊盘，导电通孔，导电层和导电柱。在这种情况下，基板121中的布线结构可以设置在一个或多个金属间介电(imd，inter-metaldielectric)层中。在一些实施例中，imd层可以由有机材料形成，有机材料包括聚合物基底材料，或者可以由无机材料形成，无机材料包括氮化硅(sinx)，氧化硅(siox)，石墨烯等。例如，imd层由聚合物基底材料。应当注意的是，本实施例中所述的imd层，导电焊盘，导电通孔，导电层和导电柱的数量和配置仅是一些示例，并不是对本发明的限制。

此外，钝化层115设置在基板121的第二表面121b上，并且钝化层115被导电通孔119穿透。在一些实施例中，多个凸块下金属(ubm，under-bumpmetallurgy)层113插入在导电结构111与钝化层115之间。基板121通过ubm层113，导电结构111和导电焊盘109电连接到基底107。每个ubm层113可以包括一个或多个层，例如屏障(barrier)层和晶种(seed)层。作为示例，本发明描述的ubm层113包括单层(例如单层的屏障层或晶种层)。此外，导电结构111由底部填充层117围绕，底部填充层117位于基底107的第一表面107a和钝化层115之间。此外，基底107的尺寸比基板121的尺寸更大，因此底部填充层117靠近基板121一侧的尺寸较小，而靠近基底107一侧的尺寸较大，这样可以采用扇出型封装结构，方便在基底上布置更多的导电结构101，方便半导体封装组件的安装和连接，此外也可以保持底部填充层117和封装组件的结构稳定。

仍然参考图1，半导体封装组件100b包括设置在基板121的第一表面121a上的多个导电焊盘123和介电层125。在一些实施例中，介电层125在导电焊盘123上延伸，导电焊盘123的一部分被介电层125暴露。

此外，半导体封装组件100b还包括半导体晶粒144b和存储器晶粒150b。半导体晶粒144b和存储器晶粒150b通过多个导电结构127接合到基板121的第一表面121a(例如与导电焊盘123连接)。在一些实施例中，半导体晶粒144b可以是系统单芯片(soc，system-on-chip)，例如逻辑晶粒，包括中央处理单元(cpu，centralprocessingunit)，图形处理单元(gpu，graphicsprocessingunit)或它们的任意组合。在一些实施例中，存储器晶粒150b可以是混合动态随机访问存储器(dram，dynamicrandomaccessmemory)晶粒，例如高带宽存储器(hbm，highbandwidthmemory)晶粒。

在一些实施例中，半导体晶粒144b和存储器晶粒150b上均具有多个导电焊盘133和介电层131，导电焊盘133和介电层131可以面向基板121的第一表面121a，介电层131在导电焊盘133上延伸，并且导电焊盘133的一部分被介电层131暴露。半导体晶粒144b和存储器晶粒150b通过导电焊盘133，导电结构127和导电焊盘123电连接到基板121。在一些实施例中，导电结构127由底部填充层129围绕，底部填充层129插入在半导体晶粒144b，存储器晶粒150b与在基板121的第一表面121a上的介电层125之间。

应当注意的是，半导体晶粒144b和存储器晶粒150b被一部分底部填充层129隔开，并且半导体晶粒144b和存储器晶粒150b之间具有距离d1。其中半导体晶粒144b和存储器晶粒150b之间的距离一般是恒定的。此外距离d1可以规定为一个特定的数值，例如50毫米、60毫米或70毫米等。当然距离d1也可以规定为在某一个范围内，例如距离d1可以在50毫米至70毫米之间，因此距离d1可以采用最小距离，例如50毫米，当然也可以采用符合要求的其他数值。在半导体封装组件的制造中，距离d1的数值一般需要符合规定(例如为上述的一个特定的数值或者在规定的范围内)。这是因为如果d1过小可能会导致半导体晶粒和/存储器晶粒在组装时发生干涉或碰撞等问题，同时也可能会造成封装翘曲程度的改变而影响制程和结构的稳定性，如果d1过大可能会导致半导体封装容易发生翘曲，影响封装的结构稳定性。因此在设计中需要对距离d1进行合理的设置，且按照该设计的距离d1进行布局半导体晶粒和存储器晶粒。此外，例如，半导体晶粒144b和存储器晶粒150b之间的间隙d1内也有底部填充层129。此外，从俯视角度看，基板121的尺寸较大，半导体晶粒144b，存储器晶粒150b和它们之间的底部填充层129组合之后的尺寸较小，因此从俯视角度可以看到部分基板121(当未设有介电层125时)。本实施例中介电层125可以铺满第一表面121a，因此可以有模塑料135设置在介电层125上。底部填充层129，半导体晶粒144b和存储器晶粒150b被模塑料135围绕。也即，如图1所示，半导体晶粒144b和存储器晶粒150b彼此远离的边缘被模塑料135覆盖。当然半导体晶粒144b和存储器晶粒150b的其他边缘也可以被模塑料135覆盖，具体来说，半导体晶粒144b可以具有四侧的边缘，其中半导体晶粒144b面向存储器晶粒150b的一侧的边缘可以由底部填充层129覆盖，而其余的三侧的边缘可以由模塑料135覆盖。类似的，存储器晶粒150b可以具有四侧的边缘，其中存储器晶粒150b面向半导体晶粒144b的一侧的边缘可以由底部填充层129覆盖，而其余的三侧的边缘可以由模塑料135覆盖。此外，模塑料135或/和底部填充层129可以与半导体晶粒144b和存储器晶粒150b平齐，或者模塑料135或/和底部填充层129矮于或高于半导体晶粒144b和存储器晶粒150b。本实施例中半导体晶粒144b和存储器晶粒150b的上表面与模塑料135和底部填充层129的上表面共面，也即模塑料135和底部填充层129可以不覆盖半导体晶粒144b和存储器晶粒150b的上表面，在半导体晶粒144b和存储器晶粒150b的上表面上可以设置盖结构以增加半导体封装组件的机械强度，并防止半导体封装组件的翘曲，还可以在在半导体晶粒144b和存储器晶粒150b的上表面上设置散热器，以帮助在半导体晶粒144b和存储器晶粒150b及其他部件散热。散热器可以与在半导体晶粒144b和存储器晶粒150b的上表面直接接触，或者通过热界面材料层与半导体晶粒144b和存储器晶粒150b的上表面接触，当然散热器与半导体晶粒144b和存储器晶粒150b之间可以通过盖结构隔开。当然在其他实施例中模塑料135或/和底部填充层129也可以覆盖半导体晶粒144b或/和存储器晶粒150b的上表面。此外，基板121的尺寸比半导体晶粒144b，存储器晶粒150b和它们之间的底部填充层129组合之后的尺寸更大，因此底部填充层129靠近半导体晶粒144b和存储器晶粒150b一侧的尺寸较小，而靠近基板121一侧的尺寸较大，以采用扇出型封装结构，方便在基底上布置更多的导电结构101，方便半导体封装组件的安装和连接，也可以保持底部填充层129和封装组件的结构稳定。此外，从俯视角度看，模塑料135的外围尺寸可以与基板121的尺寸相同，也可以使模塑料较厚，以保护半导体晶粒144b和存储器晶粒150b，并且保持封装组件的结构稳定。

在一些实施例中，模塑料135可以由非导电材料形成，例如环氧树脂，树脂，可模塑的聚合物等。模塑料135可以在基本上为液体时施加，然后可以通过化学反应固化，例如在环氧树脂或树脂中固化。

图2是根据本发明的一些实施例的晶圆200的俯视图，示出了用于形成半导体晶粒的方法。

由于市场上存在许多的不同尺寸的存储器晶粒，因此有必要为使用不同尺寸的存储器晶粒的半导体封装组件设计不同的布局，这可能导致制造这些半导体封装组件的成本上升。为解决该问题，可以修改在晶圆上执行的形成半导体晶粒的切割制程。具体地，可以调整晶圆上划线的位置，使得每个半导体晶粒的相对的两侧(即每个电路区域的相对的两侧)的切割余量(margin)不同。

如图2所示，为了简化图示，仅描绘了晶圆200上的两个相邻的电路区域1421和1422，以及三组划线s1，s2和s3。为了方便理解，一般情况下，例如在将图2中的晶圆200进行切割后，即可得到半导体晶粒，例如图1所示的半导体晶粒144b；之后再将得到的半导体晶粒安装到基板或中间层上，例如安装在图1所示的基板121上；从而得到具有图1所示的结构。其中每组划线中包括的两条虚线分别对应于执行切割的工具(例如切割刀)的两侧，一般情况下，切割工具可以使用同一个或同一型号，例如执行三次切割的切割刀的刀宽相等，因此每组划线的宽度可以是相等的，当然也可以使用不同的刀宽的，即每组划线的宽度可以是不同的。此外三组划线s1，s2和s3彼此平行。划线s1和s2位于电路区域1421的相对的两侧，划线s1和s3位于电路区域1422的相对的两侧，划线s1位于电路区域1421和1422之间。此外对于三组划线s1，s2和s3一般为沿着一个划线切割完之后，再沿另一个划线的进行切割的，例如先沿划线s1切割，再沿划线s2切割，之后沿划线s3切割。当然切割的顺序可以自由变换，例如先沿划线s2切割，再沿划线s3、s1切割。

在一些实施例中，划线s1，s2和s3具有相同的宽度k。电路区域1421具有与划线s1相邻的第一边缘e1，并且电路区域1422具有与划线s1相邻的第二边缘e2。与第一边缘e1相对的电路区域1421的第三边缘e3与划线s2相邻，并且与第二边缘e2相对的电路区域1422的第四边缘e4与划线s3相邻。

应当注意，第一边缘e1和划线s1之间具有距离d2，第二边缘e2和划线s1之间具有距离d3，并且距离d2与距离d3不相等，例如距离d2大于或小于距离d3。当然距离d2与d3也可以相等，这可以根据所使用的存储器晶粒的尺寸进行适应性调整。此外，第三边缘e3和划线s2之间具有距离d3，并且第四边缘e4和划线s3之间具有距离d2。

第一边缘e1和划线s1之间的区域以及第三边缘e3和划线s2之间的区域是随后形成的具有电路区域1421的半导体晶粒(例如图1中的半导体晶粒144b)的切割余量。第二边缘e2和划线s1以及第四边缘e4和划线s3之间的区域是随后形成的具有电路区域1422的半导体晶粒(例如图1中的半导体晶粒144b)的切割余量。

在执行切割制程之后，电路区域1421与电路区域1422分离(也即它们分别属于两个不同的半导体晶粒)。电路区域1421和围绕电路区域1421的晶圆200的外围区域(即切割余量)构成半导体晶粒，并且电路区域1422和围绕电路区域1422的晶圆200的外围区域(即切割余量)构成另一个半导体晶粒。在一些实施例中，外围区域中没有电路，它们用于形成半导体晶粒的切割余量。例如，外围区域是模塑料，它们填充在半导体晶粒之间，在切割制程中对它们进行切割，这样不仅可以在切割制程中保护电路区域，在切割之后也可以保护电路区域。此外，如图2所示，本实施例中示出的是在电路区域1421和1422的长度的方向上切割的划线，对于宽度方向上的切割，可以根据实际需求设计划线与宽度的边缘之间的距离，例如所有的电路区域的宽度的边缘与划线之间的距离可以相等，或者按照先前技术中的方式对宽度方向上进行划线。此外，图2中是以长度方向上的划线作为示例，本实施例中也可以应用与在宽度方向上的划线，例如两个宽度方向上的边缘与各自的划线之间的距离分别为d2和d3，d2和d3不相等，例如d2大于或小于d3等方式，从而使得到的半导体晶粒的宽度上的相对的两侧的切割余量不相等。

如图1所示，具有电路区域1421的半导体晶粒(即，如图2中电路区域1421和围绕电路区域1421的晶圆200的外围区域(即切割余量)构成半导体晶粒)和具有电路区域1422的半导体晶粒可以与存储器晶粒150b水平地封装。也就是说，具有电路区域1421的半导体晶粒和具有电路区域1422的半导体晶粒可以与图1的半导体晶粒144b类似或相同。应当注意的是，电路区域1421和1422完全被外围区域围绕，并且外围区域的外边缘是半导体晶粒的物理边缘(physicaledge)，并被模塑料135覆盖。物理边缘是指实物的边缘，而例如电路区域的边缘可以是人为划分的边缘，并非实体的分离。

图3a是作为对比的半导体封装组件100a的俯视图。图3b是根据本发明的一些实施例的半导体封装组件100b的俯视图，图1是沿着图3b的虚线1-1'截取的半导体封装组件100b的剖视图。图3c是根据本发明的一些其他实施例的半导体封装组件100c的俯视图。为了简化图示，在图3a，3b和3c中的每个图示中仅示出了在基板121上的一个半导体晶粒和两个存储器晶粒。

如图3a所示，作为对比的半导体封装组件100a包括设置在基板121上的两个存储器晶粒150a和一个半导体晶粒144a。存储器晶粒150a，半导体晶粒144a和基板121与先前参照图1描述的存储器晶粒150b，半导体晶粒144b和基板121类似或相同，为简洁起见，不再重复。另外，两个存储器晶粒150a具有相同的宽度w3。两个存储器晶粒150a的长度可以相同或不同。

半导体晶粒144a可以由电路区域142和围绕电路区域142的外围区域140a组成。两个存储器晶粒150a分别具有边缘151a和152a。半导体晶粒144a具有面向存储器晶粒150a的边缘151a和152a的边缘145a，以及与边缘145a相对的边缘146a。半导体晶粒144a的边缘145a和边缘146a是物理边缘，并且它们也是外围区域140a的外边缘的一部分。

此外，电路区域142具有与边缘145a相邻的边缘147a和与边缘147a相对的边缘148a。电路区域142的边缘148a与外围区域140a的边缘146a相邻。换句话说，边缘147a和148a是电路区域142和外围区域140a之间的交界面的一部分。边缘145a和边缘146a之间具有距离，该距离定义为半导体晶粒144a的宽度w1。边缘147a和边缘148a之间具有距离，该距离定义为电路区域142的宽度w2。宽度w1大于宽度w2，并且宽度w2的位置被宽度w1的位置完全覆盖。

在本实施例中，距离d1在存储器晶粒150a的边缘151a和半导体晶粒144a的边缘145a之间，这与图1中所示的相同。应当注意，边缘145a和边缘147a之间具有距离d2a，边缘146a和边缘148a之间具有距离d3a，并且距离d2a与距离d3a相等，因为形成半导体晶粒144a的切割制程不会如图2所示那样调整。也就是说，电路区域142位于半导体晶粒144a的中心。当然电路区域142的其余的两个边缘与相应的外围区域140a的两个边缘之间的也可以分别具有距离，这两个距离可以相等。

然而，市场上存在许多不同尺寸的存储器晶粒，先前技术中如果存储器晶粒150a的尺寸改变(例如存储器晶粒150a宽度w3发生改变)，则需要相应地改变半导体封装组件100a的布局，重新设计及制造基板，这导致制造半导体封装组件100a的成本上升。

为了解决上述问题，提供了通过如图2所示的切割制程形成的半导体晶粒144b(如图1或图3b所示)。参照图3b，两个存储器晶粒150b和一个半导体晶粒144b设置在半导体封装组件100b的基板121上，其中存储器晶粒150b的尺寸小于图3a的存储器晶粒150a的尺寸。

具体地，两个存储器晶粒150b具有相同的宽度w4，并且宽度w4可以小于图3a中的宽度w3。此外，存储器晶粒150b的长度可以与图3a中的存储器晶粒150a的长度相等。两个存储器晶粒150b分别具有边缘151b和152b。半导体晶粒144b具有面向存储器晶粒150b的边缘151b和152b的边缘145b以及与边缘145b相对的边缘146b。边缘151b和外围区域140b的边缘145b之间的距离d1与边缘152b和外围区域140b的边缘145b之间的距离d1相同。

在本实施例中，存储器晶粒150b和半导体晶粒144b之间的距离d1可以与图3a中的存储器晶粒150a和半导体晶粒144a之间的距离d1相同，如上所述的，保持距离d1可以减少翘曲并防止半导体封装组件的可靠性问题。

此外，电路区域142具有与边缘145b相邻的边缘147b和与边缘147b相对的边缘148b。电路区域142的边缘148b与外围区域140b的边缘146b相邻。换句话说，边缘147b和148b是电路区域142和外围区域140b之间的交界面的一部分。

边缘145b和边缘146b之间具有距离，该距离定义为半导体晶粒144b的宽度w1。边缘147b和边缘148b之间具有距离，该距离定义为电路区域142的宽度w2。宽度w1大于宽度w2，并且宽度w2的位置被宽度w2的位置完全覆盖。图3b的宽度w1与图3a的宽度w1相同，图3b的宽度w2与图3a的宽度w2相同。然而，图3b的电路区域142的位置不同于图3a的电路区域142的位置。

仍然参考图3b，边缘145b和边缘147b之间具有距离d2b，边缘146b和边缘148b之间具有距离d3b。为了使用与图3a中的半导体封装组件100a相同的布局(即在同样的基板或中间层上安装半导体晶粒和存储器晶粒)，边缘145b和边缘147b之间的距离d2b可以大于边缘146b和边缘148b之间的距离d3b。应当注意的是，半导体晶粒144b可以通过图2中的切割制程形成。因此，电路区域142的相对的两侧的切割边缘是不同的。换句话说，电路区域142不位于半导体晶粒144b的中心。此外，电路区域142的其余的两个边缘与相应的外围区域140b的两个边缘之间的也可以分别具有距离，这两个距离可以相等，当然也可以不相等。也就是说，电路区域142可以在上下方向上不位于半导体晶粒144b的中心位置，在左右方向上可以位于或不位于半导体晶粒144b的中心位置。

通常情况下，在基板(例如基板121)或中间层上为安装半导体晶粒和存储器晶粒所预留的位置已经固定，例如预留的焊点位置，接线位置等已经固定，因此半导体晶粒的电路区域(例如电路区域142)和存储器晶粒的电路区域在基板或中间层上的相对位置是固定的，是无法移动的。而市场上存在许多不同尺寸的存储器晶粒，例如图3a中的存储器晶粒150a具有宽度w3，图3b中的存储器晶粒150b的具有宽度w4(w4小于w3)，如果将图3b中的存储器晶粒150b安装到图3a中，则存储器晶粒与半导体晶粒之间的距离就发生了变化，例如存储器晶粒与半导体晶粒之间的距离将会大于d1。但是因为半导体晶粒与存储器晶粒之间的距离需要保持为规定的距离(例如距离d1)，以保持封装的结构稳定性。因此先前技术中，当存储器晶粒的尺寸(如宽度)发生变化时，先前设计的基板或中间层可能会无法使用，为了适应不同的存储器晶粒的尺寸，就需要改变先前基板或中间层的布局设计，以满足对应的存储器晶粒的尺寸的布局，这样不仅大幅增加了设计和制造成本，而且会降低生产效率，拖延工期。而采用本发明中的方案，可以解决上述问题。具体地，存储器晶粒150b的宽度w4小于存储器晶粒150a的宽度w3，半导体晶粒144b的物理边缘145b与电路区域142的边缘147b之间的较大的距离d2b设置为比半导体晶粒144b的边缘146b和电路区域142的边缘148b之间的较小距离d3b更靠近存储器晶粒150b。这样半导体晶粒144b的电路区域142的在基板121上的相对位置没有发生改变，通过留出较多的切割余量(d2b所对应的切割余量)，使整个半导体晶粒144b与存储器晶粒150b之间的距离仍然可以保持为距离d1。因此，半导体封装组件100b的布局可以与半导体封装组件100a(如图3a所示)的布局的位置相同，具体来说，本发明针对不同尺寸的存储器晶粒，每个半导体晶粒的相对的两侧(即每个电路区域的相对的两侧)的切割边缘不同，本发明无需更改先前基板设计，可以使用先前的基板设计，并且半导体晶粒的电路区域和存储器晶粒的电路区域在基板上的相对位置没有发生改变，而半导体晶粒和存储器晶粒之间的距离仍然满足规定，从而不会有因重新设计基板而花费的额外时间和产生的额外费用，相比重新设计基板而言节省了大量的时间和费用，并且提高了生产效率。此外需要注意的是，存储器晶粒的电路区域在基板121上的相对位置也没有发生改变。此外，本发明中，d2b减去d2a得到的数值可以等于w3减去w4得到的数值，从而可以根据存储器晶粒尺寸的变化来调整切割制程中的切割余量。此外，如图3a，3b，3c所示，半导体晶粒144a，144b，144c的宽度可以是相同的，即都等于w1，在切割时可以基于宽度w1对切割位置进行调整。此外，存储器晶粒的宽度若是过小或过大，超过了对于半导体晶粒切割可调整的范围(即无法切割出符合电路区域安装位置要求和距离d1要求的半导体晶粒)时，则需要更换符合尺寸要求的存储器晶粒，从而便于对半导体晶粒的切割。当然，当存储器晶粒的尺寸发生变化时，本发明提供了一种无需更改基板或中间层设计的可能的方法，以提供更多的解决方案。

在一些其他实施例中，如图3c所示，提供两个存储器晶粒150c，存储器晶粒150c的尺寸大于图3a的存储器晶粒150a的尺寸。存储器晶粒150c，半导体晶粒144c和基板121之间的电连接与先前参照图1描述的存储器晶粒150b，半导体晶粒144b和基板121的电连接类似或相同，为简洁起见不再重复。

具体地，两个存储器晶粒150c具有相同的宽度w5，并且宽度w5可以大于图3a的宽度w3。两个存储器晶粒150c分别具有边缘151c和152c。半导体晶粒144c具有面向存储器晶粒150c的边缘151c和152c的边缘145c以及与边缘145c相对的边缘146c。边缘151c和外围区域140c的边缘145c之间的距离d1与边缘152c和外围区域140c的边缘145c之间的距离d1相同。

在本实施例中，存储器晶粒150c和半导体晶粒144c之间的距离d1可以与图3a中的存储器晶粒150a与半导体晶粒144a之间的距离d1相同，如上所述的，这样可以减少翘曲并防止半导体封装组件的可靠性问题。

如上所述，为了使用与图3a中的半导体封装组件100a相同的布局(即在同样的基板或中间层上安装半导体晶粒和存储器晶粒)，边缘145c和边缘147c之间的距离d2c可以小于边缘146c和边缘148c之间的距离d3c。应当注意的是，半导体晶粒144c可以通过图2所示的切割制程形成。因此，电路区域142的相对的两侧的切割边缘是不同的。换句话说，电路区域142不位于半导体晶粒144c的中心。此外，电路区域142的其余的两个边缘与相应的外围区域140b的两个边缘之间的也可以分别具有距离，这两个距离可以相等，当然也可以不相等。也就是说，电路区域142可以在上下方向上不位于半导体晶粒144b的中心位置，在左右方向上可以位于或不位于半导体晶粒144b的中心位置。

通常情况下，在基板(例如基板121)或中间层上为安装半导体晶粒和存储器晶粒所预留的位置已经固定，例如预留的焊点位置，接线位置等已经固定，因此半导体晶粒的电路区域(例如电路区域142)和存储器晶粒的电路区域在基板或中间层上的相对位置是固定的，是无法移动的。而市场上存在许多不同尺寸的存储器晶粒，例如图3a中的存储器晶粒150a具有宽度w3，图3c中的存储器晶粒150c的具有宽度w5(w5大于w3)，如果将图3c中的存储器晶粒150b安装到图3a中，则存储器晶粒与半导体晶粒之间的距离就发生了变化，例如存储器晶粒与半导体晶粒之间的距离将会小于d1。但是因为半导体晶粒与存储器晶粒之间的距离需要保持为规定的距离(例如距离d1)，以保持封装的结构稳定性。因此先前技术中，当存储器晶粒的尺寸(如宽度)发生变化时，先前设计的基板或中间层可能会无法使用，为了适应不同的存储器晶粒的尺寸，就需要改变先前基板或中间层的布局设计，以满足对应的存储器晶粒的尺寸的布局，这样不仅大幅增加了设计和制造成本，而且会降低生产效率，拖延工期。而采用本发明中的方案，可以解决上述问题。具体地存储器晶粒150c的宽度w5大于存储器晶粒150a的宽度w3，半导体晶粒144c的物理边缘145c与电路区域142的边缘147c之间的较小的距离d2c设置为比半导体晶粒144c的边缘146c和电路区域142的边缘148c之间的较大距离d3c更靠近存储器晶粒150c。这样半导体晶粒144c的电路区域142的在基板121上的相对位置没有发生改变，通过留出较少的切割余量(d2c所对应的切割余量)，使整个半导体晶粒144b与存储器晶粒150b之间的距离仍然可以保持为距离d1。因此，半导体封装组件100c的布局可以与半导体封装组件100a(如图3a所示)的布局的位置相同，具体来说，本发明针对不同尺寸的存储器晶粒，每个半导体晶粒的相对的两侧(即每个电路区域的相对的两侧)的切割边缘不同，本发明无需更改先前基板设计，可以使用先前的基板设计，并且半导体晶粒的电路区域和存储器晶粒的电路区域在基板上的相对位置没有发生改变，而半导体晶粒和存储器晶粒之间的距离仍然满足规定，从而不会有因重新设计基板而花费的额外时间和产生的额外费用，相比重新设计基板而言节省了大量的时间和费用，并且提高了生产效率。此外需要注意的是，存储器晶粒的电路区域在基板121上的相对位置也没有发生改变。此外，本发明中，d2a减去d2c得到的数值可以等于w5减去w3得到的数值，从而可以根据存储器晶粒尺寸的变化来调整切割制程中的切割余量。此外，如图3a，3b，3c所示，半导体晶粒144a，144b，144c的宽度可以是相同的，即都等于w1，在切割时可以基于宽度w1对切割位置进行调整。此外，存储器晶粒的宽度若是过小或过大，超过了对于半导体晶粒切割可调整的范围(即无法切割出符合电路区域安装位置要求和距离d1要求的半导体晶粒)时，则需要更换符合尺寸要求的存储器晶粒，从而便于对半导体晶粒的切割。当然，当存储器晶粒的尺寸发生变化时，本发明提供了一种无需更改基板或中间层设计的可能的方法，以提供更多的解决方案。

图4a是作为对比的半导体封装组件100a的俯视图。图4b是根据本发明的一些实施例的半导体封装组件100b的俯视图。图4c是根据本发明的一些其他实施例的半导体封装组件100c的俯视图。图4a，4b和4c类似于图3a，3b和3c。图4a-4c与图3a-3c的不同在于图4a-4c中示出有多个导线160a，160b和160c。

如图4a所示，导线160a设置在半导体晶粒144a和存储器晶粒150a上，并且存储器晶粒150a通过导线160a电连接到半导体晶粒144a。

六根导线160a具有相同的长度l。长度l1a是导线160a的与存储器晶粒150a重叠的部分的长度，以及长度l2是导线160a与半导体晶粒144a的电路区域142重叠的部分的长度。导线160a延伸越过存储器晶粒150a的边缘151a，外围区域140a的边缘145a和电路区域142的边缘147a。

如图4b所示，类似于半导体封装组件100a(如图4a所示)，半导体封装组件100b包括设置在半导体晶粒144b和存储器晶粒150b上的导线160b，以及存储器晶粒150b通过导线160b电连接到半导体晶粒144b。尽管图4b仅示出了六根导线160b，但应当注意的是，对存储器晶粒150b和半导体晶粒144b上的导线160b的数量没有限制。

六根导线160b具有相同的长度l。长度l1b是导线160b的与存储器晶粒150b重叠的部分的长度，以及长度l2是导线160b与半导体晶粒144b的电路区域142重叠的部分的长度。导线160b延伸越过存储器晶粒150b的边缘151b，外围区域140b的边缘145b和电路区域142的边缘147b。

与半导体封装组件100a(如图4a所示)相比，导线160b的长度l与导线160a(如图4a所示)的长度l相同，并且导线160b与半导体晶粒144b的电路区域142重叠的部分的长度l2与图4a所示的导线160a与半导体晶粒144a的电路区域142重叠的部分的长度l2相同。

应当注意的是，存储器晶粒150b的尺寸小于存储器晶粒150a(如图4a所示)的尺寸，并且每个存储器晶粒150b的中心位于与每个存储器晶粒150a(如图4a所示)的中心相同的位置处。因此，导线160b与存储器晶粒150b重叠的部分的长度l1b短于导线160a与存储器晶粒150a重叠的部分的长度l1a。

如图4c所示，类似于半导体封装组件100a(如图4a所示)，半导体封装组件100c包括设置在半导体晶粒144c和存储器晶粒150c上的导线160c，并且存储器晶粒150c通过导线160c电连接到半导体晶粒144c。

六根导线160c具有相同的长度l。长度l1c是导线160c与存储器晶粒150c重叠的部分的长度，并且长度l2是导线160c与半导体晶粒144c的电路区域142重叠的部分的长度。导线160c延伸越过存储器晶粒150c的边缘151c，外围区域140c的边缘145c和电路区域142的边缘147c。

与半导体封装组件100a(如图4a所示)相比，导线160c的长度l与导线160a(如图4a所示)的长度l相同，并且导线160c与电路区域142重叠的部分的长度l2与图4a所示的导线160a与半导体晶粒144a的电路区域142重叠的部分的长度l2相同。

应当注意的是，存储器晶粒150c的尺寸大于存储器晶粒150a(如图4a所示)的尺寸，并且每个存储器晶粒150c的中心位于与每个存储器晶粒150a(如图4a所示)的中心相同的位置处。因此，导线160c的与存储器晶粒150c重叠的部分的长度l1c大于导线160a(如图4a所示)与存储器晶粒150a重叠的部分的长度l1a。

此外，尽管存储器晶粒150a，150b和150c的尺寸彼此不同，但是用于输出信号的存储器晶粒150a，150b和150c的焊点(solderjoint)位于相同的位置。因此，导线160b和160c可以具有与导线160a相同的长度l，并且当使用具有与存储器晶粒150a的尺寸不同的存储器晶粒150b和150c时，信号性能不会降低。

图5是晶圆300的俯视图，示出了根据本发明的一些其他实施例的用于形成半导体晶粒的方法。如图5所示，晶圆300具有两个电路区域1421和1422，电路区域1421具有面向电路区域1422的边缘e2的边缘e1。

图5的晶圆300与图2的晶圆200之间的差异在于，图5的晶圆300中，在两个相邻的电路区域1421和1422之间存在两条划线s1和s2。划线s1与边缘e1相邻，划线s2与边缘e2相邻。划线s1与边缘e2之间由划线s2间隔，划线s2与边缘e1之间由划线s1间隔。与图2的晶圆200相比，由于在图5的晶圆300中的电路区域1421和1422之间存在更多的划线。可以更灵活地调节两个相邻的电路区域1421和1422之间的距离，边缘e1和划线s1之间的距离d4以及边缘e2和划线s2之间的距离d5。在一些实施例中，距离d4可以与距离d5相同。在一些其他实施例中，距离d4可以与距离d5不同，例如距离d4大于或小于距离d5。距离d4和d5可以根据存储器晶粒的尺寸来调整，存储器晶粒将在下面的制程中与具有电路区域1421和1422的半导体晶粒一起封装。此外，对于划线s1和s2一般为沿着一个划线切割完之后，再沿另一个划线的进行切割的，例如先沿划线s1切割，再沿划线s2切割。当然切割的顺序可以自由变换，例如先沿划线s2切割，再沿划线s1切割。此外为简洁起见，在图5中仅示出了在电路区域1421和1422之间的划线，实际上在电路区域的其他边缘还具有其他的划线，在切割时可以与图5中的划线s1、划线s2，距离d4和距离d5的设置类似，在此不再赘述。此外，本实施例中半导体晶粒(如下述的144d，144e，144f)的宽度无需固定为w1(如图3a，3b，3c所示)，因为本实施例中电路区域1421和1422之间具有至少两个划线，可以自由调整切割得到半导体晶粒的外围区域的宽度(即电路区域边缘与外围区域边缘之间的距离)。当然电路区域142(如图3a，3b，3c所示)的宽度一般是保持不变的，例如与图3a，3b，3c所示的宽度w2相同。

图6a是根据本发明的一些实施例的半导体封装组件100d的俯视图。图6b是根据本发明的一些其他实施例的半导体封装组件100e的俯视图。图6c是根据本发明的一些其他实施例的半导体封装组件100f的俯视图。

如图6a所示，在基板121上设有四个存储器晶粒150b和一个半导体晶粒144d。四个存储器晶粒150b具有相同的宽度w4，并与图3b的存储器晶粒150b的宽度相同，并且小于图3a的存储器晶粒150a的宽度w3。与图3b中的半导体封装组件100b相比，半导体封装组件100d还包括与外围区域140d的边缘146d相邻设置的两个存储器晶粒150b。也就是说，存储器晶粒150b设置在半导体晶粒144d的相对的两侧。

在本实施例中，存储器晶粒150b的边缘151d与外围区域140d的边缘145d之间的距离d1与存储器晶粒150b的边缘153d与外围区域140d的边缘146d之间的距离d1相同。另外，由于半导体晶粒144d可以通过图5所示的切割制程形成，所以外围区域140d的边缘145d与电路区域142的边缘147d之间的距离d2b可以与外围区域140d的边缘146d与电路区域142的边缘148d之间的距离d2b相同(也即在执行图5中的切割时，距离d4和距离d5可以是相同的)。此外本实施例中半导体晶粒144d的宽度无需固定为w1(如图3a，3b，3c所示)，当然电路区域142的宽度一般是保持不变的，例如与图3a，3b，3c所示的宽度w2相同。

在其他实施例中，如果设置在半导体晶粒144d的相对的两侧的存储器晶粒150b具有不同的尺寸，则边缘145d与边缘147d之间的距离d2b可以与边缘146d与边缘148d之间的距离d2b不同。此外，在半导体晶粒144d的另外一侧或两侧(例如图6a中的左右两侧中的一侧或两侧)，也可以设有存储器晶粒，该存储器晶粒的与半导体晶粒144d之间的距离也应该符合要求，以使半导体封装满足稳定性要求。因此类似于调整距离d2b，对于在半导体晶粒144d的另外一侧或两侧，也可以采用类似的调整切割余量，使电路区域142的边缘与半导体晶粒144d的边缘之间的距离根据存储器晶粒的尺寸进行调整，以在先前的基板上布局半导体晶粒和存储器晶粒，并满足半导体晶粒和存储器晶粒之间的距离规定或要求。

如图6b所示，在基板121上设有四个存储器晶粒150c和一个半导体晶粒144e。四个存储器晶粒150c具有相同的宽度w5，并与图3c的存储器晶粒150c的宽度相同，并且大于图3a的存储器晶粒150a的宽度w3。与图3c中的半导体封装组件100c相比，半导体封装组件100e还包括与外围区域140e的边缘146e相邻设置的两个存储器晶粒150c。也就是说，存储器晶粒150c设置在半导体晶粒144e的相对的两侧。

在本实施例中，存储器晶粒150c的边缘151e与外围区域140e的边缘145e之间的距离d1与存储器晶粒150c的边缘153e与外围区域140e的边缘146e之间的距离d1相同。另外，由于半导体晶粒144e可以通过图5所示的切割制程形成，所以外围区域140e的边缘145e与电路区域142的边缘147e之间的距离d2c可以与外围区域140e的边缘146e和电路区域142的边缘148e之间的距离d2c相同(也即在执行图5中的切割时，距离d4和距离d5可以是相同的)。此外本实施例中半导体晶粒144e的宽度无需固定为w1(如图3a，3b，3c所示)，当然电路区域142的宽度一般是保持不变的，例如与图3a，3b，3c所示的宽度w2相同。

在其他实施例中，如果设置在半导体晶粒144e的相对的两侧的存储器晶粒150c具有不同的尺寸，则边缘145e与边缘147e之间的距离d2c可以与边缘146e与边缘148e之间的距离d2c不同。此外，在半导体晶粒144e的另外一侧或两侧(例如图6b中的左右两侧中的一侧或两侧)，也可以设有存储器晶粒，该存储器晶粒的与半导体晶粒144e之间的距离也应该符合要求，以使半导体封装满足稳定性要求。因此类似于调整距离d2c，对于在半导体晶粒144e的另外一侧或两侧，也可以采用类似的调整切割余量，使电路区域142的边缘与半导体晶粒144e的边缘之间的距离根据存储器晶粒的尺寸进行调整，以在先前的基板上布局半导体晶粒和存储器晶粒，并满足半导体晶粒和存储器晶粒之间的距离规定或要求。

如图6c所示，在基板121上设有两个存储器晶粒150c、两个存储器晶粒150b和一个半导体晶粒144f。两个存储器晶粒150c和两个存储器晶粒150b分别设置在半导体晶粒144f的相对的两侧。两个存储器晶粒150c具有宽度w5(类似于图6b)，两个存储器晶粒150b具有宽度w4(类似于图6a)，并且其中w5大于图3a的存储器晶粒150a的宽度w3，w4小于图3a的存储器晶粒150a的宽度w3。与图6a和6b图中的半导体封装组件相比，半导体封装组件100f相对的两侧的存储器晶粒150c和存储器晶粒150b分别具有不同的宽度w5和w4。

在本实施例中，存储器晶粒150c的边缘151f与外围区域140f的边缘145f之间的距离d1与图3a，3b，3c，6a，6b，6c中的距离d1相同，存储器晶粒150b的边缘153f与外围区域140f的边缘146f之间的距离d1与图3a，3b，3c，6a，6b，6c中的距离d1相同。另外，由于半导体晶粒144f可以通过图5所示的切割制程形成，外围区域140f的边缘145f与电路区域142的边缘147f之间的距离d2c可以与外围区域140f的边缘146f和电路区域142的边缘148f之间的距离d2b不同(也即在执行图5中的切割时，距离d4和距离d5可以是不相同的，例如距离d4大于或小于d5)。具体地，距离d2b可以大于距离d2c。当然在其他实施例中，距离d2b可以小于距离d2c，例如宽度w5小于宽度w4时。此外本实施例中半导体晶粒144f的宽度无需固定为w1(如图3a，3b，3c所示)，当然电路区域142的宽度一般是保持不变的，例如与图3a，3b，3c所示的宽度w2相同。

在其他实施例中，如果设置在半导体晶粒144f的相对的两侧的存储器晶粒150c和150b具有不同的尺寸，则边缘145f与边缘147f之间的距离d2c可以与边缘146f与边缘148f之间的距离d2b可以相同。此外，在半导体晶粒144f的另外一侧或两侧(例如图6c中的左右两侧中的一侧或两侧)，也可以设有存储器晶粒，该存储器晶粒的与半导体晶粒144f之间的距离也应该符合要求，以使半导体封装满足稳定性要求。因此类似于调整距离d2b或/和d2c，对于在半导体晶粒144f的另外一侧或两侧，也可以采用类似的调整切割余量，使电路区域142的边缘与半导体晶粒144f的边缘之间的距离根据存储器晶粒的尺寸进行调整，以在先前的基板上布局半导体晶粒和存储器晶粒，并满足半导体晶粒和存储器晶粒之间的距离规定或要求。本发明针对不同尺寸的存储器晶粒，每个半导体晶粒的相对的两侧(即每个电路区域的相对的两侧)的切割边缘不同，这样半导体晶粒的电路区域的在基板上的相对位置没有发生改变，通过调整切割余量，使半导体晶粒与存储器晶粒之间的距离保持与先前一致，保证了封装的结构稳定性。本发明无需更改先前基板设计，可以使用先前的基板设计，并且半导体晶粒的电路区域和存储器晶粒的电路区域在基板上的相对位置没有发生改变，而半导体晶粒和存储器晶粒之间的距离仍然满足规定，从而不会有因重新设计基板而花费的额外时间和产生的额外费用，相比重新设计基板而言节省了大量的时间和费用，并且提高了生产效率。

由于市场上存在如此多的不同尺寸的存储器晶粒，因此有必要使用不同尺寸的存储器晶粒为半导体封装组件设计不同的布局，这样需要对先前的基板或中间层进行重新设计和制造，这可能导致制造这些半导体封装组件的成本上升。根据前述实施例，本发明中可以调整晶圆上划线的位置，使得每个半导体晶粒的相对的两侧(即每个电路区域的相对的两侧)的切割边缘不同，使半导体晶粒的电路区域和存储器晶粒的电路区域在基板或中间层上的相对位置不变，而通过切割边缘不同使半导体晶粒与存储器晶粒之间的距离保持不变，从而可以使用先前的基板或中间层，无需重新设计基板或中间层。本发明中半导体晶粒的物理边缘与半导体晶粒内部的电路区域的边缘之间的距离在电路区域的相对的两侧是不同的或相同的。换句话说，围绕电路区域的外围区域在电路区域的相对的两侧具有不同的宽度或相同的宽度，针对不同尺寸的存储器晶粒，半导体晶粒的外围区域各个边缘的宽度可以将会通过在切割制程中来调整。

可以对本发明的实施例进行许多变化和/或修改。根据本发明的一些实施例的半导体封装结构可用于形成三维(3d，three-dimensional)封装，2.5d封装，扇出(fan-out)封装或其他合适的封装。其中3d封装可以是内部导电结构均为导电通孔的封装，2.5d封装可以是内部导电结构具有导电焊球或导电柱等的封装。

本领域的技术人员将容易地观察到，在保持本发明教导的同时，可以做出许多该装置和方法的修改和改变。因此，上述公开内容应被解释为仅由所附权利要求书的界限和范围所限制。