一种发光二极管外延片及其制作方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制作方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。led因具有节能环保、可靠性高、使用寿命长等优点而受到广泛的关注，近年来在背景光源和显示屏领域大放异彩，并且开始向民用照明市场进军。由于民用照明侧重于产品的省电节能和使用寿命，因此降低led的串联电阻和提高led的抗静电能力显得尤为关键。

外延片是led制备过程中的初级成品。现有的led外延片包括衬底、n型半导体层、有源层和p型半导体层，n型半导体层、有源层和p型半导体层依次层叠在衬底上。p型半导体层用于提供进行复合发光的空穴，n型半导体层用于提供进行复合发光的电子，有源层用于进行电子和空穴的辐射复合发光，衬底用于为外延材料提供生长表面。

为了与电极形成良好的欧姆接触，p型半导体层上还设有接触层。接触层一般为p型或n型的高掺杂层，通过半导体表面重掺杂获得超薄势垒。超薄势垒对载流子无阻挡能力，载流子可以自由穿过势垒，形成很大的隧道电流，从而获得欧姆接触(不产生明显的附加阻挡，电流在接触层上产生的压降小于在器件本身上所产生的压降)。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

电极一般设置在接触层的部分区域上以尽量避免电极材料吸收有源层发出的光线。当电流通过电极注入接触层时，虽然接触层内电流的纵向扩展较强，但是接触层内电流的横向扩展受到局限，大部分电流会集中在电极与器件接触的地方，使得在电极与器件接触的地方容易产生电流拥堵，增加了器件的热效应。

技术实现要素：

本发明实施例提供了一种发光二极管外延片及其制作方法，能够解决现有技术接触层内电流的横向扩展受到局限，使得在电极与器件接触的地方容易产生电流拥堵的问题。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、n型半导体层、有源层、p型半导体层和接触层，所述n型半导体层、所述有源层、所述p型半导体层和所述接触层依次层叠在所述衬底上，所述接触层包括依次层叠的p型欧姆接触层和n型欧姆接触层。

可选地，所述n型欧姆接触层的厚度为5nm～20nm。

可选地，所述n型欧姆接触层中n型掺杂剂的掺杂浓度为10¹⁸cm^-3～10²⁰cm^-3。

可选地，所述p型欧姆接触层的厚度为5nm～100nm。

可选地，所述p型欧姆接触层中p型掺杂剂的掺杂浓度为10²¹/cm³～10²²/cm³。

另一方面，本发明实施例提供了一种发光二极管外延片的制作方法，所述制作方法包括：

提供一衬底；

在所述衬底上生长n型半导体层；

在所述n型半导体层上生长有源层；

在所述有源层上生长p型半导体层；

在所述p型半导体层上生长接触层，所述接触层包括依次层叠的p型欧姆接触层和n型欧姆接触层。

可选地，所述在所述p型半导体层上生长接触层，包括：

在所述p型半导体层上生长p型欧姆接触层；

采用氢氟酸缓冲腐蚀液对所述p型欧姆接触层的表面进行处理；

在所述p型欧姆接触层处理后的表面上生长n型欧姆接触层。

优选地，所述氢氟酸缓冲腐蚀液的处理时长为5min～30min。

可选地，所述n型欧姆接触层的生长温度为1000℃～1200℃，所述n型欧姆接触层的生长压力为100torr～500torr。

可选地，所述p型欧姆接触层的生长温度为850℃～1050℃，所述p型欧姆接触层的生长压力为100torr～300torr。

本发明实施例提供的技术方案带来的有益效果是：

通过依次层叠p型欧姆接触层和n型欧姆接触层，p型欧姆接触层和n型欧姆接触层形成pn结，p型欧姆接触层和n型欧姆接触层变成空间电荷区，空间电荷区内存在可以横向移动的自由电荷，有利于通过电极注入接触层的电流在接触层内进行横向扩展，避免电流集中在电极与器件接触的地方而产生电流拥堵，减少器件的热效应。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管外延片的结构示意图；

图2是本发明实施例提供的接触层的结构示意图；

图3是本发明实施例提供的一种发光二极管外延片的制作方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种发光二极管外延片，图1为本发明实施例提供的一种发光二极管外延片的结构示意图，参见图1，该发光二极管外延片包括衬底10、n型半导体层20、有源层30、p型半导体层40和接触层50，n型半导体层20、有源层30、p型半导体层40和接触层50依次层叠在衬底10上。

图2为本发明实施例提供的接触层的结构示意图，参见图2，在本实施例中，接触层50包括依次层叠的p型欧姆接触层51和n型欧姆接触层52。

本发明实施例通过依次层叠p型欧姆接触层和n型欧姆接触层，p型欧姆接触层和n型欧姆接触层形成pn结，p型欧姆接触层和n型欧姆接触层变成空间电荷区，空间电荷区内存在可以横向移动的自由电荷，有利于通过电极注入接触层的电流在接触层内进行横向扩展，避免电流集中在电极与器件接触的地方而产生电流拥堵，减少器件的热效应。而且电流在接触层内的横向扩展增强，可以降低电极与器件的接触电阻，达到增强电流传输和扩展的目的。

另外，接触层的电阻强烈依赖于掺杂浓度，掺杂浓度越高，电阻越低。但是接触层的掺杂浓度有限，因此单一的接触层对电流的纵向扩展影响有限，本发明实施例通过依次层叠p型欧姆接触层和n型欧姆接触层，p型欧姆接触层和n型欧姆接触层的接触面可以加强电流的纵向遂穿，进一步缓解电流的拥堵，减少器件的热效应。

可选地，n型欧姆接触层52的厚度可以为5nm～20nm，优选为12nm。如果n型欧姆层的厚度小于5nm，则可能由于n型欧姆接触层较薄而无法与p型欧姆接触层配合形成pn结；如果n型欧姆接触层的厚度大于20nm，则可能由于n型欧姆接触层较厚而影响电流的纵向遂穿。

可选地，n型欧姆接触层52中n型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3，优选为10¹⁹cm^-3。如果n型欧姆接触层中n型掺杂剂的掺杂浓度小于10¹⁸cm^-3，则可能由于n型欧姆接触层中n型掺杂剂的掺杂浓度较小而无法提供较多数量的自由电荷，进而影响电流在接触层内的横向扩展；如果n型欧姆接触层中n型掺杂剂的掺杂浓度大于10²⁰cm^-3，则可能由于n型欧姆接触层中n型掺杂剂的掺杂浓度较大而影响外延片整体的晶体质量，最终影响led的发光效率。

可选地，p型欧姆接触层51的厚度可以为5nm～100nm，优选50nm。如果p型欧姆层的厚度小于5nm，则可能由于p型欧姆接触层较薄而无法与n型欧姆接触层配合形成pn结；如果p型欧姆接触层的厚度大于100nm，则可能由于p型欧姆接触层较厚而影响电流的纵向遂穿。

可选地，p型欧姆接触层51中p型掺杂剂的掺杂浓度可以为10²¹/cm³～10²²/cm³，优选为5*10²¹cm^-3。如果p型欧姆接触层中p型掺杂剂的掺杂浓度小于10¹⁸cm^-3，则可能由于p型欧姆接触层中p型掺杂剂的掺杂浓度较小而无法提供较多数量的自由电荷，进而影响电流在接触层内的横向扩展；如果p型欧姆接触层中p型掺杂剂的掺杂浓度大于10²⁰cm^-3，则可能由于p型欧姆接触层中p型掺杂剂的掺杂浓度较大而影响外延片整体的晶体质量，最终影响led的发光效率。

具体地，p型欧姆接触层51的材料可以采用p型掺杂(如镁)的铟镓氮或者氮化镓，n型欧姆接触层52的材料可以采用n型掺杂(如硅)的氮化镓。衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)，如晶向为[0001]的蓝宝石。n型半导体层20的材料可以采用n型掺杂(如硅)的氮化镓。有源层30可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(ingan)，如inxga1-xn，0＜x＜1，量子垒的材料可以采用氮化镓。p型半导体层40的材料可以采用p型掺杂(如镁)的氮化镓。

进一步地，n型半导体层20的厚度可以为2μm～8μm，优选为5μm；n型半导体层20中n型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～10²⁰cm^-3，优选为10¹⁹cm^-3。量子阱的厚度可以为3nm～4nm，优选为3.5nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～11个，优选为8个。p型半导体层40的厚度可以为100nm～500nm，优选为300nm；p型半导体层40中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该发光二极管外延片还可以包括缓冲层61，缓冲层61设置在衬底10和n型半导体层20之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为氮化镓材料外延生长提供成核中心。

具体地，缓冲层61的材料可以采用氮化镓。

进一步地，缓冲层61的厚度可以为15nm～40nm，优选为25nm。

优选地，如图1所示，该发光二极管外延片还可以包括未掺杂氮化镓层62，未掺杂氮化镓层62设置在缓冲层61和n型半导体层20之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

进一步地，三维成核层的厚度可以为100nm～600nm，优选为350nm；二维恢复层的厚度可以为500nm～800nm，优选为650nm；本征氮化镓层的厚度可以为800nm～2μm，优选为1.4μm。

可选地，如图1所示，该发光二极管外延片还可以包括应力释放层70，应力释放层70设置在n型半导体层20和有源层30之间，以对蓝宝石和氮化镓之间晶格失配产生的应力进行释放，提高有源层的晶体质量，有利于电子和空穴在有源层进行辐射复合发光，提高led的内量子效率，进而提高led的发光效率。

具体地，应力释放层70的材料可以采用镓铟铝氮(alingan)，可以有效释放蓝宝石和氮化镓晶格失配产生的应力，改善外延片的晶体质量，提高led的发光效率。

优选地，应力释放层70中铝组分的摩尔含量可以小于或等于0.2，应力释放层70中铟组分的摩尔含量可以小于或等于0.05，以避免造成不良影响。

进一步地，应力释放层70的厚度可以为50nm～500nm，优选为300nm。

可选地，如图1所示，该发光二极管外延片还可以包括电子阻挡层81，电子阻挡层81设置在有源层30和p型半导体层40之间，以避免电子跃迁到p型半导体层中与空穴进行非辐射复合，降低led的发光效率。

具体地，电子阻挡层81的材料可以采用p型掺杂的氮化铝镓(algan)，如alyga1-yn，0.1＜y＜0.5。

进一步地，电子阻挡层81的厚度可以为50nm～150nm，优选为100nm。

优选地，如图1所示，该发光二极管外延片还可以包括低温p型层82，低温p型层82设置在有源层30和电子阻挡层81之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温p型层82的材料可以为与p型半导体层40的材料相同。在本实施例中，低温p型层82的材料可以为p型掺杂的氮化镓。

进一步地，低温p型层82的厚度可以为10nm～50nm，优选为30nm；低温p型层82中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

本发明实施例提供了一种发光二极管外延片的制作方法，适用于制作图1所示的发光二极管外延片。图3为本发明实施例提供的一种发光二极管外延片的制作方法的流程图，参见图3，该制作方法包括：

步骤201：提供一衬底。

可选地，该步骤201可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，在氢气气氛中对衬底进行1分钟～10分钟(优选为5分钟)退火处理；

对衬底进行氮化处理。

通过上述步骤清洁衬底的表面，避免杂质掺入外延片中，有利于提高外延片的生长质量。

步骤202：在衬底上生长n型半导体层。

具体地，该步骤202可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在衬底上生长n型半导体层。

可选地，在步骤202之前，该制作方法还可以包括：

在衬底上生长缓冲层。

相应地，n型半导体层生长在缓冲层上。

具体地，在衬底上生长缓冲层，可以包括：

控制温度为400℃～600℃(优选为500℃)，压力为400torr～600torr(优选为500torr)，在衬底上生长缓冲层；

控制温度为1000℃～1200℃(优选为1100℃)，压力为400torr～600torr(优选为500torr)，对缓冲层进行5分钟～10分钟(优选为8分钟)的原位退火处理。

优选地，在衬底上生长缓冲层之后，该制作方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，n型半导体层生长在未掺杂氮化镓层上。

具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1100℃(优选为1050℃)，压力为100torr～600torr(优选为300torr)，在缓冲层上生长三维成核层，生长时间为10min～20min；

控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在三维成核层上生长二维恢复层，生长时间为10min～20min，生长时间为20min～40min；

控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在二维恢复层上生长本征氮化镓层。

步骤203：在n型半导体层上生长有源层。

具体地，该步骤203可以包括：

在n型半导体层上生长有源层；其中，量子阱的生长温度为720℃～829℃(优选为760℃)，压力为100torr～500torr(优选为300torr)；量子垒的生长温度为850℃～959℃(优选为900℃)，压力为100torr～500torr(优选为300torr)。

可选地，在步骤203之前，该制作方法还可以包括：

在n型半导体层上生长应力释放层。

相应地，有源层生长在应力释放层上。

具体地，在n型半导体层上生长应力释放层，可以包括：

控制温度为800℃～1100℃(优选为950℃)，压力为100torr～500torr(优选为300torr)，在n型半导体层上生长应力释放层。

步骤204：在有源层上生长p型半导体层。

具体地，该步骤204可以包括：

控制温度为850℃～1000℃(优选为900℃)，压力为100torr～300torr(优选为200torr)，在有源层上生长p型半导体层。

可选地，在步骤204之前，该制作方法还可以包括：

在有源层上生长电子阻挡层。

相应地，p型半导体层生长在电子阻挡层上。

具体地，在有源层上生长电子阻挡层，可以包括：

控制温度为850℃～1000℃(优选为900℃)，压力为100torr～500torr(优选为350torr)，在有源层上生长电子阻挡层。

优选地，在有源层上生长电子阻挡层之前，该制备方法还可以包括：

在有源层上生长低温p型层。

相应地，电子阻挡层生长在低温p型层上。

具体地，在有源层上生长低温p型层，可以包括：

控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温p型层。

步骤205：在p型半导体层上生长接触层。

在本实施例中，接触层包括依次层叠的p型欧姆接触层和n型欧姆接触层。

可选地，该步骤205可以包括：

在p型半导体层上生长p型欧姆接触层；

采用氢氟酸缓冲腐蚀液(英文：bufferedhydrofluorideacid，简称：bhf)对p型欧姆接触层的表面进行处理；

在p型欧姆接触层处理后的表面上生长n型欧姆接触层。

通过在p型欧姆接触层生长之后，采用bhf对p型欧姆接触层的表面进行处理，可以清除p型欧姆接触层表面富集的p型掺杂剂(如镁元素)，避免p型掺杂剂扩散进入后续生长的n型欧姆接触层中。

优选地，bhf的处理时长可以为5min～30min，优选为15min。如果bhf的处理时长小于5min，则可能由于bhf的处理时长较短而无法有效清除p型欧姆接触层表面富集的镁元素；如果bhf的处理时长大于30min，则可能由于bhf的处理时长较长而造成p型欧姆接触层中的镁元素较低，使得p型欧姆接触层无法提供较多数量的自由电荷，进而影响电流在接触层内的横向扩展。

具体地，bhf的温度可以为20℃～40℃，优选为室温，如25℃，以降低实现成本。如果bhf的温度小于20℃，则可能由于bhf的温度较低而造成bhf的处理速度较慢，影响生长效率；如果bhf的温度大于40℃，则可能由于bhf的温度较高而造成bhf的处理速度交快，来不及及时停止bhf对p型欧姆接触层的处理。

可选地，n型欧姆接触层的生长温度可以为1000℃～1200℃，n型欧姆接触层的生长压力可以为100torr～500torr。匹配n型欧姆接触层的生长条件，以获得生长质量较好的n型欧姆接触层。

可选地，p型欧姆接触层的生长温度可以为850℃～1050℃，p型欧姆接触层的生长压力可以为100torr～300torr。匹配p型欧姆接触层的生长条件，以获得生长质量较好的p型欧姆接触层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：metal-organicchemicalvapordeposition，简称：mocvd)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。