显示装置的制作方法

本发明是有关于一种光电装置，且特别是有关于一种显示装置。

背景技术

常见的平面显示器包括液晶显示器、有机发光二极管显示器、等离子显示器等。平面显示器能应用在各式电子产品(例如：电视、桌上型屏幕、笔记本电脑、手机等)。各式电子产品所需的平面显示器的尺寸不同。针对各式电子产品的需求分别制作尺寸不同的平面显示器，开发时间长，不符合经济效益。因此，可将大尺寸的平面显示器重定尺寸(resize)，以形成各种所需尺寸的平面显示器。于形成具有所需尺寸的平面显示器的过程中，先使裁切后的平面显示器裸露出接垫，再利用导电元件将接垫电性连接至柔性印刷电路板。然而，导电元件与接垫侧面的接触面积小，造成两者的接触电阻过高，不利平面显示器的制造良率及其性能。

技术实现要素：

本发明提供一种显示装置，性能佳。

本发明一实施例的显示装置包括第一基板、设置于第一基板上的多条信号线、设置于第一基板上的多个像素、设置于第一基板的对向的第二基板以及设置于第一基板与第二基板之间的显示介质。至少一像素包括与对应的一条信号线电性连接的薄膜晶体管、与薄膜晶体管电性连接的像素电极、与对应的信号线电性连接的第一接垫以及被第一接垫覆盖的多个第一凸起物。

本发明一实施例的显示装置包括第一基板、设置于第一基板上的多条信号线、设置于第一基板上的多条共用线、设置于第一基板上的多个像素、设置于第一基板对向的第二基板以及设置于第一基板与第二基板之间的显示介质。至少一像素包括与对应的一条信号线电性连接的薄膜晶体管、与薄膜晶体管电性连接且与对应的一条共用线重叠设置的像素电极、与对应的共用线电性连接的接垫以及多个凸起物，其中接垫覆盖多个凸起物以及相邻多个凸起物之间的间隙。

基于上述，当本发明一实施例的显示装置于重定尺寸的过程中被裁切及研磨时，由于接垫覆盖多个凸起物，因此接垫被研磨出的侧面的面积大。藉此，导电图案形成在第一基板的侧面上时，导电图案与接垫的侧面的接触面积大，接触电阻小，进而能提升经重定尺寸的显示装置的可靠性。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1为本发明一实施例的未经重定尺寸(resized)的显示装置1的剖面示意图。

图2为本发明一实施例的未经重定尺寸的显示装置1的像素阵列基板100的上视示意图。

图3为本发明一实施例的经重定尺寸的显示装置1’的剖面示意图。

图4为本发明一实施例的经重定尺寸的显示装置1’的像素阵列基板100’的上视示意图。

图5为本发明一实施例的经重定尺寸的显示装置1’的爆炸示意图。

图6为本发明一实施例的经重定尺寸的显示装置1’的一侧视示意图。

图7为图6的像素阵列基板的剖面的局部r1的放大示意图。

图8为本发明一实施例的经重定尺寸的显示装置1’的另一侧视示意图。

图9为图8的像素阵列基板的剖面的局部r2的放大示意图。

图10为图8的像素阵列基板的剖面的局部r3的放大示意图。

图11为本发明另一实施例的未经重定尺寸的显示装置1a的剖面示意图。

图12为本发明另一实施例的未经重定尺寸的显示装置1a的像素阵列基板100a的上视示意图。

图13为本发明另一实施例的经重定尺寸的显示装置1a’的剖面示意图。

图14为本发明另一实施例的经重定尺寸的显示装置1a’的像素阵列基板100a’的上视示意图。

图15为本发明另一实施例的经重定尺寸的显示装置1a’的一侧视示意图。

图16为本发明另一实施例的经重定尺寸的显示装置1a’的另一侧视示意图。

图17为本发明再一实施例的未经重定尺寸的显示装置1b的剖面示意图。

图18为本发明再一实施例的未经重定尺寸的显示装置1b的像素阵列基板100b的上视示意图。

图19为本发明再一实施例的经重定尺寸的显示装置1b’的剖面示意图。

图20为本发明再一实施例的经重定尺寸的显示装置1b’的像素阵列基板100b’的上视示意图。

图21为本发明再一实施例的经重定尺寸的显示装置1b’的一侧视示意图。

图22为本发明再一实施例的经重定尺寸的显示装置1b’的另一侧视示意图。

其中，附图标记：

1、1a、1b、1’、1a’、1b’：显示装置

10、20：预定切割道

100、100a、100b、100’、100a’、100b’：像素阵列基板

110：第一基板

112、114、412、414、132a、142a、134a、144a、136a、146a、152a、162a：侧面

112a、114a：边缘

120：像素电极

132、134、136：接垫

142、142b、144、146：凸起物

142s1、144s1、144s1：上表面

142s2、144s2、144s2：底面

142s3、144s3、144s3：侧面

142-1：第一子凸部

142-2：第二子凸部

138、139、152、162、164、166：辅助导电图案

170：延伸图案

172、174：部分

180：绝缘层

132h、138h、182、184a、184b、184c、gia、gib、gic、gid、gie、gif、gig：开口

191：共用线

192、193：共用线分支

200：第二基板

300：显示介质

400：密封胶

510、520、530：导电图案

610、620：柔性电路板

612、622、624：电极

a-a’、b-b’、c-c’、d-d'及e-e’：剖线

ch：半导体图案

g：栅极

gi：栅绝缘层

g1～g3：间隙

d：漏极

dl、sl：信号线

s：源极

t：薄膜晶体管

t01、ts1、t02、ts2、t03、ts3：厚度

r1、r2、r3：局部

p：像素

w1～w6：宽度

x、y、z：方向

α、β、γ：角度

具体实施方式

下面结合附图对本发明的结构原理和工作原理作具体的描述：

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在图式和描述中用来表示相同或相似部分。

为清楚说明起见，部分图式示意性地绘有xyz直角座标系，其中方向x、y、z相垂直。需说明的是，在本说明书中，各图所绘的方向x、y、z仅是用以举例说明本发明，而非用以限制本发明，本发明并不限制方向x、y、z一定要相垂直。

图1为本发明一实施例的未经重定尺寸(resized)的显示装置1的剖面示意图。图2为本发明一实施例的未经重定尺寸的显示装置1的像素阵列基板100的上视示意图。图1的像素阵列基板100的剖面对应图2的剖线a-a’、b-b’、c-c’、d-d'及e-e’。

请参照图1及图2，显示装置1包括像素阵列基板100、第二基板200及显示介质300。像素阵列基板100包括第一基板110。第二基板200设置于第一基板110的对向。显示介质300设置于第一基板110与第二基板200之间。举例而言，在本实施例中，第一基板110和/或第二基板200的材质可以是玻璃、石英、有机聚合物、或是其它可适当材料。在本实施例中，显示介质300例如是液晶。但本发明不限于此，在其它实施例中，显示介质300也可以是有机电致发光层或其它适当材料。像素阵列基板100包括设置于第一基板110上的多条信号线sl、dl以及设置于第一基板110上的多个像素p。信号线sl的延伸方向x与信号线dl的延伸方向y交错。举例而言，在本实施例中，信号线sl的延伸方向x与信号线dl的延伸方向y可垂直。但本发明不以此为限，在其它实施例中，信号线sl的延伸方向x与信号线dl的延伸方向y也可不垂直。

像素p至少包括薄膜晶体管t及与薄膜晶体管t电性连接的像素电极120。薄膜晶体管t与信号线sl、dl电性连接。详言之，薄膜晶体管t包括栅极g、半导体图案ch、设置在栅极g与半导体图案ch之间的栅绝缘层gi、分别与半导体图案ch的不同两区电性连接的源极s与漏极d。信号线dl与薄膜晶体管t的源极s电性连接，而信号线sl与薄膜晶体管t的栅极g电性连接。换言之，在本实施例中，信号线dl为数据线，而信号线sl为扫描线。

像素电极120与薄膜晶体管t的漏极d电性连接。举例而言，在本实施例中，像素阵列基板100还包括延伸图案170及绝缘层180，延伸图案170与漏极d电性连接，并且由漏极d向外延伸，绝缘层180至少覆盖薄膜晶体管t及延伸图案170的一部分172，绝缘层180具有与延伸图案170的另一部分174重叠的开口182。像素电极120可通过绝缘层180的开口182与延伸图案170电性连接，进而通过延伸图案170电性连接至漏极d。然而，本发明不限于此，在其它实施例中，像素电极120也可采用其它方式与漏极d电性连接。

在本实施例中，栅绝缘层gi覆盖栅极g，而半导体图案ch设置于栅绝缘层gi上。换言之，栅极g设置于半导体图案ch下方，而薄膜晶体管t可为底部栅极型薄膜晶体管(bottomgatetft)。然而，本发明不限于此，在其它实施例中，薄膜晶体管t也可以是顶部栅极型薄膜晶体管(topgatetft)或其它适当型式的薄膜晶体管。在本实施例中，薄膜晶体管t的半导体图案ch可以是单层或多层结构，其包含非晶硅、多晶硅、微晶硅、单晶硅、有机半导体材料、氧化物半导体材料(例如：铟锌氧化物、铟镓锌氧化物、或是其它合适的材料、或上述的组合)、或其它合适的材料、或含有掺杂物(dopant)于上述材料中、或上述的组合。

像素阵列基板100还包括设置于第一基板110上的多条共用线191。共用线191与部分像素电极120重叠，以形成储存电容。共用线191具有预定电位。所述预定电位可以是接地电位、固定电位、浮置电位、可调整的电位或其它适当电位。在本实施例中，共用线191的延伸方向x大致上可与信号线sl的延伸方向x一致。在本实施例中，像素阵列基板100还可选择地包括多个共用线分支192、193，共用线分支192、193的延伸方向y大致上可与信号线dl的延伸方向y一致，共用线分支192、193分别对应像素电极120的相对两边缘设置，而共用线191连接于相对的两共用线分支192、193之间。

在本实施例中，共用线191、共用线分支192、193、信号线sl与薄膜晶体管t的栅极g可选择性地属于同一第一导电层；信号线dl、薄膜晶体管t的源极s、薄膜晶体管t的漏极d、与延伸图案170可选择性地属于同一第二导电层，但本发明不以此为限。基于导电性的考量，第一导电层及第二导电层一般是使用金属材料。然而，本发明不限于此，在其它实施例中，第一导电层及第二导电层也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。

值得注意的是，至少一个像素p包括接垫132及多个凸起物142。接垫132与信号线dl电性连接。举例而言，在本实施例中，接垫132与信号线dl可属于同一膜层。接垫132可以是由信号线dl向外延伸的一导电图案。接垫132在方向x上的宽度w1大于信号线dl在同一方向x上的宽度w2。多个凸起物142彼此隔开，且可在与信号线dl的延伸方向y交错的一方向x上排列。接垫132覆盖多个凸起物142。更进一步地说，在本实施例中，接垫132覆盖凸起物142的上表面142s1以及相邻的多个凸起物142之间的间隙g1。接垫132系共形地(conformally)覆盖多个凸起物142，但本发明不以此为限。

在本实施例中，凸起物142的材质可选择性地与薄膜晶体管t的半导体图案ch的材质相同。换言之，凸起物142与半导体图案ch可使用同一道工序(process)制作，而不需使用额外的工序形成凸起物142。然而，本发明不限于此，在其它实施例中，凸起物142也可与像素阵列基板100的其它构件一起制作，或使用额外的工序形成。

至少一个像素p包括接垫134及多个凸起物144。接垫134与信号线sl电性连接。举例而言，在本实施例中，接垫134与信号线sl可属于同一膜层。接垫134可以是由信号线sl向外延伸的一导电图案。接垫134在方向y上的宽度w3大于信号线sl在同一方向y上的宽度w4。多个凸起物144彼此隔开，且可在与信号线sl的延伸方向x交错的一方向y上排列。接垫134覆盖多个凸起物144。更进一步地说，在本实施例中，接垫134覆盖凸起物144的上表面144s1以及相邻的多个凸起物144之间的间隙g2。接垫134系共形地(conformally)覆盖多个凸起物144，但本发明不以此为限。

在本实施例中，接垫134可选择性地与薄膜晶体管的栅极g形成于同一第一导电层，而凸起物144可在形成前述第一导电层之前制作。换言之，在本实施例中，凸起物144系使用额外的另一工序制作。然而，本发明不限于此，在其它实施例中，凸起物144也可不使用额外的另一工序制作；举例而言，于另一实施例中，若薄膜晶体管t为顶部栅极型薄膜晶体管，且接垫134与顶部栅极型薄膜晶体管的栅极形成于同一膜层，则凸起物144也可和所述顶部栅极型薄膜晶体管的半导体图案一起制作。

至少一个像素p包括接垫136及多个凸起物146。接垫136与共用线191电性连接。举例而言，在本实施例中，接垫136与共用线191可属于同一膜层。接垫136可以是由共用线191向外延伸的一导电图案。接垫136在方向y上的宽度w5大于共用线191在同一方向y上的宽度w6。多个凸起物146彼此隔开，且可在信号线sl的延伸方向x交错的一方向y上排列。接垫136覆盖多个凸起物146。更进一步地说，在本实施例中，接垫136覆盖凸起物146的上表面146s1以及相邻多个凸起物146之间的间隙g3。接垫136系共形地(conformally)覆盖多个凸起物146，但本发明不以此为限。

在本实施例中，接垫136可选择性地与薄膜晶体管的栅极g形成于同一第一导电层。在本实施例中，凸起物146系于形成所述第一导电层前制作。换言之，在本实施例中，凸起物146系使用额外的另一工序制作。但本发明不限于此，在其它实施例中，凸起物146也可不使用额外的另一工序制作；举例而言，在另一实施例中，薄膜晶体管t为顶部栅极型薄膜晶体管，且接垫136与顶部栅极型薄膜晶体管的栅极属于形成于同一膜层，则凸起物146也可与所述顶部栅极型薄膜晶体管的半导体图案一起制作。

图3为本发明一实施例的经重定尺寸(resized)的显示装置1’的剖面示意图。图4为本发明一实施例的经重定尺寸(resized)的显示装置1’的像素阵列基板100’的上视示意图。图3的像素阵列基板100’的剖面对应图4的剖线a-a’、b-b’、c-c’、d-d'及e-e’。图5为本发明一实施例的经重定尺寸的显示装置1’的爆炸示意图。为清楚表达起见，图5省略栅绝缘层gi、绝缘层180、像素电极120及显示介质300的绘示。在本实施例中，通过裁切前述显示装置1以及在裁切后的显示装置1的第一基板110与第二基板200之间填入密封胶400能进一步形成重定尺寸(resized)的显示装置1’，以下配合图2至图5举例说明。

请参照图2至图5，在本实施例中，首先，可沿预定切割道10、20(标示于图2)切割包括像素阵列基板100的显示装置1。然后，在第一基板110与第二基板200之间填入密封胶400(绘示于图3及图5)。部分密封胶400会渗入第一基板110与第二基板200之间，并与沿着切割道10、20排列且在切割道10、20附近的多个像素p重叠。然后，研磨(polish)像素阵列基板100及密封胶400，以形成与切割道10对应的第一基板110的侧面112(标示于图5)和密封胶400的侧面412(标示于图5)，以及与切割道20对应的第一基板110的侧面114(标示于图5)和密封胶400的侧面414(标示于图5)。

在上述研磨制程中，像素阵列基板100及密封胶400可同时被研磨，因此沿着切割道10排列且在切割道10附近的像素p的接垫132的侧面132a及凸起物142的侧面142a大致上可与第一基板110的侧面112及密封胶400的侧面412切齐。第一基板110的侧面112具有与信号线dl的延伸方向y交错的边缘112a，多个凸起物142系沿着边缘排列112a排列。接垫132在边缘112a上的宽度w1(标示于图4)大于信号线dl在边缘112a(标示于图5)上的宽度w2(标示于图4)。

类似地，在上述研磨制程中，像素阵列基板100及密封胶400同时被研磨后，因此沿着切割道20排列且在切割道20附近的像素p的接垫134的侧面134a及凸起物144的侧面144a大致上与第一基板110的侧面114及密封胶400的侧面414切齐；沿着切割道20排列且在切割道20附近的像素p的接垫136的侧面136a及凸起物146的侧面146a大致上与第一基板110的侧面114及密封胶400的侧面414切齐。第一基板110的侧面114具有与信号线sl的延伸方向x交错的边缘114a，多个凸起物134、136系沿着边缘排列114a(标示于图5)排列。接垫134在边缘114a上的宽度w3(标示于图4)大于信号线sl在边缘114a上的宽度w4(标示于图4)。接垫136在边缘114a上的宽度w5(标示于图4)大于共用线191在边缘114a上的宽度w6(标示于图4)。

接着，设置导电图案510于第一基板110的侧面112，其中导电图案510与接垫132的侧面132a及凸起物142的侧面142a接触，而使导电图案510能通过接垫132与信号线dl电性连接；设置导电图案520、530于第一基板110的侧面114上，其中导电图案520与接垫134的侧面134a及凸起物144的侧面144a接触而使导电图案520能通过接垫134与信号线sl电性连接，导电图案530与接垫136的侧面136a及凸起物146的侧面146a接触而使导电图案530能通过接垫136与共用线191电性连接。

在本实施例中，导电图案510、520、530例如是使用激光图案化金属层所制作。但本发明不限于此，在其它实施例中，导电图案510、520、530也可通过喷墨印刷、柔版印刷(flexoprinting)、凹版印刷(gravureprinting)或其它适当方式制作。

接着，接合柔性电路板610与位于第一基板110的侧面112上的导电图案510，以使柔性电路板610的电极612通过导电图案510与接垫132电性连接；接合柔性电路板620与位于第一基板110的侧面114上的导电图案520、530，以使柔性电路板620的电极622、624分别通过导电图案520、530分别与接垫134、136电性连接；于此，便完成经重定尺寸(resized)的显示装置1’。举例而言，在本实施例中，上述接合制程可使用热压合制程，但本发明不以此为限。

图6为本发明一实施例的经重定尺寸的显示装置1’的一侧视示意图。请参照图5及图6，通过将接垫132设置于凸起物142上，当像素阵列基板100于上述重定尺寸的过程中被研磨时，接垫132被研磨出的截面积(即侧面132a的面积)变大。藉此，导电图案510形成在第一基板110的侧面112上时，导电图案510与接垫132侧面132a的接触面积变大，接触电阻变小，进而提升显示装置1’的信赖性。

图7为图6的像素阵列基板的剖面的局部r1的放大示意图。请参照图6及图7，举例而言，在本实施例中，凸起物142具有远离第一基板110的上表面142s1、相对于上表面142s1的底面142s2以及连接于上表面142s1与底面142s2之间的侧面142s3，凸起物142的底面142s2与侧面142s3夹有一角度α；位于凸起物142的上表面142s1上的部分接垫132的厚度为t01；位于凸起物142的侧面142s3上的部分接垫132的厚度为ts1；而接垫132的厚度t01、ts1及凸起物142的角度α满足下式(1)：(ts1/t01)＞cosα。一比较例的接垫(未绘示)直接配置于栅绝缘层gi上且具有与接垫132相同的垂直投影面积。本实施例的接垫132的厚度t01、ts1及凸起物141的角度α满足上式(1)时，配置于凸起物142上的接垫132具有较比较例的接垫(未绘示)来得大的截面积。

图8为本发明一实施例的经重定尺寸的显示装置1’的另一侧视示意图。请参照图5及图8，类似地，通过将接垫134设置于凸起物144上，当像素阵列基板100于上述重定尺寸的过程中被研磨时，接垫134被研磨出的截面积(即侧面134a的面积)变大。藉此，导电图案520形成在第一基板110的侧面114上时，导电图案520与接垫134侧面134a的接触面积能增加，接触电阻变小，进而提升显示装置1’的信赖性。

图9为图8的像素阵列基板的剖面的局部r2的放大示意图。请参照图8及图9，举例而言，在本实施例中，凸起物144具有远离第一基板110的上表面144s1、相对于上表面144s1的底面144s2以及连接于上表面144s1与底面144s2之间的侧面144s3，凸起物144的底面144s2与侧面144s3夹有一角度β，位于凸起物144的上表面144s1上的部分接垫134的厚度为t02，位于凸起物144的侧面144s3上的部分接垫134的厚度为ts2，而接垫134的厚度t02、ts2及凸起物144的角度β满足下式(2)：(ts2/t02)＞cosβ。一比较例的接垫(未绘示)直接配置于第一基板110上且具有与接垫134相同垂直投影面积，接垫134的厚度t02、ts2及凸起物144的角度b满足上式(2)时，配置于凸起物144上的接垫134具有较比较例的接垫来得大的截面积。

请参照图5及图8，类似地，通过将接垫136设置于凸起物146上，当像素阵列基板100于上述重定尺寸的过程中被研磨时，接垫136被研磨出的截面积(即侧面136a的面积)变大。藉此，导电图案530形成在第一基板110的侧面114上时，导电图案530与接垫136侧面136a的接触面积增加，接触电阻降低，进而提升显示装置1’的信赖性。

图10为图8的像素阵列基板的剖面的局部r3的放大示意图。请参照图8及图10，举例而言，在本实施例中，凸起物146具有远离第一基板110的上表面146s1、相对于上表面146s1的底面146s2以及连接于上表面146s1与底面146s2之间的侧面146s3，凸起物146的底面146s2与侧面146s3夹有一角度γ，位于凸起物146的上表面146s1上的部分接垫136的厚度为t03，位于凸起物146的侧面146s3上的部分接垫136的厚度为ts3，而接垫136的厚度t03、ts3及凸起物136的角度γ满足下式(3)：(ts3/t03)＞cosγ。一比较例的接垫(未绘示)直接配置于第一基板110上且具有与接垫136相同的垂直投影面积，当接垫136的厚度t03、ts3及凸起物136的角度γ满足上式(3)时，配置于凸起物146上的接垫136具有较比较例的接垫来得大的截面积。

图11为本发明另一实施例的未经重定尺寸(resized)的显示装置1a的剖面示意图。图12为本发明另一实施例的未经重定尺寸(resized)的显示装置1a的像素阵列基板100a的上视示意图。特别是，图11的像素阵列基板100a的剖面对应图12的剖线a-a’、b-b’、c-c’、d-d'及e-e’。本实施例的显示装置1a与前述的显示装置1类似，两者的差异如下述。

请参照图11及图12，显示装置1a的像素阵列基板100a还包括与接垫132重叠且位于预定切割道10上的辅助导电图案152(绘于图11)。在本实施例中，辅助导电图案152可与薄膜晶体管的栅极g形成于同一膜层，而辅助导电图案152可位于接垫132下方。辅助导电图案152与接垫132电性连接且与栅极g及信号线sl电性隔离。请参照图12，辅助导电图案152可通过设置于开口132h、开口gib、开口184a及开口184b的部分辅助导电图案162电性连接至接垫132。举例而言，在本实施例中，开口184a、开口184b、重叠于开口184b的开口132h以及重叠于开口132h的开口gib可选择性地设置在切割道10上，但本发明不以此为限。

显示装置1a的像素阵列基板100a还包括与接垫132重叠且位于预定切割道10上的辅助导电图案162。在本实施例中，辅助导电图案162可与像素电极120形成于同一膜层，而辅助导电图案162可位于接垫132上方。辅助导电图案162与接垫132电性连接且像素电极120电性隔离。举例而言，在本实施例中，辅助导电图案162可设置在绝缘层180的开口184a、184b、接垫132的开口132h与栅绝缘层gi的开口gib中，辅助导电图案162可通过绝缘层180的开口184a、184b电性连接至接垫132。在本实施例中，辅助导电图案162还可通过绝缘层180的开口184b、接垫132的开口132h及栅绝缘层gi的开口gib电性连接至辅助导电图案152。但本发明不以此为限，在其它实施例中，辅助导电图案162也可利用其它方式与接垫132电性连接。

显示装置1a的像素阵列基板100a还可包括与接垫134重叠且位于预定切割道20上的辅助导电图案164。在本实施例中，辅助导电图案164可与像素电极120形成于同一膜层，而辅助导电图案164可位于接垫134上方。辅助导电图案164与接垫134电性连接且像素电极120电性隔离。

显示装置1a的像素阵列基板100a还可包括与接垫134重叠且位于预定切割道20上的辅助导电图案138。在本实施例中，辅助导电图案138可与信号线dl形成于同一膜层，而辅助导电图案138可位于接垫134与辅助导电图案164之间。辅助导电图案138与接垫134电性连接且信号线dl电性隔离。

举例而言，在本实施例中，辅助导电图案164可通过绝缘层180的开口184c、辅助导电图案138的开口138h及栅绝缘层gi的开口gic电性连接至接垫134。辅助导电图案138可通过位于辅助导电图案138的开口138h与栅绝缘层gi的开口gic中的部分辅助导电图案164电性连接至接垫134。

显示装置1a的像素阵列基板100a还可包括与接垫136重叠且位于预定切割道20上的辅助导电图案166。在本实施例中，辅助导电图案166可与像素电极120形成于同一膜层，而辅助导电图案166可位于接垫136上方。辅助导电图案164与接垫136电性连接且像素电极120电性隔离。

显示装置1a的像素阵列基板100a还可包括与接垫136重叠且位于预定切割道20上的辅助导电图案139。在本实施例中，辅助导电图案139可与信号线dl形成于同一膜层，而辅助导电图案139可位于接垫136与辅助导电图案166之间。辅助导电图案139与接垫134电性连接且信号线dl电性隔离。

举例而言，在本实施例中，辅助导电图案166可通过绝缘层180的开口184d、辅助导电图案139的开口139h及栅绝缘层gi的开口gid电性连接至接垫136。辅助导电图案139可通过位于辅助导电图案139的开口139h与栅绝缘层gi的开口gid中的部分辅助导电图案166电性连接至接垫136。

图13为本发明另一实施例的经重定尺寸(resized)的显示装置1a’的剖面示意图。图14为本发明另一实施例的经重定尺寸(resized)的显示装置1a’的像素阵列基板100a’的上视示意图。图15为本发明另一实施例的经重定尺寸(resized)的显示装置1a’的一侧视示意图。图16为本发明另一实施例的经重定尺寸(resized)的显示装置1a’的另一侧视示意图。

请参照图13、图14、图15及图16，类似地，通过裁切前述显示装置1a以及在裁切后的显示装置1a的第一基板110与第二基板200之间填入密封胶400能形成经重定尺寸(resized)的显示装置1a’。形成经重定尺寸(resized)的显示装置1a’的方法，与前述实施例类似，本领域具有通常知识者根据前述说明应能实现，于此便不再重述。

请参照图13、图14及图15，与显示装置1’的制程不同的一处是，在研磨像素阵列基板100a的过程中，除了接垫132与多个凸起物142会被研磨外，与接垫132电性连接的辅助导电图案152、162也会一并被研磨，而形成与第一基板110的侧面112切齐的侧面152a、162a。藉此，导电图案510形成在第一基板110的侧面112上时，相较于显示装置1’的导电图案510，本实施例的显示装置1a’的导电图案510与像素阵列基板100a的电性接触的面积还多了辅助导电图案152、162的侧面152a、162a的面积。藉此，能进一步地降低接触电阻、提升显示装置1a’的信赖性。

请参照图13、图14及图16，与显示装置1’的制程不同的另一处是，在研磨像素阵列基板100a的过程中，除了接垫134、136与多个凸起物144、146会被研磨外，与接垫134、136电性连接的辅助导电图案138、164、139、166也会一并被研磨，而形成与第一基板110的侧面114切齐的侧面138a、164a、139a、166a。藉此，导电图案520、530形成在第一基板110的侧面114上时，相较于显示装置1’的导电图案520、530，本实施例的显示装置1a’的导电图案520、530与像素阵列基板100a的电性接触的面积还多了辅助导电图案138、164、139、166的侧面138a、164a、139a、166a的面积。藉此，能进一步地降低接触电阻、提升显示装置1a’的信赖性。

需说明的是，在本实施例中，像素阵列基板100a、100a'系同时包括接垫132、辅助导电图案152及辅助导电图案162，像素阵列基板100a、100a'系同时包括接垫134、辅助导电图案138及辅助导电图案164，像素阵列基板100a、100a'系同时包括接垫136、辅助导电图案139及辅助导电图案166。然而，本发明不限于此，于一实施例中，显示装置1a、1a'可省略辅助导电图案152或辅助导电图案162的设置，可省略辅助导电图案138或辅助导电图案164的设置，可省略辅助导电图案139或辅助导电图案166的设置，以此构成的多种显示装置也在本发明所欲保护的范畴内。

图17为本发明再一实施例的未经重定尺寸的显示装置1b的剖面示意图。图18为本发明再一实施例的未经重定尺寸的显示装置1b的像素阵列基板100b的上视示意图。特别是，图17的像素阵列基板100b的剖面对应图18的剖线a-a’、b-b’、c-c’、d-d'及e-e’。本实施例的显示装置1b与前述的显示装置1a类似，两者的差异之一在于：显示装置1b的像素阵列基板100b省略了显示装置1a的像素阵列基板100a的辅助导电图案162、164、166的设置；接垫132可通过栅绝缘层gi的开口gie与辅助导电图案152电性连接，栅绝缘层gi的开口gie可在切割道10上；辅助导电图案138可通过栅绝缘层gi的开口gif电性连接至接垫134，栅绝缘层gi的开口gif可在切割道10上；辅助导电图案139可通过栅绝缘层gi的开口gig电性连接至接垫136，栅绝缘层gi的开口gig可在切割道10上。

图19为本发明再一实施例的经重定尺寸(resized)的显示装置1b’的剖面示意图。图20为本发明再一实施例的经重定尺寸(resized)的显示装置1b’的像素阵列基板100b’的上视示意图。图21为本发明再一实施例的经重定尺寸(resized)的显示装置1b’的侧视示意图。图22为本发明再一实施例的经重定尺寸(resized)的显示装置1b’的侧视示意图。

请参照图18、图19、图20及图21，类似地，通过裁切前述显示装置1b以及在裁切后的显示装置1b的第一基板110与第二基板200之间填入密封胶400能形成经重定尺寸(resized)的显示装置1b’。形成经重定尺寸(resized)的显示装置1b’的方法，与前述实施例类似，本领域具有通常知识者根据前述说明应能实现，于此便不再重述。

本实施例的显示装置1b、1b’与前述的显示装置1a、1a'类似，两者的差异之一如下。显示装置1b、1b’的凸起物142b包括设置于第一基板110上的第一子凸部142-1以及与第一子凸部142-1相堆叠的第二子凸部142-2。第一子凸部142-1与栅绝缘层的材质相同。第二子凸部142-2的材质与半导体图案ch的材质相同。凸起物142b系由分属不同两膜层的第一子凸部142-1及与第二子凸部142-2堆叠而成，因此凸起物142b具有较高的高度。藉此，覆盖较高的凸起物142b的接垫132可填入较深的间隙g1，而接垫132被研磨出侧面132a时，侧面132a具有较大的面积，有助于增加导电图案510与接垫132侧面132a的接触面积、降低接触电阻、进一步地提升显示装置1b’的信赖性。

从另一角度而言，在本实施例中，接垫132通过栅绝缘层gi的多个开口gie与辅助导电图案152电性连接，栅绝缘层gi的多个开口gie定义多个第一子凸部142-1，而多个开口gie可设置在预定切割道10上或位于切割道10附近且会被研磨到的区域。藉此，像素阵列基板100b被切割和/或研磨时，位于栅绝缘层的开口gie内的接垫132也会被切割和/或研磨而裸露于像素阵列基板100b的侧面112，而形成更大的截面积(即接垫132的侧面132a)。藉此，导电图案510与接垫132侧面132a的接触面积增加，接触电阻降低，而更进一步地提升显示装置1b’的信赖性。

类似地，显示装置1b、1b’的凸起物144b、146b分别包括设置于第一基板110上的第一子凸部144-1、146-1以及与第一子凸部144-1、146-1相堆叠的第二子凸部144-2、146-2。第一子凸部144-1、146-1与栅绝缘层gi的材质相同。第二子凸部144-2、146-2的材质与半导体图案ch的材质相同。凸起物144b、146b系由分属不同两膜层的第一子凸部144-1、146-1及与第二子凸部144-2、146-2堆叠而成，因此凸起物144b、146b具有较高的高度。藉此，覆盖较高的凸起物144b、146b的辅助导电图案138、139可填入较深的间隙g2、g3，而辅助导电图案138、139被研磨出侧面138a、139a时，侧面138a、139a具有较大的面积，有助于增加导电图案530与辅助导电图案138、139的侧面138a、139a的接触面积、降低接触电阻、进一步地提升显示装置1b’的信赖性。

从另一角度而言，在本实施例中，辅助导电图案138、139通过栅绝缘层gi的多个开口gif、gig与接垫134、136电性连接，栅绝缘层gi的多个开口gif、gig定义多个第一子凸部144-1、146-1，而多个开口gif、gig可设置在预定切割道10上或位于切割道10附近且会被研磨到的区域。藉此，像素阵列基板100b被切割和/或研磨时，位于栅绝缘层gi的开口gif、gig内的辅助导电图案138、139也会被切割和/或研磨而裸露于像素阵列基板100b的侧面114，而形成更大的截面积(即辅助导电图案138、139的侧面138a、139a)。藉此，导电图案520与辅助导电图案138、139的侧面138a、139a的接触面积增加，接触电阻降低，而更进一步地提升显示装置1b’的信赖性。

综上所述，本发明一实施例的显示装置包括第一基板、设置在第一基板上的多条信号线、设置在第一基板上的多个像素、设置于第一基板对向的第二基板以及设置于第一基板与第二基板之间的显示介质。至少一像素包括薄膜晶体管、像素电极、接垫及多个凸起物。薄膜晶体管与对应的一条信号线电性连接。像素电极与薄膜晶体管电性连接。接垫与信号线电性连接。接垫覆盖多个凸起物。

当上述显示装置于重定尺寸的过程中被研磨时，由于接垫系覆盖多个凸起物，因此接垫被研磨出的侧面的面积大。藉此，导电图案形成在第一基板的侧面上时，导电图案与接垫的侧面的接触面积大，接触电阻小，进而能提升经重定尺寸的显示装置的信赖性。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。