一种具有低噪声低开关损耗特性的IGBT器件的制作方法

本发明属于功率半导体器件技术领域，具体涉及一种具有低噪声低开关损耗特性的igbt器件。

背景技术

随着轨道交通、智能电网、风力发电等领域的快速发展，绝缘栅双极晶体管(insulatedgatebipolartransistor，igbt)凭借着栅极控制简单、输入阻抗高、电流密度大、饱和压降低等优点，已成为中高功率范围内的主流功率开关器件之一，同时还将继续朝着高压大电流、低功率损耗、高工作温度和高可靠性等方向发展。

高压igbt通常采用平面栅结构，用于高铁、电力输运等对可靠性要求很高的环境，但平面栅型igbt因为寄生jfet电阻，相比于槽栅型结构，其饱和压降大，增加了通态损耗；同时槽栅型igbt(trenchigbt)元胞间距小，电流密度大，已成为降低导通损耗的常用结构。而tigbt在槽栅底部存在电场峰值，限制了阻断电压的提高，同时其短路电流较大，抗短路能力较弱；可通过在槽栅底部引入p-floating屏蔽层可降低电场峰值，但会引入额外的jfet电阻而使导通损耗增加；在槽栅间的p基区中同时引入钳位二极管，能同时改善eoff-vcesat优化折衷关系和强化器件短路承受能力，但现有方案多集中于1200v电压等级。通过采用宽槽栅间距或fp(floating-pbody)区域能降低器件电流密度，明显提高tigbt的短路承受能力，但fp结构的槽栅型igbt(fp-tigbt)因为负栅电容效应，使得在器件开启时fp结构中产生的电压变化，通过密勒电容cgc在栅极产生位移电流，降低igbt的栅极控制能力，同时会带来emi噪声问题。

在1200-1700v电压等级，通过finp-body、shieldtrench和side-gate结构能够改善emi问题，但对制造工艺精度要求严格；对于大于2500v电压等级的igbt，abb和hitachi等国外企业已经推出了3300v-tigbt产品，通过内置结深超过槽栅深度的分立浮空p区(separatefloatingpbody)，起到降低槽栅底部电场峰值和增强电导调制的作用，改善eoff-vcesat折衷关系，但分立浮空fp区会影响器件耐压和导通特性；而将分立fp通过固定电阻与地相连，提供部分空穴通路，易造成导通损耗增大。

技术实现要素：

鉴于上文所述，本发明针对现有分立浮空p区的槽栅igbt器件存在p区电位变化致使器件耐压降低、开关损耗较大等问题，提供一种具有低噪声低开关损耗igbt器件。通过在分立fp中形成沟槽，沟槽中内置jfet结构形成空穴载流子控制结构；jfet为低噪声器件且内置于分立的fp区，等效为可变电阻，能够在保证解决emi问题的同时，提高器件耐压可靠性；同时降低密勒电容，降低开关损耗。

为了实现上述目的，本发明提供如下技术方案：

一种具有低噪声低开关损耗igbt器件，其元胞结构包括从下至上依次层叠的金属集电极7、p+集电区6、n型缓冲层5、n-漂移区4和金属发射极11；所述n-漂移区4的顶层中间区域设有分立p+浮空pbody区8，所述分立p+浮空pbody区8的两侧分别设有p+基区2，所述p+基区2的顶层设有n+发射区1；所述p+基区2和n+发射区1通过金属发射极11与分立p+浮空pbody区8相接触；所述p+基区2和n+发射区1与分立p+浮空pbody区8之间设有栅极结构，所述栅极结构包括栅电极9和栅介质层3，栅介质层3沿器件垂直方向延伸进入n-漂移区4中形成沟槽，所述栅电极9设置在沟槽中；所述栅介质层3的一侧与p+基区2、n+发射区1和n-漂移区4接触，其特征在于：所述栅介质层3的另一侧与分立p+浮空pbody区8通过n-漂移区4相隔离；所述分立p+浮空pbody区8中还设有n+型jfet栅极区14、p+型jfet源区13和p-型jfet沟道区15形成的jfet结构；p-型jfet沟道区15设置在分立p+浮空pbody区8顶层的中间区域，所述p+型jfet源区13设置在p-型jfet沟道区15的顶层，所述n+型jfet栅极区14对称设置在p+型jfet源区13的两侧且通过连接桥12与栅电极9相接触；所述n+型jfet栅极区14与分立p+浮空pbody区8间通过介质层10相隔离；所述p+型jfet源区13通过金属发射极11与p+基区2和n+发射区1相接触；所述金属发射极11与n-漂移区4和p-型jfet沟道区15之间以及连接桥12与n-漂移区4之间分别通过介质层10相隔离。

进一步的是，本发明中分立p+浮空pbody区8的结深大于栅极结构的深度。

进一步的是，本发明中p-型jfet沟道区15的宽度小于器件通态条件下jfet产生耗尽区的宽度。

进一步地，本发明中n+型jfet栅极区14与分立p+浮空pbody区8间的介质层10厚度宽，实现对jfet栅极区14的半包围结构，消除jfet栅极区14和分立p+浮空pbody区8间的pn结电容。

进一步的是，本发明中介质层10对jfet栅极区14的半包围结构通过干法刻蚀或湿法刻蚀与热氧化工艺组合实现。

进一步的是，本发明中分立p+浮空pbody区8的掺杂方式为非均匀掺杂或者均匀掺杂。

进一步的是，本发明中半导体材料为单晶硅、碳化硅或者氮化镓。

本发明的分立p+浮空pbody区8中jfet结构需要满足以下条件：

1.分立p+浮空pbody区8与栅极结构之间通过n-漂移区4隔断；

2.n+型jfet栅极区14位于正向阻断时分立p+浮空pbody区8的中性区域；

3.jfet结构中左右对称的n+型jfet栅极区14与p-型jfet沟道区15产生的耗尽层宽度能将沟道区完全阻断。

相比现有技术，本发明的有益效果在于：

1.本发明通过在分立p+浮空pbody区中引入jfet区，jfet区等效为可变电阻；在器件正向导通时得以存储空穴，降低了器件的饱和导通压降；在器件正向阻断时为空穴提供快速泄放回路，降低了关断时间和关断损耗。

2.本发明通过将分立p+浮空pbody区在关断时与地相连，降低了密勒电容cgc，有效地降低了开关时间和开关损耗。

3.本发明介质层10对jfet栅极区14的半包围结构，能有效降低栅极电容，同时降低由jfet栅极区、分立p+浮空pbody区和n-漂移区形成寄生npn三极管产生的jfet栅极泄漏电流。

4.本发明提出的介质层10对jfet栅极区14的半包围结构，在igbt槽栅结构工艺中形成浅槽，在栅介质层3工艺中形成厚的介质层，通过刻蚀浅槽底部区域形成jfet沟道区15与分立p+浮空pbody区的接触；最后通过淀积和掺杂工艺形成jfet结构，与现有高压igbt器件制作工艺兼容。

附图说明

图1是传统分立浮空pbody区igbt器件的结构示意图；

图2是本发明提供的具有低噪声低开关损耗igbt器件的结构示意图；

图3是本发明提供的具有低噪声低开关损耗igbt器件等价电路图；

图4是本发明提供的igbt结构与传统结构开关过程波形对比图；

图5是本发明提供的igbt结构与传统结构密勒电容cgc对比图；

图中：1为n+发射区，2为p+基区，3为栅介质层，4为n-漂移区，5为n型缓冲层，6为p+集电区，7为金属集电极，8为分立p+浮空pbody区，9为栅电极，10为介质层，11为金属发射极，12为连接桥，13为p+型jfet源区，14为n+型jfet栅极区，15为p-型jfet沟道区。

具体实施方式

下面结合说明书附图和具体实施方式对本发明的技术方案进行详细、清楚的阐述：

实施例：

一种具有低噪声低开关损耗igbt器件，如图2所示，其元胞结构包括从下至上依次层叠的金属集电极7、p+集电区6、n型缓冲层5、n-漂移区4和金属发射极11；所述n-漂移区4的顶层中间区域设有分立p+浮空pbody区8，所述分立p+浮空pbody区8的两侧分别设有p+基区2，所述p+基区2的顶层设有n+发射区1；所述p+基区2和n+发射区1通过金属发射极11与分立p+浮空pbody区8相接触；所述p+基区2和n+发射区1与分立p+浮空pbody区8之间设有栅极结构，所述栅极结构包括栅电极9和栅介质层3，栅介质层3沿器件垂直方向延伸进入n-漂移区4中形成沟槽，所述栅电极9设置在沟槽中；所述栅介质层3的一侧与p+基区2、n+发射区1和n-漂移区4接触，其特征在于：所述栅介质层3的另一侧与分立p+浮空pbody区8通过n-漂移区4相隔离；所述分立p+浮空pbody区8中还设有n+型jfet栅极区14、p+型jfet源区13和p-型jfet沟道区15形成的jfet结构；p-型jfet沟道区15设置在分立p+浮空pbody区8顶层的中间区域，所述p+型jfet源区13设置在p-型jfet沟道区15的顶层，所述n+型jfet栅极区14对称设置在p+型jfet源区13的两侧且通过连接桥12与栅电极9相接触；所述n+型jfet栅极区14与分立p+浮空pbody区8间通过介质层10相隔离；所述p+型jfet源区13通过金属发射极11与p+基区2和n+发射区1相接触；所述金属发射极11与n-漂移区4和p-型jfet沟道区15之间以及连接桥12与n-漂移区4之间分别通过介质层10相隔离。

作为优选实施方式，本实施例中分立p+浮空pbody区8的结深大于栅极结构(即槽栅)的深度；这样在器件正向阻断时，p型浮空pbody区8能够与n-漂移区4形成耗尽区，减弱了正向阻断时栅极结构(即槽栅)底部的电场集聚现象，从而保证了槽栅型高压igbt器件正向耐压的可靠性。

下面结合实施例对本发明原理进行详细说明：

所提结构在正向阻断时，igbt栅极为零电位，此时jfet沟道导通，分立p+浮空pbody区8通过jfet沟道直接与地相连，增加了浮空pbody/n-漂移区耐压pn结；同时分立p+浮空pbody区8的结深大于栅极结构的深度，能够减弱正向阻断时槽栅底部的电场集聚现象，从而实现与浮空场限环相同的作用，有助于提升击穿电压。相比之下，图1的传统分立浮空pbody区igbt器件结构，分立p+浮空pbody区8在正向导通时存储过量空穴，关断时空穴只能通过元胞的p+基区(即p-base区)泄放空穴，使得关断时间和关断损耗增大；同时在正向阻断时，分立浮空pbody区电位浮空，虽然可以降低槽栅底部的电场峰值，但分压效果不如pbody区接地，使得正向阻断电压低于所提结构。

器件正向导通时，igbt栅极为高电位，此时n+型jfet栅极区14与p-型jfet沟道区15形成耗尽层，分立p+浮空pbody区8将不会与地电位相接。电子从mos沟道注入到漂移区中，空穴从背部的金属集电极7注入到n-漂移区4中，n-漂移区4发生电导调制作用；同时，空穴会存储在分立p+浮空pbody区8中，根据电中性原理，n-漂移区4中会有相应的电子，从而增强了n-漂移区4内载流子浓度，有利于降低器件饱和导通压降。随着空穴在分立p+浮空pbody区8中的数量增加，分立p+浮空pbody区8的电位近似等于n-漂移区4电位，由n+型jfet栅极区14、分立p+浮空pbody区8和n-漂移区4形成的npn晶体管存在开启风险，所提结构中介质层10对jfet栅极区14实现半包围，能够降低寄生npn晶体管pn结面积，降低寄生npn增益，从而有效减小器件在导通时jfet栅极处的泄漏电流，提高igbt栅极控制能力。因为分立p+浮空pbody区在关断时与地相连，降低了密勒电容cgc，从而减小了开关过程中栅电压的平台期，可有效地降低了开关时间和开关损耗。本发明中介质层10对jfet栅极区14的半包围结构，减小jfet栅极与集电极的相对面积，有利于进一步降低器件整体的栅极电容。

本发明提出的器件结构决定了器件能够实现可靠的正向阻断能力，有效地抑制寄生npn三极管开启，提高器件的栅控能力，并且能够降低密勒电容cgc，实现更短的开关时间、更低的开关损耗，同时jfet为低噪声器件，保证了器件开关过程的低噪声特性。

为了验证本发明的有益效果，以3300v高压n沟道槽栅型igbt设计为例，利用medici软件对图1所示的传统igbt器件结构以及图2所示本发明提出igbt器件结构进行仿真比较，包括器件的静态参数：正向阻断电压、饱和导通压降和阈值电压，动态参数：密勒电容cgc、开启损耗和关断损耗，对比结果如下表所示：

从表中明显发现，本发明所提结构正向阻断电压为4297v，相比于传统结构提高了13％，导通压降两者相当，而开启损耗和关断损耗则明显降低，特别是密勒电容cgc相比于传统结构降低了70％。

图4开关过程仿真结果表明，本发明提出的igbt器件结构的关断速度相比于传统结构有明显提升，因为密勒电容cgc的减小，所提结构栅极电压平台期有明显降低。图5电容仿真结果直接表明，在0-200v的vce电压范围内，所提结构的cgc相比于传统结构均有明显降低，在vce＝25v条件下，cgc最大降低了70％。

综上所述，本发明提供的一种具有低噪声低开关损耗igbt器件，相比于目前传统结构，本发明在分立浮空pbody区引入低噪声的jfet结构，在器件正向导通时存储空穴，增强电导调制，关断时快速泄放空穴，降低关断时间；通过介质层在jfet栅极区形成半包围结构，降低器件的密勒电容，同时抑制了jfet结构中寄生npn开启对栅压的影响，达到了在保证低噪声的条件下，降低开关时间和开关损耗。

需要特别说明的是，本发明中关于低噪声低开关损耗igbt器件，不仅适用于目前普遍应用的3300v～6500v的高压范围igbt器件，同样适用于基于平面栅和槽栅型的中压范围的载流子增强型igbt器件。