一种新型平面InAs/Si异质隧穿场效应晶体管及其制备方法与流程

本发明属于微电子技术领域，具体涉及一种新型平面inas/si异质隧穿场效应晶体管及其制备方法。

背景技术

以cmos为核心的集成电路技术已经推进到10nm技术节点，mosfet器件的短沟道效应和量子效应问题日趋严重。在室温下，mosfet亚阈值摆幅(ss)所能达到的极限是60mv/dec，因此传统微电子器件变得难以满足现代先进集成电路低功耗的设计要求。隧穿场效应晶体管(tfet)器件电流的产生机理是带带隧穿(btbt)，而非电子和空穴的热注入，因此其摆幅能突破60mv/dec，从而成为一种具有超低亚阈值的低功耗器件。

根据wkb隧穿理论可知，隧穿几率受到载流子的有效质量和材料禁带宽度的影响，导致si基tfet器件的开态电流达不到实际应用要求。具有较小禁带宽度的异质结tfet(htfet)器件虽然可以显著提高tfet开态电流ion，但为了保障器件正常工作时的稳定性，大多数htfet器件结构会采用“搭桥”或者“漏空隔离”的方式形成器件隔离，这不仅仅增加了器件制作过程中的复杂程度还很难与cmos器件工艺相兼容。因此在工艺条件限制下对于大多数htfet的研究只停留在理论阶段，其结构实现难度大。

2013年dappa启动lowenergysystemstechnology(least)项目提出的器件结构由于隔离需要使用湿法腐蚀形成airbridge，完成“搭桥”，难以精确控制，这就导致有效隧穿面积无法精确控制。

在文献[yupingzeng,chien-ikuo,chingyihsu,etal.quantumwellinas/alsb/gasbverticaltunnelfetwithhsqmechanicalsupport[j].ieeetransactionsonnanotechnology,vol.14,no.3,may2015]中，作者提出使用湿法腐蚀形成“漏空隔离”，其工艺精度要求过高，且难以与传统cmos工艺相兼容。

目前，传统结构的htfet主要存在两大问题：器件隔离工艺复杂及与cmos工艺难以兼容，器件制备存在困难。截止目前所提出的改进型htfet都存在一定的缺陷，无法同时解决上述两个问题。

因此，如何在提高ion的同时优化ss和ioff，同时考虑工艺兼容性就变得很有必要。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种新型平面inas/si异质隧穿场效应晶体管及其制备方法。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种新型平面inas/si异质隧穿场效应晶体管的制备方法，包括以下步骤：

s1、选取si衬底；

s2、在所述si衬底上生长sio2层；

s3、在所述sio2层上淀积si3n4层；

s4、以光刻胶掩膜，离子注入所述si衬底形成tfet的漏极；

s5、以光刻胶掩膜，离子注入所述si衬底形成tfet的源极；

s6、进行快速高温退火，激活在所述源极和所述漏极掺杂的杂质；

s7、使用mbe形成inas沟道；

s8、使用ald在所述inas沟道上淀积栅氧化层；

s9、经过cmos工艺，制得所述新型平面inas/si异质隧穿场效应晶体管。

在本发明的一个实施例中，所述si衬底为p型半导体衬底，浓度为1×10¹⁴cm^-3～2×10¹⁵cm^-3，晶向为<100>。

在本发明的一个实施例中，所述sio2层厚度为10nm。

在本发明的一个实施例中，所述s3包括：使用pecvd技术在温度为250～450℃的条件下，在所述sio2层上淀积所述si3n4层，所述si3n4层厚度为10nm。

在本发明的一个实施例中，所述s4包括：采用cmos工艺中的n⁺注入条件，在能量为15～50kev，剂量为3e¹⁴～9e¹⁵，浓度为1×10¹⁹～1×10²⁰cm^-3的条件下制备形成所述漏极，其中，所述tfet为n型tfet，所述漏极采用n⁺掺杂。

在本发明的一个实施例中，所述s5包括：采用cmos工艺中的p⁺注入条件，在能量为4～50kev，剂量为3e¹⁴～9e¹⁵，浓度为1×10¹⁹～1×10²⁰cm^-3的条件下制备形成所述源极，其中，所述tfet为n型tfet，所述源极采用p⁺掺杂。

在本发明的一个实施例中，所述inas沟道与所述源区的重叠宽度为25nm，且所述inas沟道结深为5nm。

在本发明的一个实施例中，所述s9包括：

s91、在600～650摄氏度下进行钝化工艺；

s92、使用经过氟化铵稀释后的氢氟酸刻蚀磷硅玻璃形成金属孔；

s93、刻蚀所述源极、所述漏极、所述栅氧化层，利用化学机械抛光对刻蚀后的的源极、漏极、栅氧化层进行平坦化处理。

在本发明的一个实施例中，一种新型平面inas/si异质隧穿场效应晶体管，由上述实施例所述的方法制备完成。

与现有技术相比，本发明的有益效果：

第一，本发明的新型平面inas/si异质隧穿场效应晶体管的漏极在si基上的选择性掺杂不仅仅使得htfet在免除“搭桥”或者“漏空隔离”等复杂工艺的条件下保证面隧穿的正常发生，且大大降低了漏端电阻，以此来实现开态大电流，从而实现在提高ion的同时优化ss和ioff。

第二，本发明的新型平面inas/si异质隧穿场效应晶体管为平面器件结构，因此与cmos工艺相兼容。

附图说明

图1为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管的制备工艺流程示意图；

图2为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管的剖面结构示意图；

图3为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在si衬底上生长sio2层的剖面结构示意图；

图4为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在sio2层上淀积si3n4层的剖面结构示意图；

图5为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在光刻暴露出tfet器件的漏区并离子注入形成高浓度掺杂漏区后的器件剖面结构示意图；

图6为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在光刻暴露出tfet器件的源区并离子注入形成高浓度掺杂源区后的器件剖面结构示意图；

图7为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在经过分子束外延形成inas沟道后的器件剖面结构示意图；

图8为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在经过原子层淀积形成氧化层后的器件剖面结构示意图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1，图1为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管的制备工艺流程示意图。该制备方法具体包括以下步骤：

s1、选取si衬底；

s2、在所述si衬底上生长sio2层；

s3、在所述sio2层上淀积si3n4层；

s4、以光刻胶掩膜，离子注入所述si衬底形成tfet(隧穿场效应晶体管)的漏极；

s5、以光刻胶掩膜，离子注入所述si衬底形成tfet的源极；

s6、进行快速高温退火，激活在所述源极和所述漏极掺杂的杂质；

s7、使用mbe(分子束外延)形成inas(隧穿)沟道；

s8、使用ald(原子层淀积)在所述inas沟道上淀积栅氧化层

s9、经过cmos(互补金属氧化物半导体晶体管)工艺，制得所述新型平面inas/si异质隧穿场效应晶体管(htfet)。

其中，s3可以包括：使用pecvd(等离子体增强化学气相淀积法)技术在250～450℃条件下，在所述sio2层上淀积所述si3n4层。

其中，s4可以包括：采用cmos工艺中的n⁺注入条件，在能量为15～50kev，剂量为3e¹⁴～9e¹⁵，浓度为1×10¹⁹～1×10²⁰cm^-3的条件下制备形成所述漏极，其中，所述tfet为n型tfet，所述漏极采用n⁺掺杂。

其中，s5可以包括：采用cmos工艺中的p⁺注入条件，在能量为4～50kev，剂量为3e¹⁴～9e¹⁵，浓度为1×10¹⁹～1×10²⁰cm^-3的条件下制备形成所述源极，其中，所述tfet为n型tfet，所述源极采用p⁺掺杂。

另外，s9可以包括：

s91、在600～650摄氏度下进行钝化工艺；

s92、使用经过氟化铵稀释后的氢氟酸刻蚀磷硅玻璃形成金属孔；

s93、刻蚀所述源极、所述漏极、所述栅氧化层，利用化学机械抛光对刻蚀后的的源极、漏极、栅氧化层进行平坦化处理。

在本实施例中，新型平面inas/si异质隧穿场效应晶体管的漏区选择在si衬底而不是inas层进行埋层掺杂，从而实现在提高ion的同时优化ss和ioff，同时由于该器件为平面结构，从而与cmos工艺相兼容。

依照本实施例的工艺方法制备的器件请参见图2，图2为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管的剖面结构示意图，所述晶体管包括：si衬底1、si3n4层4、源极5、inas沟道6、栅氧化层7，其中，所述si衬底为p型半导体衬底，浓度为1×10¹⁴cm^-3～2×10¹⁵cm^-3，晶向为<100>，所述sio2层厚度为10nm，所述si3n4层厚度为10nm。

本发明为n型htfet，栅氧化层厚度为tox＝1nm，inas沟道厚度为tinas＝5nm，inas沟道、源极、漏极的掺杂浓度分别为1×10¹⁵cm^-3、5×10¹⁹cm^-3、1×10¹⁹cm^-3，inas沟道较低的掺杂浓度有效抑制了srh复合，因此ioff显著下降。inas沟道覆盖在源区的宽度为ltunnel＝25nm，栅氧化层与隧穿结的平行设计方案使得电场在隧穿结处分布均匀，器件开关态转换速度快。栅氧化层与漏极之间的距离为100nm，以此来抑制tfet的双极性效应。

实施例二

本实施例在上述实施例的基础上，重点对本发明的一种新型平面inas/si异质隧穿场效应晶体管的制备方法进行详细描述。具体地，该方法可以包括：

(1)、衬底准备：轻掺杂的p型半导体衬底(浓度为1×10¹⁴cm^-3～2×10¹⁵cm^-3)；

(2)、在衬底掺杂浓度为轻掺杂，晶向为<100>的si衬底1上热氧化一层sio2层2，厚度约为10nm，具体请参见图3，图3为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在si衬底上生长sio2层的剖面结构示意图；

(3)、利用pecvd技术在温度为250～450℃的条件下在sio2层上淀积si3n4层，厚度约为10nm，具体请参见图4，图4为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在sio2层上淀积si3n4层的剖面结构示意图；

(4)、以光刻胶掩膜，离子注入形成tfet的漏极4，对于n型tfet，漏为n⁺掺杂，可采用cmos工艺中的n⁺注入条件，能量为15～50kev，剂量为3e¹⁴～9e¹⁵，保证浓度约为1×10¹⁹～1×10²⁰cm^-3，具体请参见图5，图5为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在光刻暴露出tfet器件的漏区并离子注入形成高浓度掺杂的漏区后的器件剖面结构示意图；

(5)、以光刻胶掩膜，离子注入形成tfet的源极5，对于n型tfet，源为p⁺掺杂，可采用cmos工艺中的p⁺注入条件，能量为4～50kev，剂量为3e¹⁴～9e¹⁵，保证浓度约为1×10¹⁹～1×10²⁰cm^-3，具体请参见图6，图6为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在光刻暴露出tfet器件的源区并离子注入形成高浓度掺杂的源区后的器件剖面结构示意图；

(6)、进行一次快速高温退火，激活源漏掺杂的杂质；

(7)、使用mbe(分子束外延)形成inas沟道，具体请参见图7，图7为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在经过分子束外延(mbe)形成inas沟道后的器件剖面结构示意图；

(8)、使用ald(原子层淀积)在沟道区上方形成栅氧化层，具体请参见图8，图8为本发明实施例提供的一种新型平面inas/si异质隧穿场效应晶体管在经过原子层淀积(ald)形成氧化层后的器件剖面结构示意图；

(9)、最后进入常规cmos后道工序，包括淀积钝化层、开接触孔及金属化等，即可制得隧穿场效应晶体管。

综上所述，以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。