量子级联激光光源的制造方法与流程

本发明涉及量子级联激光光源的制造方法。

背景技术：

波长15-300μm(0.1-20thz)的太赫兹区域是以量子级联激光器为首的半导体激光器在室温下的动作困难的区域。作为能够室温动作的小型太赫兹(thz)光源，已知有利用2波长振荡的中红外量子级联激光器(quantumcascadelaser：qcl)内的差频产生(differencefrequencygeneration：dfg)来输出太赫兹波的dfg-qcl光源。在dfg-qcl光源中，在fe掺杂(半绝缘)磷化铟(indiumphosphide：inp)单晶基板上层叠输出太赫兹波的层叠体。一般而言，inp或gaas等的iii-v族化合物半导体在太赫兹频带存在有大的吸收系数。因此，在这样的dfg-qcl光源中，由于fe掺杂(半绝缘)inp单晶基板容易吸收太赫兹波而使太赫兹波的输出变小成为问题。

关于该点，例如在非专利文献(opticap.38-43,vol.4,no.1,jan2017(jungetal.,))中公开了在dfg-qcl光源的制造过程中，去除fe掺杂(半绝缘)inp单晶基板并将硅(silicone：si)作为新的基板的技术。si基板与fe掺杂(半绝缘)inp单晶基板相比，难以吸收太赫兹波。由此，能够提高dfg-qcl光源中的太赫兹波的取出效率。

技术实现要素：

然而，由于去除了fe掺杂(半绝缘)inp单晶基板的结构成为极薄的结构，因此存在不具有能够耐受制造时等的各种外力的足够的强度的情况。本发明是鉴于上述实际情况而完成的，其目的在于，提供一种一边保证足够的强度一边实现太赫兹波的高的取出效率的量子级联激光光源的制造方法。

本发明的一个方式所涉及的量子级联激光光源的制造方法包括：准备在磷化铟基板上依次层叠有下部接触层、下部包覆层、下部引导层、活性层和上部引导层的半导体层叠体的工序；在半导体层叠体中，部分性地进行蚀刻，通过该蚀刻而形成下部包覆层露出的一对第一挖入部和以被该一对第一挖入部夹持的方式形成的脊部的工序；在第一挖入部中掺杂层生长，进一步在第一挖入部和脊部中上部包覆层和上部接触层生长，之后，在一对第一挖入部中，分别部分性地进行蚀刻，通过该蚀刻而形成下部接触层露出的第二挖入部和以在与脊部之间夹着第二挖入部的方式形成的周缘部的工序；除了脊部中的上部接触层的一部分的区域即第一区域和第二挖入部中的下部接触层的一部分的区域即第二区域而形成绝缘膜之后，以与第一区域相接的方式形成第一电极并且以与第二区域相接的方式形成第二电极，而形成半导体元件的工序；将半导体元件中的形成有第一电极和第二电极的一侧即结晶生长面侧固定于支承基板的工序；去除固定于支承基板的半导体元件的磷化铟基板的工序；在半导体元件中的去除了磷化铟基板的面固定硅基板的工序；和在硅基板被固定之后从半导体元件剥离支承基板的工序。

在本发明所涉及的量子级联激光光源的制造方法中，在半导体元件的形成后，去除固定于支承基板的半导体元件的磷化铟基板，代替该磷化铟基板而贴合有硅基板。这样，代替容易吸收太赫兹波的磷化铟基板而贴合难以吸收太赫兹波的硅基板，由此在使用了半导体元件的量子级联激光光源中，能够提高太赫兹波的取出效率。

在此，去除了磷化铟基板的半导体元件成为极薄的结构，因此存在不能耐受之后的硅基板的贴合等的外力(不具有足够的强度)的情况。另外，在贴合有硅基板的半导体元件中，需要在结晶生长面侧(未贴合硅基板的一侧)设置电极，则上部接触层的露出部分与下部接触层的露出部分存在高低差。在这样的结构中，通常成为仅与上部接触层对应的脊部分突出的形状。因此，半导体元件中，在与支承基板的固定面上脊部分和其以外的部分的凸凹变大，不能够牢固地固定于支承基板，容易产生破裂或裂缝。

关于该点，在本发明所涉及的量子级联激光光源的制造方法中，形成在脊部的两侧设置有周缘部的半导体元件。周缘部是通过在下部包覆层露出的第一挖入部中掺杂层生长并且上部包覆层和上部接触层生长而形成的部分。因此，周缘部与同样通过上部包覆层和上部接触层生长而形成的脊部相同，具有一定程度的高度。由此，半导体元件即使在去除了磷化铟基板的状态下，与现有相比也成为厚度增加的结构，强度提高。另外，半导体元件通过具有周缘部，从而在与支承基板的固定面上脊部分与其以外的部分的凸凹变小，与现有技术相比较，容易与支承基板紧贴而牢固地固定。由此，根据本发明，能够制造一种一边保证足够的强度一边实现太赫兹波的高的取出效率的量子级联激光光源。

再有，在本发明所涉及的量子级联激光光源的制造方法中，下部接触层露出的第二区域形成于脊部的两侧且形成于周缘部与脊部之间的区域(即，靠近脊部的区域)。因此，在本发明中，与下部接触层相接的第二电极以夹着活性层的方式形成在活性层的两侧，并且形成在靠近活性层的区域。在与接触层相接的电极仅形成于活性层的单侧的情况或大幅离开活性层而形成的情况下，电压降低会变大且电气特性会劣化。关于该点，如上所述，在本发明中，与下部接触层相接的第二电极以夹着活性层的方式形成在活性层的两侧，并且形成在靠近活性层的区域，因此抑制了电压降低。

上述制造方法也可以还包括：在剥离支承基板的工序后，沿规定的切断线进行隐形切割，由此对半导体元件进行芯片化的工序。隐形切割中，由于将切断对象从内部割断，因此与使用切割刃等从外部切断的情况相比较，能够无损伤地分离切断对象。在本发明中，由于沿切断线进行隐形切割，因此防止了芯片化的半导体元件的结晶生长面等上的伤痕或者缺口等。

在上述制造方法的形成半导体元件的工序中，将与第二区域相接的第二电极沿覆盖周缘部的绝缘膜形成至周缘部的表面，上述制造方法也可以还包括：准备设置有第三电极和设置于该第三电极的两侧的第四电极的子基板(submount)的工序；和在芯片化的工序后，以使子基板的形成有第三电极和第四电极的面与半导体元件的形成有第一电极和第二电极的面相对，第一电极与第三电极接触，第二电极与第四电极接触的方式，通过外延侧向下组装将半导体元件连接于子基板的工序。

在利用现有的制造方法制造的量子级联激光光源的半导体元件中，如上所述，仅与上部接触层对应的脊部分突出，与上部接触层的露出部分接触的电极和与下部接触层的露出部分接触的电极存在高低差，成为形成有电极的面的凹凸较大的结构(电极图案复杂的结构)。这样的半导体元件难以相对于子基板以使彼此的电极接触的方式通过外延侧向下组装来连接。关于该点，在本发明中，形成于脊部的两侧的周缘部具有与脊部相同程度的高度，且与第二区域相接的第二电极形成至周缘部的表面，因此能够使形成于脊部的第一电极与形成于周缘部的第二电极的高度为相同程度。由此，能够以使第一电极相对于子基板的第三电极接触，使第二电极相对于子基板的第四电极接触的方式，通过外延侧向下组装来连接半导体元件与子基板。通过外延侧向下组装连接半导体元件与子基板，由此能够将来自半导体元件的发热高效地散出到子基板，半导体元件能够实现更高温环境下的动作，或发热负载大且占空比(dutycycle)高的动作或者连续动作。

在上述制造方法的形成第二挖入部和周缘部的工序中，也可以将与一对第一挖入部分别对应的第二挖入部形成于隔着脊部而成为对称的位置。由此，自活性层起的分离距离在两侧的第二电极为相同程度，进一步适当地抑制了电压降低。

根据本发明，能够提供一种一边保证足够的强度一边实现太赫兹波的高的取出效率的量子级联激光光源的制造方法。

附图说明

图1是表示本实施方式所涉及的量子级联激光光源的概略立体图。

图2是表示量子级联激光光源的制造工序的图，图2(a)～图2(d)表示结晶生长面侧工序。

图3是表示量子级联激光光源的制造工序的图，图3(a)～图3(c)表示结晶生长面侧工序。

图4a～图4d是表示量子级联激光光源的制造工序的图，图4a～图4d表示预接合工序。

图5是表示切割前的半导体元件的平面图。

图6是表示被芯片化的半导体元件的概略立体图。

图7是表示通过外延侧向下组装与子基板连接的半导体元件的正面图。

图8是表示比较例所涉及的量子级联激光光源的半导体元件的正面图。

具体实施方式

下面，参照附图，对本发明的实施方式进行说明。此外，在说明中，对相同要素或者具有相同功能的要素使用相同符号，并省略重复的说明。

图1是表示本实施方式所涉及的量子级联激光光源1的概略立体图。本实施方式的量子级联激光光源1是利用半导体量子阱结构中的子带(sub-band)间的电子迁移来生成光的单极型(monopolartype)的激光元件。更详细而言，量子级联激光光源1是利用2波长振荡的中红外量子级联激光器(quantumcascadelaser：qcl)内的差频产生(differentialfrequencygeneration：dfg)来输出太赫兹波的dfg-qcl光源。量子级联激光光源1包括半导体元件2、连接有该半导体元件2的子基板100而构成。半导体元件2通过外延侧向下(epitaxialsidedown)安装与子基板100连接(详细内容后面进行说明)。下面，参照图2～图7，对量子级联激光光源1的制造方法进行说明。在量子级联激光光源1的制造工序中，依次进行结晶生长面侧工序、预接合工序、切割工序和组装工序。通过结晶生长面侧工序，形成有电极图案的半导体元件8(参照图3(c))被形成，通过预接合工序，重新贴上基板的半导体元件9(参照图4d)被形成，通过切割工序，形成被芯片化的半导体元件2(参照图6)，通过组装工序，形成半导体元件2连接于子基板100的量子级联激光光源1。

参照图2和图3，对量子级联激光光源1的制造工序中的结晶生长面侧工序进行说明。结晶生长面侧工序是经fe掺杂(半绝缘)磷化铟单晶基板上的结晶生长，而形成在结晶生长面侧形成有电极的半导体元件的工序。图2(a)～图2(d)和图3(a)～图3(c)以时间序列表示结晶生长面侧工序。还有，图2(a)～图2(d)和图3(a)～图3(c)中，仅图示半导体元件的与一个芯片对应的区域，但是，实际上，结晶生长面侧工序按如图5所示的具有与多个芯片对应的区域的板状部件单位来实施。

在结晶生长面侧工序中，最初准备半导体层叠体20(详细而言，生长有半导体层叠体20的晶片)(图2(a)参照)。半导体层叠体20具有作为半导体基板的fe掺杂(半绝缘)磷化铟(indiumphosphide：inp)单晶基板21。再有，半导体层叠体20中，在fe掺杂(半绝缘)inp单晶基板21上依次层叠有厚度250nm的下部接触层即铟镓砷化物(indiumgalliumarsenide：ingaas)电流扩散层22(n＝1.5×10¹⁸cm^-3)、厚度5μm的下部inp包覆(clad)层23(下部包覆层)、厚度250nm的下部ingaas引导(guide)层24(下部引导层)、以多段层叠有单位层叠体的活性层25、以及厚度250nm的上部ingaas引导层26(上部引导层)。下面的说明中的结晶生长通过例如有机金属气相外延(metalorganicvaporphaseepitaxy：movpe)法或者分子束外延(molecularbeamepitaxy：mbe)法来进行。此外，下面的说明中的结晶生长面是半导体层叠体20中的进行结晶生长的一侧的面，并且是设置有fe掺杂(半绝缘)inp单晶基板21的一侧的相反侧的面。

接着，在上部ingaas引导层26形成衍射光栅。取得的太赫兹波ωthz由在活性层25内生成的ω1和由衍射光栅的周期所选择的ω2的差频来决定。例如在上部ingaas引导层26形成深度150nm的衍射光栅。

接着，在半导体层叠体20形成脊(ridge)部30(参照图2(b))。详细而言，在半导体层叠体20中部分性地进行蚀刻，通过该蚀刻而形成下部inp包覆层23露出的一对第一挖入部41、42，和以被该一对第一挖入部41、42夹持的方式形成的脊部30(未蚀刻的突部)。蚀刻可以通过例如干蚀刻或湿蚀刻、或者这两者来进行。至少以贯通上部ingaas引导层26、活性层25和下部ingaas引导层24的方式进行该蚀刻，进行至下部inp包覆层23内或者下部ingaas引导层24和下部inp包覆层23的界面为止。

接着，在一对第一挖入部41、42中，使fe掺杂inp层27以覆盖脊部30的侧面的方式生长(参照图2(c))。使fe掺杂inp层27以至少覆盖活性层25的侧面的方式生长厚度2.5μm左右。此外，为了抑制fe掺杂inp层27生长到脊部30的上部(上部ingaas引导层26的上部)，需要用掩模覆盖脊部30的上部。

接着，在fe掺杂inp层27的生长后，去除上述的掩模，并且在包含第一挖入部41、42和脊部30的整个面使厚度5μm的上部inp包覆层28和厚度250nm的上部接触层即ingaas接触层29(n＝5×10¹⁸cm^-3)生长(参照图2(d))。

接着，在半导体层叠体20形成一对沟道(channel)结构51、52(第二挖入部)(参照图3(a))。详细而言，在脊部30的两侧即一对第一挖入部41、42中分别部分性地进行蚀刻，通过该蚀刻而形成ingaas电流扩散层22露出的沟道结构51、52，和以在与脊部30之间夹着沟道结构51、52的方式形成的周缘部61、62(未蚀刻的突部)。更详细而言，将分别与一对第一挖入部41、42对应的沟道结构51、52形成在隔着脊部30而成为对称的位置(从脊部30的中心观察，成为左右对称的位置)。沟道结构51、52例如以宽度70μm形成，从距脊部30的中心离开100μm的位置形成至离开170μm的位置。周缘部61、62的宽度例如与沟道结构51、52的宽度为相同程度或者稍大。形成沟道结构51、52的蚀刻以至少贯通ingaas接触层29、上部inp包覆层28、fe掺杂inp层27和下部inp包覆层23的方式进行。ingaas接触层29的蚀刻利用例如磷酸、过氧化氢溶液和水来进行。另外，上部inp包覆层28、fe掺杂inp层27和下部inp包覆层23的蚀刻利用由盐酸类蚀刻剂进行的选择蚀刻来进行。此外，若能够在ingaas电流扩散层22的界面或者ingaas电流扩散层22内停止蚀刻，则也可以使用其他的蚀刻剂或者进行干蚀刻。

接着，在结晶生长面侧的整个面成膜厚度300nm的sin绝缘膜71之后，仅在脊部30中的ingaas接触层29的一部分的区域(例如中心的区域)即第一区域29a，和沟道结构51、52中的ingaas电流扩散层22的一部分的区域即第二区域22a去除sin绝缘膜71(参照图3(b))。即，除了第一区域29a和第二区域22a而形成sin绝缘膜71。

接着，以分别覆盖脊部30的上部和两侧的沟道结构51、52的方式形成电极图案81、82(参照图3(c))。详细而言，以与第一区域29a相接的方式在脊部30的上部形成电极图案81(第一电极)，并且以与第二区域22a相接的方式在两侧的沟道结构51、52中形成电极图案82(第二电极)。电极图案82沿沟道结构51、52的沟槽形状而形成，并且两端(上端)部分到达至周缘部61、62的表面和脊部30的表面。即，与第二区域22a连接的电极图案82沿覆盖周缘部61、62的sin绝缘膜71形成至周缘部61、62的表面。电极图案81、82经由sin绝缘膜71而彼此电气绝缘。电极图案81、82为例如电极用的au。通过采用au作为电极图案81、82，能够提高半导体元件的机械强度。在结晶生长面侧形成电极图案81、82，将电极图案在3个部位分离，由此能够从结晶生长面侧进行电流注入和电压施加。通过以上的结晶生长面侧工序，形成在结晶生长面侧形成有电极图案81、82的半导体元件8。

参照图4a～图4d，对量子级联激光光源1的制造工序中结晶生长面侧工序结束后的预接合工序进行说明。预接合工序为在将半导体元件8预接合于支承基板之后，将半导体元件8的fe掺杂(半绝缘)inp单晶基板21重新贴为硅(silicone：si)基板的工序。图4a～图4d按时间序列表示预接合工序。还有，图4a～图4d仅图示半导体元件的与一个芯片对应的区域，但是，实际上，预接合工序按如图5所示的具有与多个芯片对应的区域的板状部件单位来实施。

在预接合工序中，最初将半导体元件8中的形成有电极图案81、82的一侧即结晶生长面侧固定在支承基板91(参照图4a)。详细而言，在结晶生长面和支承基板91的接合面的至少任一者涂布了预接合用蜡(wax)92的状态下，通过将半导体元件8的结晶生长面相对于支承基板91按压，而在支承基板91上固定结晶生长面(即半导体元件8)。

接着，去除固定于支承基板91的半导体元件8的fe掺杂(半绝缘)inp单晶基板21(参照图4a和图4b)。详细而言，首先，将fe掺杂(半绝缘)inp单晶基板21通过粒径3μm的研磨粉研磨至剩余厚度50μm左右。之后，利用使盐酸和过氧化氢为1：1的溶液对剩余厚度50μm的fe掺杂(半绝缘)inp单晶基板21进行蚀刻，将fe掺杂(半绝缘)inp单晶基板21完全去除，使ingaas电流扩散层22露出。

接着，在去除了fe掺杂(半绝缘)inp单晶基板21的面固定si基板93(参照图4c)。详细而言，准备例如1kω·cm以上的fz(floatingzone(浮区))-si基板93并洗净，之后，在该si基板93上通过旋涂涂布接合用树脂94，用加热到100℃的加热板进行1分钟左右烘烤(bake)。再有，在通过去除fe掺杂(半绝缘)inp单晶基板21而露出的ingaas电流扩散层22，贴合si基板93中的涂布有接合用树脂94的面，一边施加3mpa左右的加重一边在200℃下进行15分钟加热。此外，接合用树脂94为相对于在活性层25内产生的太赫兹波的波长透过的材料即可，例如可以使用透过率为80％以上且折射率接近inp的材料、加热后的膜厚为200nm以下的材料等。具体而言，作为接合用树脂94，可以使用例如cyclotene树脂。

接着，通过上述加热将si基板93固定于ingaas电流扩散层22之后，将支承基板91剥离，并且去除残留在结晶生长面的预接合用蜡92(参照图4d)。通过以上的预接合工序，形成替换fe掺杂(半绝缘)inp单晶基板21而贴合有si基板93的半导体元件9。

参照图5和图6，对量子级联激光光源1的制造工序中的预接合工序结束后的切割工序进行说明。切割工序是将半导体元件9芯片化的工序。图5是表示切割前的半导体元件9的平面图。图6是表示被芯片化的半导体元件2的概略立体图。在将上述的支承基板91剥离的工序之后，沿图5所示的切断线cl进行隐形切割(stealthdicing)，由此将具有与多个芯片对应的区域(芯片对应区域ce)的板状部件即半导体元件9芯片化，形成被芯片化的半导体元件2(参照图6)。切断线cl在相邻的芯片对应区域ce之间延伸，更详细而言，形成于相邻的芯片对应区域ce的电极图案82之间。隐形切割中，首先进行隐形切割(stealthlaserdicing：sd)层的形成。具体而言，以不对结晶生长面侧产生损伤的方式，在si基板93侧贴附切割带，从切割带侧沿切断线cl照射激光。使用例如波长1342nm、脉冲宽度90nm的激光，以400mm/s的加工速度来进行激光的照射。由此，在si基板93内形成sd层。然后，以形成的sd层为起点朝向半导体元件9的表背面产生上下垂直的裂纹，将半导体元件9从内部割断。使sd层形成于si基板93内的靠近ingaas电流扩散层22的区域(例如从ingaas电流扩散层22离开40μm左右的区域)，之后以200μm的间隔形成sd层形成，由此能够在结晶生长面不产生损伤或缺口而进行切割。此外，在激光照射时，根据加工深度，使用lcos来任意地进行像差校正。

参照图7，对量子级联激光光源1的制造工序中的切割工序结束后的组装工序进行说明。组装工序是将被芯片化的半导体元件2通过外延侧向下组装与子基板100连接，形成量子级联激光光源1的工序。图7是表示通过外延侧向下组装与子基板100连接的半导体元件2的正面图。在上述的芯片化的工序后，准备图7所示的子基板100，通过外延侧向下组装将半导体元件2连接于子基板100。在子基板100设置有与半导体元件2的电极图案81对应的金属部分101(第三电极)、和设置于该金属部分101的两侧且与半导体元件2的电极图案82对应的金属部分102。然后，以使子基板100的形成有金属部分101、102的面与半导体元件2的形成有电极图案81、82的面相对，电极图案81与金属部分101接触，电极图案82与金属部分102接触的方式，通过外延侧向下组装将半导体元件2连接于子基板100。由此，半导体元件2连接于子基板100，量子级联激光光源1被制造。

接着，对上述的量子级联激光光源1的制造方法的作用效果进行说明。

作为能够室温动作的小型太赫兹光源，已知有利用2波长振荡的中红外量子级联激光器内的差频产生来输出太赫兹波的dfg-qcl光源。dfg-qcl光源中，由于在活性层内生成的太赫兹波被fe掺杂(半绝缘)inp单晶基板内部吸收，因而太赫兹波的输出极端地变小至数μw左右成为问题。对于这样的问题，例如存在应用切伦科夫相位匹配的方法。该方法着眼于通过折射率分散而使太赫兹波从半导体元件向倾斜方向放出，通过将半导体元件的端面研磨为20°～30°，而使太赫兹波的取出效率提高。然而，由于fe掺杂(半绝缘)inp单晶基板的吸收量大，即使利用该方法，也不能够保证足够的输出。另外，在该方法中，由于对被芯片化的半导体元件需要逐一地研磨端面部分，操作变得繁杂而不适于半导体元件的量产。

另外，作为另一方法，存在如下方法：去除fe掺杂(半绝缘)inp单晶基板，并且代替fe掺杂(半绝缘)inp单晶基板而贴合太赫兹波的吸收量少的si基板来提高太赫兹波的取出效率。根据这样的方法，能够大幅提高太赫兹波的取出效率。在此，由于去除了fe掺杂(半绝缘)inp单晶基板的半导体元件成为极薄的结构，因此存在不能耐受之后的si基板的贴合等的外力(不具有足够的强度)的情况。另外，如图8的比较例所示，在贴合有si基板294的半导体元件202中，需要在结晶生长面侧(未贴合有si基板294的一侧)设置电极，从而上部接触层即ingaas接触层229的露出部分与下部接触层即ingaas电流扩散层222的露出部分存在例如10μm左右的高低差。在这样的结构中，通常，仅与ingaas接触层229对应的脊部230成为突出的形状。因此，半导体元件202中，在重新贴上si基板时的与支承基板的固定面上脊部230与其以外的部分的凸凹变大，不能够牢固地固定在支承基板，容易产生破裂或裂缝。

为了解决上述的技术问题，本实施方式所涉及的量子级联激光光源1的制造方法包括：准备在fe掺杂(半绝缘)inp单晶基板21上依次层叠有ingaas电流扩散层22、下部inp包覆层23、下部ingaas引导层24、活性层25和上部ingaas引导层26的半导体层叠体20的工序；在半导体层叠体20中，部分性地进行蚀刻，通过该蚀刻而形成下部inp包覆层23露出的一对第一挖入部41、42和以被该一对第一挖入部41、42夹持的方式形成的脊部30的工序；在第一挖入部41、42中fe掺杂inp层27生长，进一步在第一挖入部41、42和脊部30中上部inp包覆层28和ingaas接触层29生长，之后，在一对第一挖入部41、42中分别部分性地进行蚀刻，通过该蚀刻而形成ingaas电流扩散层22露出的沟道结构51、52和以在与脊部30之间夹着沟道结构51、52的方式形成的周缘部61、62的工序；在除了脊部30中的ingaas接触层29的一部分的区域即第一区域29a和沟道结构51、52中的ingaas电流扩散层22的一部分的区域即第二区域22a而形成sin绝缘膜71之后，以与第一区域29a相接的方式形成电极图案81，并且以与第二区域22a相接的方式形成电极图案82，而形成半导体元件8的工序；将半导体元件8的形成有电极图案81和电极图案82的一侧即结晶生长面侧固定于支承基板91的工序；去除固定于支承基板91的半导体元件8的fe掺杂(半绝缘)inp单晶基板21的工序；在去除了fe掺杂(半绝缘)inp单晶基板21的面固定si基板93的工序；和在si基板93被固定之后将支承基板91剥离的工序。

在本实施方式所涉及的量子级联激光光源1的制造方法中，在半导体元件8的形成后，去除固定于支承基板91的半导体元件8的fe掺杂(半绝缘)inp单晶基板21，代替该fe掺杂(半绝缘)inp单晶基板21而贴合有si基板93。这样，代替容易吸收太赫兹波的fe掺杂(半绝缘)inp单晶基板21而贴合难以吸收太赫兹波(在波长3thz下fe掺杂(半绝缘)inp单晶基板的大约1/100的吸收量)的si基板93，由此能够应用切伦科夫相位匹配以在量子级联激光光源1中提高太赫兹波的取出效率。在此情况下，与fe掺杂(半绝缘)inp单晶基板同样，由于折射率分散而太赫兹波从半导体元件向倾斜方向放出，但由于si基板的折射率小于inp，因此能够不进行研磨而取出太赫兹波的输出。太赫兹波在半导体与空气的界面以约40°向si基板93的方向折射而出射。使用了si基板93的结构中的太赫兹波的输出与使用fe掺杂(半绝缘)inp单晶基板的情况相比，变大5～8倍。

于是，在量子级联激光光源1的制造方法中，形成在脊部30的两侧设置有周缘部61、62的半导体元件9。周缘部61、62是通过在下部inp包覆层23露出的第一挖入部41、42中掺杂层生长并且上部inp包覆层28和ingaas接触层29生长而形成的部分。因此，周缘部61、62与同样通过inp包覆层28和ingaas接触层29生长而形成的脊部30相同，具有一定程度的高度(参照图3(c)等)。由此，半导体元件即使在去除了fe掺杂(半绝缘)inp单晶基板21的状态下，与现有技术相比较也成为厚度增加的结构(参照图4b)，强度提高。另外，半导体元件通过具有周缘部61、62，从而在与支承基板91的固定面上脊部30与其以外的部分的凸凹变小，与现有技术相比较，容易与支承基板91紧贴且牢固地固定(参照图4b等)。由此，根据本实施方式的制造方法，能够制造一边保证足够的强度一边实现太赫兹波的高的取出效率的量子级联激光光源1。

再有，在本实施方式的制造方法中，ingaas电流扩散层22露出的第二区域22a形成于脊部30的两侧，并且形成于周缘部61、62和脊部30之间的区域(即，接近脊部30的区域)(参照图3(b)等)。因此，在本发明中，与ingaas电流扩散层22相接的电极图案82以夹着活性层25的方式形成于活性层25的两侧，并且形成于靠近活性层25的区域(参照图3(c)等)。在与接触层相接的电极仅形成于活性层的单侧的情况、或大幅离开活性层而形成的情况下，电压下降会变大，电气特性会劣化。关于该点，如上所述，在本实施方式的制造方法中，与下部接触层即ingaas电流扩散层22相接的电极图案82以夹着活性层25的方式形成于活性层25的两侧，并且形成于靠近活性层25的区域，因此能够抑制电压下降。

另外，在本实施方式的制造方法中，还包括如下工序：在包含将上述的支承基板91剥离的工序(参照图4d)的预接合工序后，通过沿如图5所示的规定的切断线cl来进行隐形切割，使半导体元件9芯片化，形成被芯片化的半导体元件2(参照图6)。在隐形切割中，由于切断对象从内部被割断，因此与使用切割刃(blade)等从外部切断的情况相比较，能够将切断对象无损伤且高速地分离。通过沿切断线cl进行隐形切割，能够防止被芯片化的半导体元件2的结晶生长面等上的伤痕或者缺口等，能够抑制在产生该损伤等的情况下成为问题的太赫兹波的输出降低，并且利用切割的芯片化被高速化。

另外，本实施方式的制造方法中，在形成半导体元件8的工序中，将与第二区域22a相接的电极图案82沿覆盖周缘部61、62的sin绝缘膜71形成至周缘部61、62的表面(参照图3(c))，还包括：准备设置有金属部分101和设置于该金属部分101的两侧的金属部分102的子基板100(参照图7)的工序；和在切割工序后，以使子基板100的形成有金属部分101和金属部分102的面和半导体元件2的形成有电极图案81和电极图案82的面相对，电极图案81与金属部分101接触，电极图案82与金属部分102接触的方式，通过外延侧向下组装将半导体元件2连接于子基板100的工序(参照图7)。

在利用现有的制造方法制造的量子级联激光光源的半导体元件中，如上所述，仅与上部接触层对应的脊部分突出，与上部接触层的露出部分接触的电极和与下部接触层的露出部分接触的电极存在高低差，成为形成有电极的面的凹凸较大的结构(电极图案复杂的结构)。这样的半导体元件难以相对于子基板以使彼此的电极接触的方式通过外延侧向下组装来连接。例如在上述的比较例所涉及的图8的半导体元件202中，形成有以保护相对于支承基板进行贴合时的结晶生长面侧的器件结构的用途突出的抗蚀剂部250，但由于残留有该抗蚀剂部，因此外延侧向下组装变得更加困难。关于该点，在本实施方式的制造方法中，形成于脊部30的两侧的周缘部61、62具有与脊部30相同程度的高度，且与第二区域22a相接的电极图案82形成至周缘部61、62的表面，因此能够使形成于脊部30的电极图案81与形成于周缘部61、62(和脊部30)的电极图案82的高度为相同程度(参照图3(c)等)。由此，如图7所示，以使电极图案81相对于子基板100的金属部分101接触，使电极图案82相对于金属部分102接触的方式，通过外延侧向下组装，能够使半导体元件2与子基板100连接。通过外延侧向下组装连接半导体元件2与子基板100，由此能够将来自半导体元件2的发热高效地散出至子基板100，半导体元件2能够实现更高温环境下的动作、或发热负载大且占空比高的动作或连续动作。

另外，在本实施方式的制造方法中，在形成沟道结构51、52和周缘部61、62的工序中，将与一对第一挖入部41、42分别对应的沟道结构51、52形成于隔着脊部30而成为对称的位置(参照图3(a)等)。由此，距活性层25的分离距离在两侧的电极图案82为相同程度(参照图3(c)等)，能够更适当地抑制电压下降。

以上，对本发明的实施方式进行了说明，但本发明不限于上述实施方式。例如，在实施方式中，说明了利用接合用树脂94来接合ingaas电流扩散层22与si基板93，但也可以通过活性化接合或者加压等的直接接合来进行该接合。

另外，说明了完全去除fe掺杂(半绝缘)inp单晶基板21以使ingaas电流扩散层22露出，但不限于此，也可以在较薄地残留有fe掺杂(半绝缘)inp单晶基板的状态下，接合si基板。但是，从抑制fe掺杂(半绝缘)inp单晶基板中的太赫兹波的吸收(自由载流子(carrier)吸收)的观点出发，fe掺杂(半绝缘)inp单晶基板优选减薄至150μm以下。

另外，说明了利用隐形切割对半导体元件9进行切割，但不限于此，也可以利用普通的切割刃来进行切割。

另外，说明了通过外延侧向下组装将半导体元件2连接于子基板100，但不限于此，例如也可以通过线分支(wiredrop)等将半导体元件连接于子基板。

另外，说明了如下结构：作为fe掺杂(半绝缘)inp单晶基板21上的结构，依次层叠有ingaas电流扩散层22、下部inp包覆层23、下部ingaas引导层24、活性层25和上部ingaas引导层26，但不限于此，例如活性层25也可以使用各种形态。具体而言，也可以将使用了2种或者其以上的单位层叠体的活性层用于以多段层叠有单位层叠体的活性层25。另外，也可以在上部ingaas引导层26形成衍射光栅时，使用2种格栅(grating)或混合有2种的格栅图案，以产生与泵浦光ω1和ω2对应的频率。在此情况下，得到的thz光谱成为单模(singlemode)。另外，在法布里-珀罗动作中振荡光谱宽度扩展为1thz以上的情况下，也能够利用该差频来产生太赫兹波，无需在上部ingaas引导层26形成衍射光栅。在此情况下，得到的太赫兹输出低于形成了衍射光栅的情况。