阵列基板及其制造方法、显示装置与流程

本发明涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。

背景技术：

目前，有源矩阵有机发光二极管(英文：active-matrixorganiclightemittingdiode；简称：amoled)显示器是市面上新型的显示器，该amoled显示器中的像素驱动电路通常包括两个薄膜晶体管(英文：thinfilmtransistor；简称：tft)和一个存储电容。

通常，该两个tft中的一个tft为低温多晶硅薄膜晶体管(英文：lowtemperaturepoly-siliconthinfilmtransistor；简称：ltpstft)，另一个tft为氧化物tft。由于ltpstft具有高迁移率的优点，氧化物tft具有漏电流较低的优点，因此在整合了ltpstft和氧化物tft的amoled显示器的功耗会大大降低。

但是，在整合了ltpstft和氧化物tft的amoled显示器中，阵列基板的制造工艺较为复杂。

技术实现要素：

本申请提供了一种阵列基板及其制造方法、显示装置，可以解决现有的阵列基板的制造工艺较为复杂的问题。所述技术方案如下：

第一方面，提供了一种阵列基板，包括：

衬底基板；

在所述衬底基板上设置的第一薄膜晶体管和第二薄膜晶体管；

其中，所述第一薄膜晶体管包括：第一有源层、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括：第二有源层、第二栅极、第二源极和第二漏极，

所述第二源极和所述第二漏极中的一个作为第一电极，所述第一电极与所述第一栅极同层设置，且材料均相同；所述第二源极和所述第二漏极中的另一个作为第二电极，所述第二电极与所述第一源极以及所述第一漏极同层设置，且材料均相同。

可选的，所述第二源极与所述第二漏极之间设置有绝缘层，所述绝缘层中设置有第一过孔，所述第二源极与所述第二漏极中靠近所述第一过孔的侧面均与所述第一过孔连接，所述第二有源层位于所述第一过孔中靠近所述第二源极以及所述第二漏极的一侧。

可选的，所述第二有源层与所述第二栅极之间设置有第二栅极绝缘层；

其中，在所述第一过孔中，沿远离所述衬底基板的方向依次设置有所述第二有源层、所述第二栅极绝缘层和所述第二栅极。

可选的，所述阵列基板还包括：

在所述衬底基板上设置的第一辅助电极和第二辅助电极；

其中，所述第一辅助电极、所述第一源极和所述第一漏极同层设置，且材料均相同；所述第二辅助电极与所述第二栅极同层设置，且材料均相同；所述第一辅助电极与所述第二辅助电极之间设置有所述第二栅极绝缘层，所述第一辅助电极、所述第二栅极绝缘层和所述第二辅助电极构成存储电容。

可选的，所述阵列基板还包括：

在所述衬底基板上设置的导电电极，所述第一源极和所述第一漏极中的一个与所述导电电极电连接；

其中，所述导电电极和所述第二栅极同层设置，且材料均相同。

可选的，所述阵列基板包括：

在所述衬底基板上沿远离所述衬底基板的方向依次叠加设置的所述第一有源层、第一栅极绝缘层、第一导电图形、层间介电层、第二导电图形、所述第二有源层、第二栅极绝缘层、第一平坦层和第三导电图形；

其中，其中，所述第一导电图形包括：所述第一栅极和所述第一电极，所述第二导电图形包括：所述第一源极、所述第一漏极和所述第二电极，所述第三导电图形包括：所述第二栅极。

可选的，所述第一有源层的材料包括多晶硅，所述第二有源层的材料包括氧化物半导体。

可选的，所述绝缘层的厚度大于或等于3000埃。

第二方面，提供了一种阵列基板的制造方法，所述方法包括：

在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管；

其中，所述第一薄膜晶体管包括：第一有源层、第一栅极、第一源极和第一漏极，所述第二薄膜晶体管包括：第二有源层、第二栅极、第二源极和第二漏极，

所述第二源极和所述第二漏极中的一个作为第一电极，所述第一电极与所述第一栅极是利用同一掩模通过一次构图工艺形成，所述第二源极和所述第二漏极中的另一个作为第二电极，所述第二电极与所述第一源极以及所述第一漏极是利用同一掩模通过一次构图工艺形成。

可选的，所述在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管，包括：

在所述衬底基板上形成第一导电图形、绝缘层和第二导电图形；

在形成有所述第二导电图形的衬底基板上形成所述第二有源层；

其中，所述第一导电图形包括：所述第一栅极和所述第一电极，所述第二导电图形包括：所述第一源极、所述第一漏极和所述第二电极，

所述绝缘层中设置有第一过孔，所述第二源极与所述第二漏极中靠近所述第一过孔的侧面均与所述第一过孔连接，所述第二有源层位于所述第一过孔中靠近所述第二源极以及所述第二漏极的一侧。

可选的，所述在形成有所述第二导电图形的衬底基板上形成所述第二有源层之后，所述方法还包括：

在形成有所述第二有源层的衬底基板上依次形成第二栅极绝缘层和第三导电图形；

其中，所述第三导电图形包括所述第二栅极，在所述第一过孔中，沿远离所述衬底基板的方向依次设置有所述第二有源层、所述第二栅极绝缘层和所述第二栅极。

可选的，所述第二导电图形还包括：第一辅助电极，所述第三导电图形还包括：第二辅助电极，所述第一辅助电极、所述第二栅极绝缘层和所述第二辅助电极构成存储电容。

可选的，所述第三导电图形还包括：导电电极，所述第一源极和所述第一漏极中的一个与所述导电电极电连接。

可选的，所述在衬底基板上形成第一薄膜晶体管和第二薄膜晶体管，包括：

在所述衬底基板上依次形成缓冲层、所述第一有源层、第一栅极绝缘层、第一导电图形、层间介电层、第二导电图形、所述第二有源层、第二栅极绝缘层、第一平坦层和第三导电图形；

其中，所述第一导电图形包括：所述第一栅极和所述第一电极，所述第二导电图形包括：所述第一源极、所述第一漏极和所述第二电极，所述第三导电图形包括：所述第二栅极。

第三方面，提供了一种显示装置，包括：第二方面任一所述的阵列基板。

本发明实施例提供的技术方案带来的有益效果是：

该阵列基板包括：衬底基板，以及在该衬底基板上设置的第一tft和第二tft，该第一tft包括：第一有源层、第一栅极、第一源极和第一漏极，第二tft包括：第二有源层、第二栅极、第二源极和第二漏极。由于该第二源极和第二漏极中的一个作为第一电极，该第一电极与第一栅极同层设置，第二源极和第二漏极中的另一个作为第二电极，该第二电极与第一源极以及第一漏极同层设置，因此该阵列基板中仅需要设置三层导电结构，相对于相关技术中的阵列基板需要至少四层导电结构，该阵列基板的制造工艺较为简单，并且制造该阵列基板时采用的导电材料较少，有效的降低了该阵列基板的制造成本。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种阵列基板的结构示意图；

图2是本发明实施例提供的另一种阵列基板的结构示意图；

图3是本发明实施例提供的一种第二tft、顶栅型的tft与底栅型的tft的尺寸对比图；

图4是本发明实施例提供的又一种阵列基板的结构示意图；

图5是本发明实施例提供的一种阵列基板的制造方法的流程图；

图6是本发明实施例提供的一种在衬底基板上依次形成缓冲层、第一有源层、第一栅极绝缘层和第一导电图形的示意图；

图7是本发明实施例提供的一种形成层间介电层的示意图；

图8是本发明实施例提供的一种形成第二导电图形的示意图；

图9是本发明实施例提供的一种在层间介电层中形成第一过孔的示意图；

图10是本发明实施例提供的一种在阵列基板的引线区域形成第三过孔的示意图；

图11是本发明实施例提供的一种形成第二有源层的示意图；

图12是本发明实施例提供的一种形成第二栅极绝缘层和第一平坦层的示意图；

图13是本发明实施例通过的一种形成第三导电图形的示意图；

图14是本发明实施例提供的一种显示面板的结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种阵列基板，如图1所示，图1是本发明实施例提供的一种阵列基板的结构示意图，该阵列基板可以包括：

衬底基板10；以及在该衬底基板10上设置的第一tft20和第二tft30。

该第一tft20可以包括：第一有源层21、第一栅极22、第一源极23和第一漏极24。该第二tft30可以包括：第二有源层31、第二栅极32、第二源极33和第二漏极34。

可选的，该第一tft20可以为ltpstft，也即是，第一tft20中的第一有源层21的材料可以包括多晶硅。第二tft30可以为氧化物tft，也即是，第二tft30中的第二有源层31的材料可以包括氧化物半导体。

该第二源极33和第二漏极34中的一个作为第一电极，该第一电极与第一栅极22同层设置，且材料均相同。该第二源极33和第二漏极34中的另一个作为第二电极，该第二电极与第一源极23以及第一漏极24同层设置，且材料均相同。需要说明的是，本申请实施例是以第二源极33作为第一电极，第二漏极34作为第二电极为例进行示意性说明的，在另一种可选的实现方式中，该第二源极33还可以作为第二电极，第二漏极34还可以作为第一电极，本申请实施例对此不作限定。

还需说明的是，本发明实施例中的同层设置是指通过一次构图工艺形成的，例如，第一电极与第一栅极22同层设置是指：第一电极与第一栅极22利用同一掩膜通过一次构图工艺形成。

在相关技术中，在整合了ltpstft和氧化物tft的amoled显示器中的阵列基板中，需要形成四层导电结构，该四层导电结构分别为：ltpstft中的栅极、ltpstft源极和漏极、氧化物tft中的栅极以及氧化物tft中的源极和漏极，该阵列基板的制造工艺较为复杂。

而在本发明实施例中的阵列基板，仅需要形成三层导电结构，如图1所示，该三层导电结构分别为：第一栅极22和第二源极33，第一源极23、第一漏极24和第二漏极34，以及第二栅极32。因此，本发明实施例中的阵列基板所需要的导电结构的层数较少，该阵列基板的制造工艺较为简单，并且制造该阵列基板时采用的导电材料较少，有效的降低了该阵列基板的制造成本。

综上所述，本发明实施例提供的阵列基板，包括：衬底基板，以及在该衬底基板上设置的第一tft和第二tft，该第一tft包括：第一有源层、第一栅极、第一源极和第一漏极，第二tft包括：第二有源层、第二栅极、第二源极和第二漏极。由于该第二源极和第二漏极中的一个作为第一电极，该第一电极与第一栅极同层设置，第二源极和第二漏极中的另一个作为第二电极，该第二电极与第一源极以及第一漏极同层设置，因此该阵列基板中仅需要设置三层导电结构，相对于相关技术中的阵列基板需要至少四层导电结构，该阵列基板的制造工艺较为简单，并且制造该阵列基板时采用的导电材料较少，有效的降低了该阵列基板的制造成本。

如图2所示，图2是本发明实施例提供的另一种阵列基板的结构示意图，通常情况下，可以在第一栅极22上设置绝缘层40，通过该绝缘层可以避免第一栅极22与第一源极23之间，或者第一栅极22与第一漏极24之间出现短路现象。第二源极33与第二漏极34之间也可以设置有该绝缘层40，该绝缘层40还可以在第二tft30处于关断状态时，避免第二源极33与第二漏极34之间出现短路现象。在该绝缘层40上可以设置第一过孔41，该第二源极33与第二漏极34中靠近该第一过孔41的侧面均与该第一过孔41连接，第二tft30中的第二有源层31位于第一过孔41中靠近第二源极33以及第二漏极34的一侧。

在本发明实施例中，如图2所示，第二有源层31与第二栅极32之间可以设置有第二栅极绝缘层50。在第一过孔41中，沿远离衬底基板10的方向依次设置有第二有源层31、第二栅极绝缘层50和第二栅极32。

可选的，该绝缘层40的厚度需要大于或等于3000埃，此时，在该绝缘层40上设置的第一过孔41的深度也大于或等于3000埃，使得第二tft30的第二有源层31中的沟道区域的宽度大于或等于3000埃，保证了该第二tft30在第二栅极32的作用下能够正常被开启或关断。

需要说明的是，本发明实施例中的第二tft30的结构并不属于顶栅型的tft，也不属于底栅型的tft，该第二tft30的尺寸相对于顶栅型的tft的尺寸以及底栅型的tft的尺寸较小。示例的，请参考图3，图3是本发明实施例提供的一种第二tft、顶栅型的tft与底栅型的tft的尺寸对比图，第二tft30的宽度通常可以为2飞米，顶栅型tft的宽度通常为5飞米，底栅型tft的宽度通常为3飞米。由此可知，该第二tft30的尺寸相对于顶栅型的tft的尺寸以及底栅型的tft的尺寸较小，此时，在采用该第二tft30制成的阵列基板中每个子像素区域的宽度可以适当减小，有效的提高了该阵列基板的每英寸的像素个数(英文：pixelsperinch；简称：ppi)。

可选的，如图2所示，该阵列基板还包括：在衬底基板10上设置的第一辅助电极61和第二辅助电极62。为了简化制造该阵列基板的制造工艺，该第一辅助电极61、第一源极23和第一漏极24同层设置，且材料均相同；该第二辅助电极62与第二栅极32同层设置，且材料均相同。该第一辅助电极61与第二辅助电极62之间设置有第二栅极绝缘层50，该第一辅助电极61、第二辅助电极62与第二栅极绝缘层50可以构成存储电容60。需要说明的是，本发明实施例中的阵列基板的每个子像素区域中均设置有第一tft20、第二tft30和存储电容60，该第一tft20、第二tft30和存储电容60可以构成每个子像素区域中的驱动电路。

可选的，如图2所示，该阵列基板还包括：在衬底基板10上设置的导电电极70，第一tft20中的第一源极23和第一漏极24中的一个与导电电极70电连接。为了简化制造该阵列基板的制造工艺，该导电电极70和第二栅极32同层设置，且材料均相同。此时，在采用该阵列基板制造amoled显示器时，该amoled显示器中的阳极可以与该导电电极70电连接，从而可以实现该阳极与第一tft20之间的电连接，使得第一tft20可以驱动该阳极所电连接的有机发光层发光。

为了简化该阵列基板中的金属布线，需要避免与第一tft20连接的数据线，以及与第二tft30连接的数据线位于同一层，可以在形成第一tft20的第一源极23和第一漏极24的同时形成与第一tft20连接的数据线，也即是，与第一tft20连接的数据线、第一源极23和第一漏极24同层设置；在形成导电电极70的同时形成与第二tft30连接的数据线35，也即是，与第二tft30连接的数据线35和导电电极70同层设置。此时，与第一tft20连接的数据线，以及与第二tft30连接的数据线35之间可以通过第二栅极绝缘层50绝缘，进而有效的简化了该阵列基板中的金布线难度。

可选的，如图2所示，该阵列基板还包括：设置在第二栅极绝缘层50上的第一平坦层80，该第一平坦层80可以增加与第一tft20连接的数据线，以及与第二tft30连接的数据线35之间的绝缘层的厚度，减小了两种数据线之间出现信号串扰现象的概率。

需要说明的是，本发明实施例中的第一tft可以为顶栅型的tft，也可以为底栅型的tft，以下实施例是以第一tft为顶栅型的tft为例进行示意性说明的。

如图4所示，图4是本发明实施例提供的又一种阵列基板的结构示意图，该阵列基板可以包括：

在衬底基板10上沿远离衬底基板的方向依次叠加设置的缓冲层90、第一有源层21、第一栅极绝缘层100、第一导电图形、层间介电层(也即图2中的绝缘层40)、第二导电图形、第二有源层31、第二栅极绝缘层50、第一平坦层80和第三导电图形。

其中，第一导电图形包括：第一栅极22和第一电极(也即第二源极33)，第二导电图形包括：第一源极23、第一漏极24和第二电极(也即第二漏极34)，第三导电图形包括：第二栅极32。在另一种可选的实现方式中，该第二导电图形10b还包括：第一辅助电极61，该第三导电图形10c还包括：第二辅助电极62、导电电极70以及与第二tft30连接的数据线35。

综上所述，本发明实施例提供的阵列基板，包括：衬底基板，以及在该衬底基板上设置的第一tft和第二tft，该第一tft包括：第一有源层、第一栅极、第一源极和第一漏极，第二tft包括：第二有源层、第二栅极、第二源极和第二漏极。由于该第二源极和第二漏极中的一个作为第一电极，该第一电极与第一栅极同层设置，第二源极和第二漏极中的另一个作为第二电极，该第二电极与第一源极以及第一漏极同层设置，因此该阵列基板中仅需要设置三层导电结构，相对于相关技术中的阵列基板需要至少四层导电结构，该阵列基板的制造工艺较为简单，并且制造该阵列基板时采用的导电材料较少，有效的降低了该阵列基板的制造成本。

本发明实施例还提供了一种阵列基板的制造方法，该方法用于制造图1示出的阵列基板，该方法可以包括：

在衬底基板上形成第一tft和第二tft。

其中，第一薄膜晶体管包括：第一有源层、第一栅极、第一源极和第一漏极，第二薄膜晶体管包括：第二有源层、第二栅极、第二源极和第二漏极；第二源极和第二漏极中的一个作为第一电极，该第一电极与第一栅极是通过一次构图工艺形成的，第二源极和第二漏极中的另一个作为第二电极，该第二电极与第一源极以及第一漏极是通过一次构图工艺形成的。

综上所述，本发明实施例提供的阵列基板的制造方法，包括：在衬底基板上形成第一tft和第二tft，该第一tft包括：第一有源层、第一栅极、第一源极和第一漏极，第二tft包括：第二有源层、第二栅极、第二源极和第二漏极。由于该第二源极和第二漏极中的一个作为第一电极，该第一电极与第一栅极同层设置，第二源极和第二漏极中的另一个作为第二电极，该第二电极与第一源极以及第一漏极同层设置，因此该阵列基板中仅需要设置三层导电结构，相对于相关技术中的阵列基板需要至少四层导电结构，该阵列基板的制造工艺较为简单，并且制造该阵列基板时采用的导电材料较少，有效的降低了该阵列基板的制造成本。

可选的，上述步骤：在衬底基板上形成第一tft和第二tft，可以包括以下几个步骤：

步骤a、在衬底基板上形成第一导电图形、绝缘层和第二导电图形。

步骤b、在形成有第二导电图形的衬底基板上形成第二有源层。

步骤c、在形成有第二有源层的衬底基板上依次形成第二栅极绝缘层和第三导电图形。

其中，第一导电图形包括：第一栅极和第一电极；第二导电图形包括：第一源极、第一漏极和第二电极；第三导电图形包括：第二栅极。该绝缘层中设置有第一过孔，第二源极与第二漏极中靠近第一过孔的侧面均与第一过孔连接，第二有源层位于第一过孔中靠近第二源极以及第二漏极的一侧；在该第一过孔中，沿远离衬底基板的方向依次设置有第二有源层、第二栅极绝缘层和第二栅极。

可选的，第二导电图形还包括：第一辅助电极，第三导电图形还包括：第二辅助电极。该第一辅助电极、第二栅极绝缘层和第二辅助电极构成存储电容。

可选的，该第三导电图形还包括：导电电极，第一源极和第一漏极中的一个与导电电极电连接。

假设在衬底基板上形成的第一tft为顶栅型的tft，请参考图5，图5是本发明实施例提供的一种阵列基板的制造方法的流程图，该方法用于制造图4示出的阵列基板，该方法可以包括如下几个步骤：

步骤501、在衬底基板上依次形成缓冲层、第一有源层、第一栅极绝缘层和第一导电图形。

可选的，该第一缓冲层的材料可以包括二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。该第一有源层图形的材料可以包括多晶硅。该第一栅极绝缘层的材料可以包括二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。该第一导电图形的材料可以包括金属材料，例如，该第一导电图形由金属钼(简称：mo)、金属铜(简称：cu)、金属铝(简称：al)或合金等材料制造而成。

示例的，如图6所示，图6是本发明实施例提供的一种在衬底基板上依次形成缓冲层、第一有源层、第一栅极绝缘层和第一导电图形的示意图。可以在衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成缓冲层90。

之后，在形成有缓冲层90的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第一有源层材质层，然后对该第一有源层材质层执行一次构图工艺形成第一有源层21，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

之后，在形成有第一有源层21的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第一栅极绝缘层100。

最后，在形成有第一栅极绝缘层100的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第一导电材质层，然后对该第一导电材质层执行一次构图工艺形成第一导电图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

其中，该第一导电图形包括：第一栅极22和第二电极(也即第二源极33)。

步骤502、在形成有第一导电图形的衬底基板形成层间介电层，并在该层间介电层中形成第二过孔。

可选的，该层间介电层的材料可以包括二氧化硅、氮化硅或者二氧化硅和氮化硅的混合材料。该层间介电层的厚度需要大于或等于3000埃。

示例的，如图7所示，图7是本发明实施例提供的一种形成层间介电层的示意图。可以在形成有第一导电图形的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成层间介电层(也即前述实施例中的绝缘层40)，然后对该层间介电层执行一次构图工艺，以在该层间介电层中形成带有第二过孔42，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。在后续形成第一源极和第一漏极后，该第一源极与第一漏极均能够通过该第二过孔42与第一有源层21电连接。

步骤503、在形成有层间介电层的衬底基板上形成第二导电图形。

可选的，该第二导电图形的材料可以包括金属材料，例如，该第二导电图形由金属mo、金属铜cu、金属铝al或合金等材料制造而成。

示例的，如图8所示，图8是本发明实施例提供的一种形成第二导电图形的示意图。可以在形成有层间介电层的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第二导电材质层，然后对该第二导电材质层执行一次构图工艺形成第二导电图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

其中，该第二导电图形可以包括：第一源极23、第一漏极24、第一辅助电极61和第二电极(也即第二漏极34)。该第一源极23、第一漏极24、第一栅极22和第一有源层21可以构成第一tft20。

步骤504、在层间介电层中形成第一过孔。

示例的，如图9所示，图9是本发明实施例提供的一种在层间介电层中形成第一过孔的示意图。可以对该层间介电层执行一次构图工艺，以在该层间介电层中形成带有第一过孔41，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。其中，第二源极33和第二漏极34中靠近该第一过孔41的侧面均与该第一过孔41连接。

需要说明的是，若该阵列基板后续需要进行边缘的弯折工艺，由于在引线区域中膜层的材料均为无机物材料，而无机物材料的弯折应力较大，不利于弯折，因此为了便于对该引线区域进行弯折，可以在引线区域中设置第三过孔，该第三过孔贯穿引线区域中所有的膜层结构，并在该第三过孔中形成有机填充物，该有机填充物的弯折应力较小，进而便于实现对引线区域进行弯折。示例的，如图10所示，图10是本发明实施例提供的一种在阵列基板的引线区域形成第三过孔的示意图，该第三过孔a1需要依次贯穿层间介电层(也即绝缘层40)、第一栅极绝缘层100和缓冲层90，由于该第三过孔a1的深度较深，需要采用两次构图工艺才可以形成该第三过孔a1，因此可以在步骤502中形成第二过孔42以及在步骤504形成第一过孔41的过程中，形成该第三过孔a1。

还需要说明的是，若该阵列基板后续不需要进行边缘的弯折工艺，则步骤502中形成的第二过孔，以及步骤504中形成的第一过孔可以合并成一次构图工艺，也即是，通过一次构图工艺同时形成第二过孔和第一过孔，进一步的的简化了制造该阵列基板的复杂度。此时，在图5示出的阵列基板的制造方法中，无需执行步骤504，而在步骤502中，在层间介电层中同时形成第一过孔和第二过孔。还需补充说明的是，由于该一过孔的深度与第二过孔的深度不同，因此在该一次构图工艺的过程中，可以采用半色掩膜版进行曝光处理。

步骤505、在形成有第一过孔的层间介电层上形成第二有源层。

可选的，该第二有源层图形的材料可以包括铟镓锌氧化物(英文：indiumgalliumzincoxide；简称：igzo)或铟锡锌氧化物(英文：indium-tin-zinc-oxide；简称：itzo)等氧化物半导体材料。

示例的，如图11所示，图11是本发明实施例提供的一种形成第二有源层的示意图，可以在形成有第一过孔41的层间介电层上通过沉积、涂敷、溅射等多种方式中的任一种形成第二有源材质层，然后对该第二有源材质层执行一次构图工艺形成第二有源层31，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。其中，该第二有源层31位于第一过孔41中靠近第二源极33以及第二漏极34的一侧。

步骤506、在形成有第二有源层的衬底基板上依次形成第二栅极绝缘层和第一平坦层。

可选的，该第二栅极绝缘层的材料可以包括氧化硅。该第一平坦层的材料可以包括丙烯酸树脂或者环氧树脂等。

示例的，如图12所示，图12是本发明实施例提供的一种形成第二栅极绝缘层和第一平坦层的示意图。可以在形成有第二有源层31的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第二栅极绝缘材质层，然后对该第二栅极绝缘材质层执行一次构图工艺形成第二栅极绝缘层50，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

最后，在形成有第二栅极绝缘层50的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第一平坦材质层，然后对该第一平坦材质层执行一次构图工艺形成第一平坦层80，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

步骤507、在形成有第一平坦层的衬底基本上形成第三导电图形。

可选的，该第三导电图形的材料可以包括金属材料，例如，该第三导电图形由金属mo、金属铜cu、金属铝al或合金等材料制造而成。

示例的，如图13所示，图13是本发明实施例通过的一种形成第三导电图形的示意图。可以在形成有第一平坦层80的衬底基板10上通过沉积、涂敷、溅射等多种方式中的任一种形成第三导电材质层，然后对该第三导电材质层执行一次构图工艺形成第三导电图形，该一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。

其中，该第三导电图形可以包括：导电电极70、第二辅助电极62和第二栅极32，该第二有源层31、第二栅极32、第二源极33和第二漏极34可以构成第二tft30，该第二辅助电极62、第二栅极绝缘层50和第一辅助电极61可以构成存储电容60。该第三导电图形还可以包括：与第二tft30电连接数据线35。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的阵列基板具体原理，可以参考前述阵列基板的结构的实施例中的对应内容，在此不再赘述。

综上所述，本发明实施例提供的阵列基板的制造方法，包括：在衬底基板上形成第一tft和第二tft，该第一tft包括：第一有源层、第一栅极、第一源极和第一漏极，第二tft包括：第二有源层、第二栅极、第二源极和第二漏极。由于该第二源极和第二漏极中的一个作为第一电极，该第一电极与第一栅极同层设置，第二源极和第二漏极中的另一个作为第二电极，该第二电极与第一源极以及第一漏极同层设置，因此该阵列基板中仅需要设置三层导电结构，相对于相关技术中的阵列基板需要至少四层导电结构，该阵列基板的制造工艺较为简单，并且制造该阵列基板时采用的导电材料较少，有效的降低了该阵列基板的制造成本。

本发明实施例还提供了一种显示面板，该显示面板可以包括：图1、图2或图4示出的阵列基板。

可选的，如图14所述，图14是本发明实施例提供的一种显示面板的结构示意图，该显示面板还可以包括：在导电电极70上沿远离衬底基板10的方向依次叠加设置的第二平坦层110、阳极120、像素限定层130、有机发光层140和阴极150。其中，该阳极120与导电电极70电连接。

本发明实施例还提供了一种显示装置，该显示装置可以包括图14示出的显示面板。该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。