半导体器件以及制造半导体器件的方法与流程

本发明实施例总体上涉及半导体领域，尤其涉及一种半导体器件以及制造半导体器件的方法。

背景技术：

半导体器件(也可称为半导体元件、部件、装置，等等)可包括基板(也可以称为衬底等)、漂移层和电极层。例如，主要用在所述基板和所述漂移层中的材料可包括碳化硅(sic)。此外，某些区域可以被埋入所述漂移层内。

图1是示出了现有技术中的半导体器件的一个实例的示意图。如图1所示，半导体器件100可包括具有第一导电类型(如n类，或者也可称为n掺杂)的碳化硅漂移层101、具有第一导电类型的碳化硅基板102以及配置在所述碳化硅漂移层101上的电极层103。

如图1所示，在所述碳化硅漂移层101与所述电极层103之间在第一方向上(如图1中的x方向)形成有接触面1011。半导体器件100还可包括具有第二导电类型(如p类，或者也可称为p掺杂)的上区域(或者也可称为表面区域)104，所述上区域104配置在所述碳化硅漂移层101内并且与该接触面1011接触(或连接)。

如图1所示，半导体器件100还可以包括具有第二导电类型的下区域(或者也可称为埋入区域)105，所述下区域105配置在所述碳化硅漂移层101内并且在第二方向(如图1中的y方向)上位于该上区域104之下，所述第二方向基本上与所述第一方向正交。

如图1所示，半导体器件100还可以包括具有第一导电类型的相邻区域106，所述相邻区域106配置在该碳化硅漂移层101内并且临近于该上区域104。

本节的内容引入了多个方面，这些方面是为了对本发明实施例更好的理解。因此，应在此方面阅读本节的陈述，且不应理解为是对哪些是现有技术或哪些不是现有技术的认可。

技术实现要素：

然而，发明人发现，在施加后向偏压(backwardbiasingvoltage)时，与所述上区域104相比难以在所述下区域105的周围形成消耗层。因此，所述上区域104的电场仍然高，并且所述半导体器件的耐压表现(breakdownbehavior)和长期可靠性需要得到进一步的提升。

为了至少解决上述这些问题中的一部分，本发明实施例提供方法、装置和器件。结合附图阅读下面对具体实施例的描述就会理解本发明实施例的特征和优点，这些具体实施例通过实例描述了本发明实施例的原理。

总体上来讲，本发明实施例提供了一种半导体器件以及制造半导体器件的方法。

根据本发明实施例的第一方面，提供一种半导体器件。该半导体器件包括漂移层，该漂移层具有第一导电类型；电极层，该电极层配置在该漂移层上；其中，在该漂移层与该电极层之间在第一方向形成接触面；第一区域，该第一区域具有第二导电类型；该第一区域配置在该漂移层内并且与该接触面接触；第二区域，该第二区域具有该第一导电类型；其中，该第二区域配置在该漂移层内并且在第二方向与该第一区域连接，该第二方向与该第一方向正交；并且该第二区域中的该第一导电类型的掺杂浓度低于该漂移层内的该第一导电类型的掺杂浓度；以及第三区域，该第三区域具有该第二导电类型；其中，该第三区域配置在该漂移层内并且在该第二方向与该第二区域连接。

在一个实施例中，该半导体器件还包括第四区域，该第四区域具有该第一导电类型；其中，该第四区域配置在该漂移层内并且临近于该第一区域；并且该第四区域中的该第一导电类型的掺杂浓度高于该漂移层内的该第一导电类型的掺杂浓度。

在一个实施例中，该半导体器件还包括：基板，该基板具有该第一导电类型；其中，该漂移层配置在该基板上；并且该漂移层内的该第一导电类型的掺杂浓度低于该基板内的该第一导电类型的掺杂浓度。

在一个实施例中，该第一导电类型是n掺杂，且该第二导电类型是p掺杂。

在一个实施例中，多个第一区域配置在该漂移层内并且沿着该接触面布置。

在一个实施例中，对应于该第一区域，多个第二区域和/或第三区域配置在该漂移层内。

在一个实施例中，多个第二区域和/或第三区域的宽度随着在该第二方向上的与该接触面的距离的增加而减小。

在一个实施例中，在多个第二区域中的该第一导电类型的掺杂浓度和/或多个第三区域中的该第二导电类型的掺杂浓度随着在该第二方向上的与该接触面的距离的增加而降低。

在一个实施例中，所述第二区域和所述第三区域在该第二方向交替地被配置。

在一个实施例中，该第四区域的朝向该漂移层的表面被配置为扩大在该第四区域与该漂移层之间形成的接触面。

在一个实施例中，该第四区域的截面包括以下形状中的其中一种：三角形、梯形和弧形。

根据本发明实施例的第二方面，提供一种制造半导体器件的方法。该方法包括：设置漂移层，该漂移层具有第一导电类型；设置电极层，该电极层配置在该漂移层上；其中，在该漂移层与该电极层之间在第一方向形成有接触面；设置第一区域，该第一区域具有第二导电类型；该第一区域配置在该漂移层内并且与该接触面接触；设置第二区域，该第二区域具有该第一导电类型；其中，该第二区域配置在该漂移层内并且在第二方向与该第一区域连接，该第二方向与该第一方向正交；并且该第二区域中的该第一导电类型的掺杂浓度低于该漂移层内的该第一导电类型的掺杂浓度；以及设置第三区域，该第三区域具有该第二导电类型；其中，该第三区域配置在该漂移层内并且在该第二方向与该第二区域连接。

在一个实施例中，该方法还包括：设置第四区域，该第四区域具有该第一导电类型；其中，该第四区域配置在该漂移层内并且临近于该第一区域；并且该第四区域中的该第一导电类型的掺杂浓度高于该漂移层内的该第一导电类型的掺杂浓度。

在一个实施例中，该方法还包括：设置基板，该基板具有该第一导电类型；其中，该漂移层配置在该基板上；并且该漂移层内的该第一导电类型的掺杂浓度低于该基板内的该第一导电类型的掺杂浓度。

根据本发明的各种实施例，具有该第一导电类型的中间区域(第二区域)配置在该上区域(该第一区域)与该下区域(该第三区域)之间，且该第二区域内的第一导电类型的掺杂浓度低于该漂移层内的第一导电类型的掺杂浓度。

因此，在施加后向偏压时，消耗层可以被延伸并且该消耗层可以与该下区域连接。可以降低该上区域的电场，并且该半导体器件的耐压表现和长期可靠性可以得到进一步的提升。

附图说明

参照下面结合附图通过实例进行的具体描述就会充分理解本发明的各种实施例的前述和其它方面、特征和优点，在这些附图中，相同的附图标记或字母用于指明相同或等同的元素。示出这些附图用于便于更好地理解本发明的实施例，且这些附图并不一定按比例绘制。在这些图中：

图1是示出了现有技术中的半导体器件的一个实例的示意图；

图2是示出了形成消耗层的一个实例的示意图；

图3是示出了根据本发明的实施例的半导体器件300的截面的示意图；

图4是示出了根据本发明的实施例的半导体器件400的截面的示意图；

图5是示出了根据本发明的实施例的形成消耗层的一个实例的示意图；

图6是示出了根据本发明的实施例的半导体器件600的截面的示意图；

图7是示出了根据本发明的实施例的半导体器件700的截面的示意图；

图8是示出了根据本发明的实施例的半导体器件800的截面的示意图；

图9是示出了根据本发明的实施例的半导体器件900的截面的示意图；

图10是示出了根据本发明的实施例的制造半导体器件的方法1000的示意图。

具体实施方式

以下将参考几个实例对本发明进行说明。应当理解对这些实施例的描述仅是为了使本领域中的技术人员能够更好地理解并实施本发明实施例，而并不是对本发明的范围进行限制。

应当理解当一个元件“连接到”或“偶合到”或“接触到”另一个元件时，它可以直接与另一个元件连接或偶合或接触，而且可以有中间元件的出现。相反，当一个元件“直接连接到”或“直接偶合到”或“直接接触到”另一个元件时，不会有中间元件的出现。用于对元件之间的关系进行描述的其它词语(如“在…之间”与“直接在…之间”，以及“临近”与“直接临近”，等等)也应使用类似的方式进行解释。

本文中所使用的术语“第一”和“第二”是指不同的要素。单数形式“一个”旨在也包括复数形式，除非另有明确的说明。本文中所使用的术语“包括”、“具有”和/或“包含”说明所陈述的特征、要素和/或成分的存在，但并不排除一个或多个其它特征、要素和/或成分和/或它们的组合的存在或增加。

本文中所使用的术语“基于”应理解为“至少部分地基于”。术语“覆盖”应理解为“至少部分地覆盖”。术语“一个实施例”和“实施例”应理解为“至少一个实施例”。术语“另一个实施例”应理解为“至少另一个实施例”。其它限定，无论是显式的还是隐含的，均包括在以下的说明中。

在本发明中，除非另有限定，本文中所采用的所有术语(包括技术术语和科学术语)的含义均与示例性实施例所属领域中的技术人员所通常理解的含义相同。还应理解应将术语(如在常用词典中所限定的术语)解释为具有与它们在相关领域的背景下的含义一致的含义，而不应在理想化或过度正式的意义上进行解释，除非此处另有明确限定。

图2是示出了形成消耗层的一个实例的示意图。如图2所示，在施加后向偏压时，与该上区域104相比，难以在下区域105的周围形成消耗层201。因此，该上区域104的电场仍然会比较高，并且该半导体器件的耐压表现和长期可靠性需要得到进一步的提升。

实施例的第一方面

本发明实施例提供一种半导体器件。

图3是示出了根据本发明实施例的半导体器件300的截面的示意图。如图3所示，该半导体器件300包括：漂移层301，该漂移层301具有第一导电类型(例如n类，或者也可称为n掺杂)；电极层302，该电极层302配置在该漂移层301上。

如图3所示，在该漂移层301与该电极层302之间在第一方向(例如x方向)上形成有接触面3011。半导体器件300还可以包括具有第二导电类型(利如p类，或者也可称为p掺杂)的第一区域(或者也可称为上区域或者表面区域)303，该第一区域303配置在该漂移层301内并且与该触面3011接触。

如图3所示，半导体器件300还可以包括具有该第一导电类型的第二区域(或者也可称为中间区域)304，该第二区域304配置在该漂移层301内并且在第二方向(例如y方向)上与该第一区域303接触，该第二方向基本上与该第一方向正交。

如图3所示，半导体器件300还可以包括具有该第二导电类型的第三区域(或者也可称为下区域或者埋入区域)305，该第三区域305配置在该漂移层301内并且在该第二方向上与该第二区域304接触。

在本实施例中，该第二区域304中的该第一导电类型的掺杂浓度低于该漂移层301内的该第一导电类型的掺杂浓度。例如，该漂移层301内的该第一导电类型的掺杂浓度用“n”表示，且该第二区域304中的该第一导电类型的掺杂浓度用“n-”表示。

应当理解硅或者另一种材料可主要用在该半导体器件中。例如，碳化硅可用在该漂移层301，且金属可用在该电极层302，但本发明实施例并不仅限于此。例如，还可以使用具有较大带隙的半导体材料。此外，碳化硅可以作为用于该半导体器件的材料的一个实例。

此外，该半导体器件可以是如下装置中的一种或它们的任意组合：肖特基二极管、p-n二极管、双极型晶体管、场效应晶体管、金属氧化物半导体晶体管或结栅场效应晶体管，但本发明实施例并不仅限于此。

在一个实施例中，该第一导电类型可以是n掺杂，且该第二导电率类型可以是p掺杂，但本发明实施例并不仅限于此。

在一个实施例中，可将多个第一区域配置在该漂移层内并且沿着该接触面布置。相应地，可以为每个第一区域配置一个或多个第二区域和/或一个或多个第三区域，但本发明并不仅限于此。

应当理解，作为实例，在图3中仅示出了一个第一区域303、一个第二区域304和一个第三区域305，但本发明并不仅限于此。例如，可以在该漂移层301内配置多个区域。此外，挨着该第一区域303还可以配置相邻区域。在下面的实施例中例示了一些实例。

在一个实施例中，该半导体器件还可包括第四区域，该第四区域具有该第一导电类型；其中，该第四区域配置在该碳化硅漂移层内并且临近于该第一区域；并且该第四区域中的该第一导电类型的掺杂浓度高于该碳化硅漂移层内的该第一导电类型的掺杂浓度。

图4是示出了根据本发明的实施例的半导体器件400的截面的示意图。如图4所示，该半导体器件400包括：碳化硅漂移层401，该碳化硅漂移层401具有该第一导电类型；电极层402，该电极层402配置在该碳化硅漂移层401上。在该碳化硅漂移层401与该电极层402之间在第一方向上(如x方向)形成有接触面4011。

如图4所示，该半导体器件400还可以包括多个第一区域403；例如，在图4中，沿着该接触面4011配置有三个第一区域。每个第一区域403具有该第二导电类型，且该第一区域403配置在该碳化硅漂移层401内并且与该接触面4011接触。

如图4所示，该半导体器件400还可以包括多个第二区域404；例如，在图4中，配置有三个第二区域。每个第二区域404具有该第一导电类型，且该第二区域404配置在该碳化硅漂移层401内并且在第二方向(如y方向)上与该第一区域403接触，该第二方向可基本上与该第一方向正交。

如图4所示，该半导体器件400还可以包括多个第三区域405；例如，在图4中，配置有三个第三区域。每个第三区域405具有该第二导电类型，且该第三区域405配置在该碳化硅漂移层401内并且在该第二方向上与该第二区域404接触。

如图4所示，该半导体器件400还可以包括多个第四区域(或者可称为相邻区域)406。每个第四区域406具有该第一导电类型，且该第四区域406配置在该碳化硅漂移层401内并且临近于该第一区域403。

如图4所示，该半导体器件400还可以包括碳化硅基板407，该碳化硅基板407具有该第一导电类型；该碳化硅漂移层401配置在该碳化硅基板407上。

在本实施例中，该第四区域406中的第一导电类型的掺杂浓度高于该碳化硅漂移层401内的第一导电类型的掺杂浓度。该第二区域404内的第一导电类型的掺杂浓度低于该碳化硅漂移层401内的第一导电类型的掺杂浓度。该碳化硅漂移层401内的第一导电类型的掺杂浓度低于该碳化硅基板407内的第一导电类型的掺杂浓度。

例如，该碳化硅漂移层401内的第一导电类型的掺杂浓度用“n”表示。该第四区域406中的第一导电类型的掺杂浓度用“n+”表示。该第二区域404中的第一导电类型的掺杂浓度用“n-”表示。该碳化硅基板407中的第一导电类型的掺杂浓度用“n++”表示。

图5是示出了根据本发明实施例的形成消耗层的一个实例的示意图。如图5所示，在施加后向偏压时，形成有消耗层501；并且，因为该第二区域404内的第一导电类型的掺杂浓度低于该碳化硅漂移层401内的第一导电类型的掺杂浓度，该消耗层501被延伸到该第二区域404。

此外，在施加后向偏压时，该消耗层501可以被延伸并且与该第三区域405连接。这样，可以降低该第一区域403的电场，并且该半导体器件400的耐压表现和长期可靠性可得到进一步的提升。

在一个实施例中，对应于每个第一区域，多个第二区域和/或第三区域可配置在该碳化硅漂移层内。

图6是示出了根据本发明实施例的半导体器件600的截面的示意图。如图6所示，该半导体器件600包括：碳化硅漂移层601，该碳化硅漂移层601具有该第一导电类型；电极层602，该电极层602配置在该碳化硅漂移层601上。在该碳化硅漂移层601与该电极层602之间在第一方向上(例如x方向)形成有接触面6011。

如图6所示，该半导体器件600还可以包括多个第一区域603；例如，在图6中，沿着该接触面6011配置有三个第一区域。每个第一区域603具有第二导电类型，且该第一区域603配置在该碳化硅漂移层601内并且与该接触面6011接触。

如图6所示，该半导体器件600还可以包括多个第二区域604；例如，在图6中，配置有九个第二区域。可以为每个第一区域603配置多个第二区域604；例如，一个第一区域对应于三个第二区域。

该第二区域604具有该第一导电类型，且该第二区域604配置在该碳化硅漂移层601内并且在第二方向(例如y方向)上与该第一区域603接触，该第二方向基本上与该第一方向正交。

如图6所示，该半导体器件600还可以包括多个第三区域605；例如，在图6中，配置有九个第三区域。可以为每个第一区域603配置多个第三区域605；例如，一个第一区域对应于三个第三区域。

该第三区域605具有该第二导电类型，且该第三区域605配置在该碳化硅漂移层601内并且在第二方向上与该第二区域604接触。

如图6所示，该半导体器件600还可以包括多个第四区域606。该第四区域606具有该第一导电类型，且该第四区域606配置在该碳化硅漂移层601内并且临近于该第一区域603。

如图6所示，该半导体器件600还可以包括碳化硅基板607，该碳化硅基板607具有该第一导电类型；该碳化硅漂移层601配置在该碳化硅基板607上。

如图6所示，随着在该第二方向(如y方向)上的与该接触面6011的距离的增加，多个第三区域605的宽度可以逐渐(或阶梯式地)减小。

即，距该接触面6011的距离越远，第三区域605的宽度越小，距该接触面6011的距离越近，第三区域605的宽度越大。

例如，如图6所示，这些第三区域605与该接触面6011之间的距离为d1、d2、d3……，且d1<d2<d3<…；在x方向上的这些第三区域605的宽度为w1、w2、w3……，则w1>w2>w3>……

如图6所示，随着在该第二方向(如y方向)上的与该接触面6011的距离的增加，多个该第二区域604的宽度也可以逐渐(或阶梯式地)减小。

即，距该接触面6011的距离越远，第二区域604的宽度越小，距该接触面6011的距离越近，第二区域604的宽度越大。

这样，可进一步降低该第一区域603的电场，并且该半导体器件600的耐压表现和长期可靠性可得到进一步的提升。

图7是示出了根据本发明的实施例的半导体器件700的截面的示意图。如图7所示，该半导体器件700包括：碳化硅漂移层701，该碳化硅漂移层701具有该第一导电类型；电极层702，该电极层702配置在该碳化硅漂移层701上。在该碳化硅漂移层701与该电极层702之间在第一方向上(如x方向)形成有接触面7011。

如图7所示，该半导体器件700还可以包括多个第一区域703；例如，在图7中，沿着该接触面7011配置有三个第一区域。每个第一区域703具有第二导电类型，且该第一区域703配置在该碳化硅漂移层701内并且与该接触面7011接触。

如图7所示，该半导体器件700还可以包括多个第二区域704；例如，在图7中，配置有九个第二区域。可以为每个第一区域703配置多个第二区域704；例如，一个第一区域对应于三个第二区域。

该第二区域704具有该第一导电类型，且该第二区域704配置在该碳化硅漂移层701内并且在第二方向(如y方向)上与该第一区域703接触，该第二方向基本上与该第一方向正交。

如图7所示，该半导体器件700还可以包括多个第三区域705；例如，在图7中，配置有九个第三区域。可以为每个第一区域703配置多个第三区域705；例如，一个第一区域对应于三个第三区域。

该第三区域705具有该第二导电类型，且该第三区域705配置在该碳化硅漂移层701内并且在第二方向上与该第二区域704接触。

如图7所示，该半导体器件700还可以包括多个第四区域706。该第四区域706具有该第一导电类型，且该第四区域706配置在该碳化硅漂移层701内并且临近于该第一区域703。

如图7所示，该半导体器件700还可以包括碳化硅基板707，该碳化硅基板707具有该第一导电类型；该碳化硅漂移层701配置在该碳化硅基板707上。

如图7所示，随着在该第二方向(如y方向)上的与该接触面7011的距离的增加，这些第三区域705中第二导电类型的浓度可以逐渐(或阶梯式地)降低。

即，距该接触面7011的距离越远，第三区域705中第二导电类型的浓度越低；距该接触面7011的距离越近，第三区域705中第二导电类型的浓度越高。

例如，如图7所示，这些第三区域705与该接触面7011之间的距离为d1、d2、d3……，且d1<d2<d3<…；这些第三区域705中第二导电率类型的浓度为c1、c2、c3……，则c1>c2>c3>……

此外，随着在该第二方向(如y方向)上的与该接触面7011的距离的增加，这些第二区域704中第一导电类型的浓度也可以逐渐(或阶梯式地)降低。

即，距该接触面7011的距离越远，第二区域704中该第一导电类型的浓度越低；距该接触面7011的距离越近，第二区域704中该第一导电类型的浓度越高。

这样，可以进一步降低该第一区域703的电场，并且该半导体器件700的耐压表现和长期可靠性可得到进一步的提升。

如图6和图7所示，该第二区域和第三区域在该第二方向上可以交替配置。例如，在y方向上，可以依次配置第二区域，然后是第三区域，之后是第二区域，再后是第三区域，……；不过，本发明实施例并不仅限于此。例如，对于某一个第一区域，两个第二区域和/或两个第三区域可以直接相连。

应当理解图6和图7仅作为实例，但本发明并不仅限于此。例如，可以独立地配置这些第二区域和这些第三区域。例如，在这些第三区域中的第二导电类型的掺杂浓度可以呈阶梯式降低，而在这些第二区域中的第一导电类型的掺杂浓度可以相同。

此外，可以将图6中的半导体器件600的结构与图7中的半导体器件700的结构结合起来，但本发明实施例并不仅限于此。

在一个实施例中，该第四区域的朝向该碳化硅漂移层的表面可以被配置为扩大在该第四区域与该碳化硅漂移层之间形成的接触面。

例如，该第四区域的截面可以包括以下形状中的其中一种：三角形、梯形(或阶梯形)和弧形，但本发明并不仅限于此。

图8是示出了根据本发明的实施例的半导体器件800的截面的示意图。如图8所示，该第四区域806的截面可以呈三角形。

图9是示出了根据本发明的实施例的半导体器件900的截面的示意图。如图9所示，该第四区域906的截面可以呈梯形。

为了简单起见，省略了图8和图9中的一些附图标记。

这样，可以进一步降低该第一区域的电场，并且该半导体器件700的耐压表现和长期可靠性可得到进一步的提升。

应当理解图8和图9仅作为实例，但本发明并不仅限于此。例如，图3至图7中的半导体器件的结构可以与图8至图9中的半导体器件的结构结合起来。

应当理解对上述实例或实施例进行描述是为了例示而不是用于限制。本领域中的技术人员会理解还有多种实施例或实例，而并不脱离本发明的范围。

从上述实施例中可以看出，具有第一导电类型的中间区域(第二区域)配置在上区域(第一区域)与下区域(第三区域)之间，且该第二区域内的该第一导电类型的掺杂浓度低于该漂移层内的该第一导电类型的掺杂浓度。

因此，在施加后向偏压时，消耗层可以被延伸并且该消耗层可以与该下区域连接。可以降低该上区域的电场，并且该半导体器件的耐压表现和长期可靠性可以得到进一步的提升。

实施例的第二方面

本发明实施例提供制造半导体器件的方法。在实施例的第一方面例示了半导体器件，且与实施例的第一方面相同的内容不再进一步地描述。

图10是示出了根据本发明的实施例的制造半导体器件的方法的示意图。如图10所示，该方法1000包括：

步骤1001：设置漂移层，该漂移层具有第一导电类型；

步骤1002：设置电极层，该电极层配置在该漂移层上；其中，在该漂移层与该电极层之间在第一方向形成有接触面；

步骤1003：设置第一区域，该第一区域具有第二导电类型；该第一区域配置在该漂移层内并且与该接触面接触；

步骤1004：设置第二区域，该第二区域具有第一导电类型；其中，该第二区域配置在该漂移层内并且在第二方向与该第一区域连接，该第二方向与该第一方向正交；并且该第二区域中的第一导电类型的掺杂浓度低于该漂移层内的第一导电类型的掺杂浓度；以及

步骤1005：设置第三区域，该第三区域具有第二导电类型；其中，该第三区域配置在该漂移层内并且在该第二方向与该第二区域连接。

在本发明实施例中，该第二区域中的第一导电类型的掺杂浓度低于该漂移层内的第一导电类型的掺杂浓度。

如图10所示，该方法1000还可包括：

步骤1006：设置第四区域，该第四区域具有第一导电类型；其中，该第四区域配置在该漂移层内并且临近于该第一区域；并且该第四区域中的第一导电类型的掺杂浓度高于该漂移层内的第一导电类型的掺杂浓度。

如图10所示，该方法1000还可包括：

步骤1007：设置基板，该基板具有第一导电类型；其中，该漂移层配置在该基板上；并且该漂移层内的第一导电类型的掺杂浓度低于该基板内的第一导电类型的掺杂浓度。

应当理解图10仅是本发明的一个实例，但本发明并不仅限于此。例如，这些步骤的执行顺序可以调整，或者其中的某些步骤可以省略。此外还可以增加在图10中并未示出的步骤。

在一个实施例中，对应于每个第一区域，多个第二区域和/或第三区域可以配置在该漂移层内。

在一个实施例中，多个第二区域和/或多个第三区域的宽度随着在第二方向上的与该接触面6011的距离的增加而逐渐减小。

在一个实施例中，多个第二区域中的第一导电类型的掺杂浓度和/或多个第三区域中的第二导电类型的掺杂浓度随着在第二方向上的与该接触面的距离的增加而逐渐降低。

在一个实施例中，该第四区域的截面可以包括以下形状中的一种：三角形、梯形和弧形。

从上述实施例中可以看出，具有第一导电类型的中间区域(第二区域)配置在上区域(第一区域)与下区域(第三区域)之间，且该第二区域内的第一导电类型的掺杂浓度低于该漂移层内的第一导电类型的掺杂浓度。

因此，在施加后向偏压时，消耗层可以被延伸并且该消耗层可以与该下区域连接。可以降低该上区域的电场，并且该半导体器件的耐压表现和长期可靠性可得到进一步的提升。

此外，尽管本领域中的技术人员可能做出很大的努力并且在可用的时间、目前的技术和经济方面的考虑的驱使下有多种设计方面的选择，但他们在本文中所公开的理念和原理的指导下能够容易地通过极少的实验生成这些软件指令和程序以及集成电路(ic)。

总之，本发明的各种实施例可在软件或专用电路、硬件、逻辑或它们的任意组合中实施。一些方面可以在硬件中实施，而另一些方面可在可由控制器、微处理器或其它计算设备执行的固件或软件中实施。

虽然通过框图、流程图或使用其它形象化表示方式对本发明的实施例进行了图示和描述，但应理解本文中所描述的块、装置、系统或方法可在硬件、软件、固件、专用电路或逻辑、通用硬件或控制器或其它计算设备或它们的组合中实施，而并不限于这些示例。

此外，虽然以具体顺序对这些操作进行了描述，但这并不应理解为要求以所示出的具体顺序或者先后顺序来执行这些操作或者执行示出的这些所有的操作来达到所希望的结果。在某些情况下，多任务处理和平行处理是有益的。

同样，虽然以上的描述中包含了几种具体实施方式的细节，但不应将这些细节解释为是对本发明的范围的限制，而应解释为是具体实施例的特定特征的描述。在独立的实施例的上下文中所描述的某些特征也可以在单独的实施例中组合起来实施。相反，在单独的实施例的上下文中所描述的各种特征也可在多个实施例中以单独或适当的组合方式实施。

虽然用结构性特征和/或方法论行为特有的语言对本发明进行了描述，但应理解在权利要求书中所限定的本发明不必仅限于上述特定特征或行为。相反，公开以上所描述的这些特定特征和行为作为实施这些权利要求的示例形式。