功率器件及其制备方法与流程

本发明涉及半导体芯片技术领域，尤其涉及一种功率器件及其制造方法。

背景技术：

功率器件的最重要性能就是阻断高压，功率器件经过设计可以在pn结，金属-半导体接触，mos界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在功率器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内大，在电压升高的过程中管芯边缘会早于管芯内出现雪崩击穿，为了最大化功率功率器件的性能，需要在功率器件边缘设计分压结构，减少有源区(元胞区)边缘pn结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使功率器件的边缘和内同时发生击穿。

为了提高功率器件的耐压性能，引出了功率器件的结终端扩展技术(jte)，结终端扩展技术是一种控制高压功率器件的表面电场的技术，其将终端区分为多区，靠近主结的结终端区保持较高的浓度，以减弱主结电场，最外区保持较低的浓度，从而降低自身的电场强度，目前最常用的是采用一个和主结相连的轻掺杂区域用以在反偏时全部耗尽来承担电压，然轻掺杂区域上方的栅极结构需承担较强的电场，容易造成功率器件击穿。

技术实现要素：

为了克服现有技术的不足，本发明的目的在于提供一种耐击穿且可靠性高的功率器件及其制备方法。

为解决上述技术问题，本发明采用下述技术方案：一种功率器件，其包括有源区和位于所述有源区外侧的终端区，所述功率器件包括：

第一导电类型的衬底；

形成在所述衬底的上表面的第一导电类型的外延层；

位于所述终端区自所述外延层的上表面向下延伸至所述外延层内的第二导电类型的结终端扩展结；

位于所述终端区形成在所述外延层的上表面的结终端厚氧层；

位于所述终端区形成在所述外延层的上表面且与所述结终端厚氧层相连的阶梯型的氧化硅层，所述氧化硅层包括第一上表面、与第一上表面平行且低于所述第一上表面的第二上表面、连接所述第一上表面及所述第二上表面的第一侧面、与所述第一侧面平行相对且与所述第二上表面连接的第二侧面，所述第一侧面与所述第二侧面位于所述第二上表面的上下两侧，所述第一侧面与结终端扩展结的靠近所述有源区的侧面位于同一平面，所述第一上表面与所述结终端厚氧层的上表面位于同一平面；

位于所述第一上表面、第二上表面和所述结终端厚氧层的上表面的栅极走线；

在所述栅极走线和所述氧化硅层的外侧间隔设置的第一介质层；

间隔设置的第一介质层之间的栅极金属层。

根据本发明的设计构思，本发明所述功率器件还包括位于所述有源区自所述外延层的上表面间隔设置的栅极氧化层，形成在所述栅极氧化层的上表面的多晶硅栅极，形成在所述多晶硅栅极外侧的第二介质层。

根据本发明的设计构思，本发明所述功率器件还包括位于所述有源区自所述外延层的上表面延伸至所述外延层内的第二导电类型的体区、形成在所述体区的上表面延伸至所述体区的内的第二导电类型的源区。

根据本发明的设计构思，本发明所述功率器件还包括位于所述有源区与终端区交界处自所述外延层的上表面延伸至所述外延层内的与所述结终端扩展结相连的第二导电类型的主结。

根据本发明的设计构思，本发明所述功率器件还包括形成在所述第二介质层外侧的源极金属层，形成在所述衬底的下表面的漏极金属层。

根据本发明的设计构思，本发明所述氧化硅层的厚度大于栅极氧化层的厚度。

本发明还提供一种功率器件的制造方法，包括如下步骤：

s1：提供第一导电类型的衬底；

s2：在所述衬底的上表面生长第一导电类型的外延层；

s3：在所述外延层的上表面铺设一层掩膜层，刻蚀所述掩膜层形成与结终端扩展结对应的阻挡层，在所述掩膜层的阻挡下注入离子，对所述注入离子做高温热驱入形成结终端扩展结；

s4:在终端区对应的外延层的上表面形成结终端厚氧层；

s5：使用正硅酸乙酯作为气源，采用低压化学气相沉积法，在所述外延层和所述结终端厚氧层的上表面淀积一层初始氧化硅层，所述初始氧化硅层的厚度大于栅极氧化层的厚度，对所述初始氧化硅层进行刻蚀形成与所述结终端厚氧层相连的阶梯型的氧化硅层，所述氧化硅层的第一侧面与结终端扩展结的靠近所述有源区的侧面位于同一平面，所述第一上表面与所述结终端厚氧层的上表面位于同一平面；

s6：在所述氧化硅层和所述结终端厚氧层的上表面形成栅极走线；

s7：在所述栅极走线和所述氧化硅层外侧形成间隔设置的第一介质层；

s8：在间隔的第一介质层之间形成栅极金属层。

根据本发明的设计构思，本发明所述步骤s6中还包括在所述有源区对应的外延层的上表面形成间隔设置的栅极氧化层，在所述栅极氧化层的上表面形成多晶硅栅极。

根据本发明的设计构思，本发明所述步骤s6中还包括在所述有源区对应的外延层内形成体区，在所述体区内形成源区，在所述有源区和所述终端区交界处对应的外延层内形成与所述结终端扩展结相连的主结。

根据本发明的设计构思，本发明所述步骤s7还包括在所述多晶硅栅极外侧形成第二介质层，步骤s8还包括在所述第二介质层外侧形成源极金属层，在所述衬底的下表面形成漏极金属层。

为了提高功率器件的耐压性能，本发明引入了功率器件的结终端扩展技术，采用一个和主结相连的轻掺杂区域，用以在反偏时全部耗尽来承担电压。本发明采用正硅酸乙酯气源，使用低压化学气象沉积法制成的氧化硅层(lpteos)作为结终端扩展结上方的栅极氧化层，不仅增加了氧化层的厚度，而且生长出的氧化硅层相较于传统的栅极氧化层更加致密均匀，在栅极施加电压时，栅极走线下方的介质不会发生提前击穿，大大增加了功率器件的耐压性，从而提高了功率器件的稳定性和可靠性。所述氧化硅层设置为梯型，栅极走线一部分位于所述氧化硅层的第一上表面、第二上表面，一部分位于所述结终端厚氧层的上表面，当按照传统工艺对功率器件的体区注入和驱入时，栅极走线和多晶硅栅极的边界为体区注入的边界，此时，结终端扩展结内体区的注入宽度不会过大，不会影响到结终端扩展结中交叠区域的杂质浓度，从而保证了功率器件的耐压性以及长期工作下的可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的功率器件的剖面结构示意图；

图2是本发明一实施例提供的功率器件的的制造方法的流程示意图；

图3至图21是本发明一实施例提供的功率器件的形成过程的剖面结构示意图。

附图标记说明：10、衬底；20、外延层；30、结终端扩展结；30a、掩膜层；31、结终端厚氧层；32、氧化硅层；32a、第一侧面；32b、第二侧面；32c、第一上表面；32d、第二上表面；33、栅极走线；34、第一介质层；35、栅极金属层；40、体区；41、源区；42、主结；43、栅极氧化层；44、多晶硅栅极；45、第二介质层；46、源极金属层；50、漏极金属层。

具体实施方式

为了使本发明的目的、技术方案和有益技术效果更加清晰明白，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

下面，结合附图以及具体实施方式，对本发明作进一步描述：

如图1所示，本发明提供一个功率器件，包括：

第一导电类型的衬底10；

形成在所述衬底10的上表面的第一导电类型的外延层20；

位于所述终端区自所述外延层20的上表面向下延伸至所述外延层20内的第二导电类型的结终端扩展结30；

位于所述终端区形成在所述外延层20的上表面的结终端厚氧层31；

位于所述终端区形成在所述外延层20的上表面且与所述结终端厚氧层31相连的阶梯型的氧化硅层32，所述氧化硅层包括第一上表面32c、与第一上表面32c平行且低于所述第一上表面32c的第二上表面32d、连接所述第一上表面32c及所述第二上表面32d的第一侧面32a、与所述第一侧面32a平行相对且与所述第二上表面32d连接的第二侧面32b，所述第一侧面32a与所述第二侧面32b位于所述第二上表面32d的上下两侧，所述第一侧面32a与结终端扩展结的靠近所述有源区41的侧面位于同一平面，所述第一上表面32c与所述结终端厚氧层31的上表面位于同一平面。

位于所述第一上表面32c、第二上表面32d和所述结终端厚氧层31的上表面的栅极走线33；

在所述栅极走线33和所述氧化硅层32的外侧间隔设置的第一介质层34；

间隔设置的第一介质层34之间的栅极金属层35。

优选地，所述功率器件还包括位于所述有源区41自所述外延层20的上表面间隔设置的栅极氧化层43，形成在所述栅极氧化层43的上表面的多晶硅栅极44，形成在所述多晶硅栅极44外侧的第二介质层45。

优选地，所述功率器件还包括位于所述有源区41自所述外延层20的上表面延伸至所述外延层20内的第二导电类型的体区40、形成在所述体区40的上表面延伸至所述体区40的内的第二导电类型的源区41。

优选地，所述功率器件还包括位于所述有源区41自所述外延层20的上表面延伸至所述外延层20内的与所述结终端扩展结30相连的第二导电类型的主结42。

优选地，所述功率器件还包括形成在所述第二介质层45外侧的源极金属层46，形成在所述衬底10的下表面的漏极金属层50。

优选地，所述氧化硅层32的厚度大于栅极氧化层43的厚度。

为了提高功率器件的耐压性能，本发明引入了功率器件的结终端扩展技术，采用一个和主结42相连的轻掺杂区域，用以在反偏时全部耗尽来承担电压。本发明采用氧化硅层32(lpteos)作为结终端扩展结30上方的栅极氧化层43，不仅增加了氧化层的厚度，而且生长出的氧化硅层32相较于传统的栅极氧化层43更加致密均匀，在栅极施加电压时，栅极走线33下方的介质层不会发生提前击穿，大大增加了功率器件的耐压性，从而提高了功率器件的稳定性和可靠性。所述氧化硅层32设置为阶梯型，栅极走线33一部分位于所述氧化硅层32的第一上表面32c、第二上表面32d，一部分位于所述结终端厚氧层31的上表面，当按照传统工艺对功率器件的体区40注入和驱入时，栅极走线33和多晶硅栅极44的边界为体区40注入的边界，此时，结终端扩展结30内体区40的注入宽度不会过大，不会影响到结终端扩展结30中交叠区域的杂质浓度，从而保证了功率器件的耐压性以及长期工作下的可靠性。

请参阅图2，一种功率器件的制造方法，其包括如下步骤：

s1：提供第一导电类型的衬底10；

s2：在所述衬底10的上表面生长第一导电类型的外延层20；

s3：在所述外延层20的上表面铺设一层掩膜层30a，刻蚀所述掩膜层30a形成与结终端扩展结30对应的阻挡层，在所述掩膜层30a的阻挡下注入离子，对所述注入离子做高温热驱入形成结终端扩展结30；

s4:在终端区对应的外延层20的上表面形成结终端厚氧层31；

s5：使用正硅酸乙酯作为气源，采用低压化学气相沉积法，在所述外延层20和所述结终端厚氧层31的上表面淀积一层初始氧化硅层32，所述初始氧化硅层32的厚度大于栅极氧化层43的厚度，对所述初始氧化硅层32进行刻蚀形成与所述结终端厚氧层31相连的阶梯型的氧化硅层32，所述氧化硅层32的第一侧面32a与结终端扩展结30的靠近所述有源区的侧面位于同一平面，所述第一上表面32d与所述结终端厚氧层31的上表面位于同一平面；

s6：在所述氧化硅层32和所述结终端厚氧层31的上表面形成栅极走线33；

s7：在所述栅极走线33和所述氧化硅层32外侧形成间隔设置的第一介质层34。

s8：在间隔的第一介质层34之间形成栅极金属层35。

下面参照附图3-21，对所述功率器件的制造方法加以详细阐述。

为方便后面的描述，特在此说明：所述第一导电类型为n型，所述第二导电类型为p型，在接下来的实施例中均以所述第一导电类型为n型及所述第二导电类型为p型为例进行描述，但并不对此进行限定。

请参照图3，执行步骤s1：提供第一导电类型的衬底10。所述衬底10作为所述功率器件的载体，主要起到支撑的作用。

具体地，所述衬底10为第一导电类型，在本实施例中，所述第一导电类型为n型，因此所述衬底10为n型外延层20，优选地，所述n型衬底10为重掺杂衬底10。

请参照图4，执行步骤s2：在所述衬底10的上表面生长第一导电类型的外延层20。

具体地，所述外延层20为第一导电类型，在本实施例中，所述第一导电类型为n型，因此所述外延层20为n型外延层20，优选地，所述n型外延层20为轻掺杂n型外延层20。

请参照图4-9，执行步骤s3：在所述外延层20的上表面形成一层掩膜，刻蚀所述掩膜形成所述结终端扩展结30对应的阻挡层，注入离子形成环区注入区，对所述环区注入区高温驱热形成结终端扩展结30。

具体地，采用化学气相沉积法在所述外延层20的上表面淀积一层掩膜层30a，详细地，所述掩膜的材料可以为氮化硅或者氧化硅层，在所述掩膜层30a的上表面覆盖一层光刻胶层，之后采用具有结终端扩展结30注入图形的掩膜版作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述注入图形一致的窗口，以所述光刻胶作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述掩膜层30a进行刻蚀以在所述掩膜层30a上形成与所述注入图形一致的窗口，去除所述光刻胶层。

进一步地，在掩膜层30a的阻挡下，从所述掩膜层30a的窗口对外延层20进行离子注入，优选地，所注入的离子为b，注入能量为50kev-80kev，注入剂量为4e12-6e12。

进一步地，在掩膜层30a的阻挡下，对环区进行高温驱入。优选地，驱入温度为1100-1200℃，驱入时间为300-600min，高温驱入后，所注入的离子会向外延层20内部扩散，形成结终端扩展结30，去除掩膜层30a。

请参照图10-11，执行步骤s4：在终端区对应的外延层20的上表面形成结终端厚氧层31；

具体地，在所述外延层20的上表面通过高温氧化工艺形成初始氧化层，优选地，所述初始氧化层的厚度为1-2μm，所述高温氧化过程中氧化温度必须低于所述步骤s3中所述驱入温度，优选地，所述氧化温度为950-1050℃，温度过高会对结终端扩展结30造成影响。

进一步地，在所述初始氧化层的上表面覆盖一层光刻胶层，之后采用具有结终端厚氧层31图形的掩膜板作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述结终端厚氧层31图形一致的窗口，以所述光刻胶作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述初始氧化层进行刻蚀形成结终端厚氧层31，去除所述光刻胶层。优选地，有源区41的光刻胶距离所述结终端扩展结30的边界3-5μm。

请参照图12-13，执行步骤s5：使用正硅酸乙酯作为气源，采用低压化学气相沉积法，在所述外延层20和所述结终端厚氧层31的上表面淀积一层初始氧化硅层32，所述初始氧化硅层32的厚度大于栅极氧化层43的厚度，对所述初始氧化硅层32进行刻蚀形成与所述结终端厚氧层31相连的阶梯型的氧化硅层32，所述氧化硅层32的第一侧面32a与结终端扩展结30的靠近所述有源区的侧面位于同一平面，所述第一上表面32d与所述结终端厚氧层31的上表面位于同一平面。

具体地，采用低压化学气相沉积法，以正硅酸乙酯作为气源，在所述外延层20和所述结终端厚氧层31的上表面淀积一层初始氧化硅层32，所述初始氧化硅层32厚度大于所述栅极氧化层43厚度，优选地，所述初始氧化硅层32厚度为1000-2000a。

进一步地，在所述初始氧化硅层32的上表面覆盖一层光刻胶层，采用具有氧化硅层32图形的掩膜板作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述氧化硅层32图形一致的窗口，以所述光刻胶作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述初始氧化硅层32层进行刻蚀形成氧化硅层32，去除所述光刻胶层。

请参照图14-18，执行步骤s6：在所述氧化硅层32和所述结终端厚氧层31的上表面形成栅极走线33。

具体地，采用高温氧化工艺，在位于有源区41的外延层20的上表面上形成一层初始栅极氧化层43，采用化学气相沉积工艺在所述初始氧化层、所述氧化硅层32和所述结终端厚氧层31的上表面淀积一层多晶硅层，在所述多晶硅层的上表面覆盖一层光刻胶层，采用具有多晶硅栅极44和栅极走线33图形的掩膜板作为掩膜对所述光刻胶层进行曝光，再进行显影，在所述光刻胶层上形成与所述多晶硅栅极44和栅极走线33图形一致的窗口，以所述光刻胶作为掩膜，采用刻蚀的方式从所述光刻胶层的窗口对所述多晶硅层进行刻蚀，在所述栅极氧化层43的上表面形成多晶硅栅极44，在所述氧化硅层32层和所述结终端厚氧层31的上表面形成栅极走线33。

进一步地，所述步骤s6还包括在所述有源区41对应的外延层20内形成体区40，在所述体区40的内形成源区41，在所述有源区41和所述终端区交界处对应的外延层20内形成与所述结终端扩展结30相连的主结42。

详细地，以所述多个多晶硅栅极44作为掩膜对外延层20进行离子注入，以多晶硅栅极44和栅极走线33作为掩膜对外延层20进行离子注入，优选地，注入离子为b，注入能量为80-120kev，注入剂量为3e13-8e13。进一步地，对注入离子进行高温驱入分别形成体区40和主结42，优选地，驱入温度为1100-1150℃，驱入时间为80-200min。驱入后，注入离子会向着外延层20内部扩散，注入在有源区41和终端区的离子经过高温驱入后形成的主结42会与结终端扩展结30相连，共同构成功率器件的结终端扩展结构。

请参照图19，执行步骤s7：在所述栅极走线33和所述氧化硅层32外侧形成间隔设置的第一介质层34。

详细地，在所述步骤s6中制成的功率器件的上表面淀积一层介质层，详细地，所述介质层可以使氧化硅层或者氮化硅。对所述介质层进行刻蚀在所述栅极走线33和所述氧化硅层32外侧形成间隔设置的第一介质层34和在多晶硅栅极44外侧的第二介质层45，同时，对所述初始栅极氧化层43进行刻蚀形成间隔设置的栅极氧化层43。

请参照图20-21，执行步骤s8：在间隔的第一介质层34之间形成栅极金属层35。

详细地，在步骤s4制得的功率器件的上表面淀积一层金属层，对所述金属层进行刻蚀，在间隔的第一介质层34之间形成栅极金属层35，在第二介质层45外侧形成源极金属层46。

进一步地，在所述功率器件的背面淀积一层金属形成源极金属层46。

本发明采用一个和主结42相连的轻掺杂区域，用以在反偏时全部耗尽来承担电压，提高整个功率器件的耐压性。同时采用氧化硅层32(lpteos)代替传统工艺中的薄氧化层作为结终端扩展结30上方的栅极氧化层43，不仅增加了氧化层的厚度，而且生长出的氧化硅层32相较于传统的栅极氧化层43更加致密均匀，在栅极施加电压时，栅极走线33下方的氧化硅层32不会发生提前击穿，大大增加了功率器件的耐压性，从而提高了功率器件的稳定性和可靠性。并且将氧化硅层32设置为梯型，栅极走线33一部分位于所述氧化硅层32的第一上表面32c、第二上表面32d，一部分位于所述结终端厚氧层31的上表面，当对功率器件的体区40进行注入和驱入时，栅极走线33和多晶硅栅极44的边界为体区40注入的边界，此时，结终端扩展结30内体区40的注入宽度不会过大，不会影响到结终端扩展结30中交叠区域的杂质浓度，从而保证了功率器件的耐压性以及长期工作下的可靠性，且制备过程简单，易于工业生产。

以上所述仅为本发明的一个实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。