一种发光二极管外延片及其制备方法与流程

本发明涉及半导体技术领域，特别涉及一种发光二极管外延片及其制备方法。

背景技术：

发光二极管(英文：lightemittingdiode，简称：led)是一种能发光的半导体电子元件。led具有效率高、寿命长、体积小、功耗低等优点，可以应用于室内外白光照明、屏幕显示、背光源等领域。在led产业的发展中，氮化镓(gan)基材料是v-iii族化合物半导体的典型代表，提高gan基led的光电性能已成为半导体照明产业的关键。

外延片是led制备过程中的初级成品。现有的gan基led外延片包括衬底、n型半导体层、有源层和p型半导体层，n型半导体层、有源层和p型半导体层依次层叠在衬底上。衬底用于为外延材料提供生长表面，n型半导体层用于提供进行复合发光的电子，p型半导体层用于提供进行复合发光的空穴，有源层用于进行电子和空穴的辐射复合发光。

有源层包括多个阱层和多个垒层，多个阱层和多个垒层交替层叠设置，垒层将注入有源层的电子和空穴限定在阱层中进行复合发光。通常阱层的材料采用高铟组分的氮化铟镓(ingan)，垒层的材料采用氮化镓(gan)。由于氮化镓的晶格常数为3.181，氮化铟的晶格常数为3.538，因此阱层和垒层之间存在较大的晶格失配，晶格失配产生的应力会影响电子和空穴在空间的复合效率，导致led的发光效率较低。

为了缓解阱层和垒层之间的晶格失配，一般会在有源层生长之前，先在n型半导体层上生长应力释放层，即应力释放层设置在n型半导体层和有源层之间。应力释放层包括交替层叠的多个第一子层和多个第二子层，第一子层的材料采用低铟组分的氮化铟镓(第一子层中铟组分的含量低于阱层中铟组分的含量)，第二子层的材料采用氮化镓(第二子层的材料与垒层的材料一样)。第一子层和第二子层之间晶格匹配较好，同时第一子层的材料采用氮化铟镓，生长质量较差，使得多个第一子层和多个第二子层交替层叠形成的应力释放层可以对有源层中阱层和垒层之间晶格失配产生的应力进行释放。

在实现本发明的过程中，发明人发现现有技术至少存在以下问题：

应力释放层的生长温度越低，应力释放层的应力释放效果越好。但是如果应力释放层的生长温度较低，则应力释放层在生长过程中引入的碳杂质较多，应力释放层中碳杂质的含量太高会出现闸流体效应，同时较低的生长温度会造成应力释放层的晶体质量较差，降低led的抗静电能力。因此，为了避免出现上述不良效果，应力释放层的生长温度一般较高(850℃～870℃)，导致应力释放层的应力释放效果有限。

技术实现要素：

本发明实施例提供了一种发光二极管外延片及其制备方法，能够解决现有技术应力释放层生长温度较高限制应力释放效果的问题。所述技术方案如下：

一方面，本发明实施例提供了一种发光二极管外延片，所述发光二极管外延片包括衬底、n型半导体层、应力释放层、有源层和p型半导体层，所述n型半导体层、所述应力释放层、所述有源层和所述p型半导体层依次层叠在所述衬底上；所述应力释放层包括依次层叠的多个复合结构，每个所述复合结构包括依次层叠的第一子层、第二子层、第三子层和第四子层；所述第一子层的材料采用未掺杂的氮化铟镓，所述第二子层的材料采用未掺杂的氮化铝，所述第三子层的材料采用氮化硅，所述第四子层的材料采用未掺杂的氮化镓。

可选地，所述第二子层的厚度小于或等于5nm。

可选地，所述第三子层的厚度小于或等于2nm。

可选地，所述复合结构的数量为2个～20个。

可选地，所述第四子层中电子浓度为10¹⁷cm^-3～10¹⁹cm^-3。

另一方面，本发明实施例提供了一种发光二极管外延片的制备方法，所述制备方法包括：

提供一衬底；

在所述衬底上依次生长n型半导体层、应力释放层、有源层和p型半导体层；

其中，所述应力释放层包括依次层叠的多个复合结构，每个所述复合结构包括依次层叠的第一子层、第二子层、第三子层和第四子层；所述第一子层的材料采用未掺杂的氮化铟镓，所述第二子层的材料采用未掺杂的氮化铝，所述第三子层的材料采用氮化硅，所述第四子层的材料采用未掺杂的氮化镓。

可选地，所述应力释放层的生长温度小于或等于所述n型半导体层的生长温度。

可选地，所述第二子层、所述第三子层和所述第四子层的生长温度均大于或等于所述第一子层的生长温度所述第一子层的生长温度小于或等于所述第二子层的生长温度，所述第一子层的生长温度小于或等于所述第三子层的生长温度，所述第一子层的生长温度小于或等于所述第四子层的生长温度。

可选地，所述制备方法还包括：

在每个所述第一子层生长之后，停止向生长所述第一子层的反应腔内通入镓源和铟源，持续向生长所述第一子层的反应腔内通入氨气，所述第一子层停止生长。

可选地，所述第一子层停止生长的时长小于或等于15s。

本发明实施例提供的技术方案带来的有益效果是：

通过在应力释放层的氮化铟镓层和氮化镓层之间依次插入氮化铝层和氮化硅层，氮化硅层中硅原子可以充分地与氮原子的悬挂键结合，形成si-n共价键，释放多余的电子，有效提高应力释放层内的电子浓度；同时氮化铝层的势垒较高，其与氮化镓层配合，将氮化硅层夹在中间，可以有效地改善电流扩展，使得应力释放层整体的电流扩展较好。而应力释放层良好的电流扩展能力可以弥补应力释放层生长温度低所带来的闸流体效应和抗静电能力下降，因此可以实现应力释放层生长温度的降低(从850℃～870℃降低至820℃)，提高应力释放层的应力释放效果，进而提高有源层的晶体质量，最终提高led的光电性能。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明实施例提供的一种发光二极管外延片的结构示意图；

图2是本发明实施例提供的应力释放层的结构示意图；

图3是本发明实施例提供的一种发光二极管外延片的制备方法的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

本发明实施例提供了一种发光二极管外延片。图1为本发明实施例提供的一种发光二极管外延片的结构示意图。参见图1，该发光二极管外延片包括衬底10、n型半导体层20、应力释放层30、有源层40和p型半导体层50，n型半导体层20、应力释放层30、有源层40和p型半导体层50依次层叠在衬底10上。

图2为本发明实施例提供的应力释放层的结构示意图。参见图2，在本实施例中，应力释放层30包括依次层叠的多个复合结构，每个复合结构包括依次层叠的第一子层31、第二子层32、第三子层33和第四子层34。第一子层31的材料采用未掺杂的氮化铟镓，第二子层32的材料采用未掺杂的氮化铝，第三子层33的材料采用氮化硅，第四子层34的材料采用未掺杂的氮化镓。

本发明实施例通过在应力释放层的氮化铟镓层和氮化镓层之间依次插入氮化铝层和氮化硅层，氮化硅层中硅原子可以充分地与氮原子的悬挂键结合，形成si-n共价键，释放多余的电子，有效提高应力释放层内的电子浓度；同时氮化铝层的势垒较高，其与氮化镓层配合，将氮化硅层夹在中间，可以有效地改善电流扩展，使得应力释放层整体的电流扩展较好。而应力释放层良好的电流扩展能力可以弥补应力释放层生长温度低所带来的闸流体效应和抗静电能力下降，因此可以实现应力释放层生长温度的降低(从850℃～870℃降低至820℃)，提高应力释放层的应力释放效果，进而提高有源层的晶体质量，最终提高led的光电性能。另外，有源层设置在复合结构中的氮化镓层上，生长质量较好。

可选地，第一子层31的厚度可以为1nm～5nm，优选为1.5nm，应力释放的效果较好。

可选地，第二子层32的厚度可以小于或等于5nm，避免由于第二子层较厚而影响到电子注入有源层中。

优选地，第二子层32的厚度可以为2nm。

可选地，第三子层33的厚度可以为小于或等于2nm，避免由于第三子层较厚而造成应力释放层的晶体质量太差而影响到外延片整体的晶体质量。

优选地，第三子层33的厚度可以为1nm。

可选地，第四子层34的厚度可以为20nm～60nm，优选为40nm，保证应力释放层整体的晶体结构和晶体质量。

可选地，复合结构的数量可以为2个～20个，优选为3个。

如果复合结构的数量小于2个，则可能由于复合结构的数量较少而无法有效释放有源层中阱层和垒层之间的晶格失配产生的应力；如果复合结构的数量大于20个，则可能由于复合结构的数量较多，增加工艺的复杂度和生产的成本。

可选地，第四子层34中电子浓度可以为10¹⁷cm^-3～10¹⁹cm^-3，优选为1.8*10¹⁸cm^-3，应力释放层的电流扩展效果较好。

可选地，第一子层31中铟组分的含量可以小于或等于3％，避免由于第一子层中铟组分的含量较高而影响到外延片整体的晶体质量。

优选地，第一子层31中铟组分的含量可以为1.5％。

具体地，衬底10的材料可以采用蓝宝石(主要材料为三氧化二铝)、硅或者碳化硅。n型半导体层20的材料可以采用n型掺杂(如硅或锗)的氮化镓。有源层40可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(ingan)，如inxga1-xn，0＜x＜1，量子垒的材料可以采用氮化镓。p型半导体层50的材料可以采用p型掺杂(如镁)的氮化镓。

进一步地，n型半导体层20的厚度可以为1μm～5μm，优选为3μm；n型半导体层20中n型掺杂剂的掺杂浓度可以为10¹⁸cm^-3～9*10¹⁹cm^-3，优选为10¹⁹cm^-3。量子阱的厚度可以为2.5nm～3.5nm，优选为3nm；量子垒的厚度可以为9nm～13nm，优选为11nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为10个～15个，优选为12个。p型半导体层50的厚度可以为100nm～300nm，优选为200nm；p型半导体层50中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

在实际应用中，衬底10上可以设有图形化二氧化硅层，一方面减少gan外延材料的位错密度，另一方面改变光线的出射角度，提高光的提取效率。具体地，可以先在蓝宝石衬底上铺设一层二氧化硅材料；再采用光刻技术在二氧化硅材料上形成一定图形的光刻胶；然后采用干法刻蚀技术去除没有光刻胶覆盖的二氧化硅材料，留下的二氧化硅材料形成图形化二氧化硅层；最后去除光刻胶即可。

可选地，如图1所示，该发光二极管外延片还可以包括缓冲层61，缓冲层61设置在衬底10和n型半导体层20之间，以缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，并为氮化镓材料外延生长提供成核中心。

具体地，缓冲层61的材料可以采用氮化镓或者氮化铝。

进一步地，缓冲层61的厚度可以为15nm～35nm，优选为25nm。

优选地，如图1所示，该发光二极管外延片还可以包括未掺杂氮化镓层62，未掺杂氮化镓层62设置在缓冲层61和n型半导体层20之间，以进一步缓解衬底材料与氮化镓之间晶格失配产生的应力和缺陷，为外延片主体结构提供晶体质量较好的生长表面。

在具体实现时，缓冲层为首先在图形化衬底上低温生长的一层较薄的氮化镓，因此也称为低温缓冲层。再在低温缓冲层进行氮化镓的纵向生长，会形成多个相互独立的三维岛状结构，称为三维成核层；然后在所有三维岛状结构上和各个三维岛状结构之间进行氮化镓的横向生长，形成二维平面结构，称为二维恢复层；最后在二维生长层上高温生长一层较厚的氮化镓，称为本征氮化镓层。本实施例中将三维成核层、二维恢复层和本征氮化镓层统称为未掺杂氮化镓层。

进一步地，未掺杂氮化镓层62的厚度可以为1μm～3μm，优选为2μm。

可选地，如图1所示，该发光二极管外延片还可以包括电子阻挡层71，电子阻挡层71设置在有源层40和p型半导体层50之间，以避免电子跃迁到p型半导体层中与空穴进行非辐射复合，降低led的发光效率。

具体地，电子阻挡层71的材料可以采用p型掺杂的氮化铝镓(algan)，如alyga1-yn，0.1＜y＜0.5。

进一步地，电子阻挡层71的厚度可以为50nm～150nm，优选为100nm。

优选地，如图1所示，该发光二极管外延片还可以包括低温p型层72，低温p型层72设置在有源层40和电子阻挡层71之间，以避免电子阻挡层较高的生长温度造成有源层中的铟原子析出，影响发光二极管的发光效率。

具体地，低温p型层72的材料可以为与p型半导体层50的材料相同。在本实施例中，低温p型层72的材料可以为p型掺杂的氮化镓。

进一步地，低温p型层72的厚度可以为10nm～50nm，优选为30nm；低温p型层72中p型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，如图1所示，该发光二极管外延片还可以包括接触层80，接触层80设置在p型半导体层50上，以与芯片制作工艺中形成的电极或者透明导电薄膜之间形成欧姆接触。

具体地，接触层80的材料可以采用p型掺杂的氮化铟镓或者氮化镓。

进一步地，接触层80的厚度可以为5nm～300nm，优选为100nm；接触层80中p型掺杂剂的掺杂浓度可以为10²¹/cm³～10²²/cm³，优选为5*10²¹/cm³。

本发明实施例提供了一种发光二极管外延片的制备方法，适用于制备图1所示的发光二极管外延片。图3为本发明实施例提供的一种发光二极管外延片的制备方法的流程图。参见图3，该制备方法包括：

步骤201：提供一衬底。

可选地，该步骤201可以包括：

清洁衬底的表面。

具体地，清洁衬底的表面，可以包括：

控制温度为1110℃，在氢气气氛中对衬底进行8～10分钟的退火处理。

步骤202：在衬底上依次生长n型半导体层、应力释放层、有源层和p型半导体层。

在本实施例中，应力释放层包括依次层叠的多个复合结构，每个复合结构包括依次层叠的第一子层、第二子层、第三子层和第四子层；第一子层的材料采用未掺杂的氮化铟镓，第二子层的材料采用未掺杂的氮化铝，第三子层的材料采用氮化硅，第四子层的材料采用未掺杂的氮化镓。

可选地，应力释放层的生长温度可以小于或等于n型半导体层的生长温度。应力释放层的生长温度较低，有利于释放有源层中阱层和垒层之间的晶格失配产生的应力，提高有源层的晶体质量，提高led的光电性能。

需要说明的是，当第一子层、第二子层、第三子层和第四子层中至少两层的生长温度不同，则应力释放层的生长温度小于或等于n型半导体层的生长温度是指，第一子层、第二子层、第三子层和第四子层的生长温度均小于或等于n型半导体层的生长温度，即第一子层的生长温度均小于或等于n型半导体层的生长温度，第二子层的生长温度均小于或等于n型半导体层的生长温度，第三子层的生长温度均小于或等于n型半导体层的生长温度，第四子层的生长温度均小于或等于n型半导体层的生长温度。

可选地，第二子层、第三子层和第四子层的生长温度可以均大于或等于第一子层的生长温度，即第一子层的生长温度小于或等于第二子层的生长温度，第一子层的生长温度小于或等于第三子层的生长温度，第一子层的生长温度小于或等于第四子层的生长温度。第一子层的生长温度较低，可以避免高温生长造成第一子层中的铟解析。

具体地，第一子层的生长温度可以为820℃～840℃，第二子层的生长温度可以为820℃～840℃，第三子层的生长温度可以为820℃～840℃，第四子层的生长温度可以为820℃～840℃。

相应地，第一子层的生长压力可以为100torr～500torr，第二子层的生长压力可以为100torr～500torr，第三子层的生长压力可以为100torr～500torr，第四子层的生长温度可以为100torr～500torr。

可选地，该制备方法还可以包括：

在每个第一子层生长之后，停止向生长第一子层的反应腔内通入镓源和铟源，持续向生长第一子层的反应腔内通入氨气，第一子层停止生长。

通过间断生长使第一子层表面堆积的铟原子挥发，避免铟原子扩散到后续生长的半导体层中，提高了第一子层与后续生长的半导体层的交界面的晶体质量。

优选地，第一子层停止生长的时长可以小于或等于15s，避免停止生长的时间较长而影响外延片整体的生产效率；

更优选地，第一子层停止生长的时长可以为8s，在保证第一子层表面堆积的铟原子充分挥发的情况下，兼顾外延片整体的生产效率。

具体地，该步骤202可以包括：

第一步，控制温度为1050℃～1100℃(优选为1080℃)，压力为100torr～500torr(优选为300torr)，在衬底上生长n型半导体层；

第二步，在n型半导体层上生长应力释放层；

第三步，在应力释放层上生长有源层；其中，量子阱的生长温度为780℃～820℃(优选为800℃)，压力为100torr～500torr(优选为300torr)；量子垒的生长温度为900℃～950℃(优选为930℃)，压力为100torr～500torr(优选为300torr)；

第四步，控制温度为850℃～1080℃(优选为960℃)，压力为100torr～300torr(优选为200torr)，在有源层上生长p型半导体层。

可选地，在第一步之前，该制备方法还可以包括：

在衬底上形成缓冲层。

相应地，n型半导体层生长在缓冲层上。

具体地，在衬底上形成缓冲层，可以包括：

采用物理气相沉积(英文：physicalvapordeposition，简称：pvd)技术在衬底上形成缓冲层。

优选地，在衬底上生长缓冲层之后，该制备方法还可以包括：

在缓冲层上生长未掺杂氮化镓层。

相应地，n型半导体层生长在未掺杂氮化镓层上。

具体地，在缓冲层上生长未掺杂氮化镓层，可以包括：

控制温度为1000℃～1200℃(优选为1100℃)，压力为100torr～500torr(优选为300torr)，在缓冲层上生长未掺杂氮化镓层。

可选地，在第四步之前，该制备方法还可以包括：

在有源层上生长电子阻挡层。

相应地，p型半导体层生长在电子阻挡层上。

具体地，在有源层上生长电子阻挡层，可以包括：

控制温度为850℃～1080℃(优选为960℃)，压力为200torr～500torr(优选为350torr)，在有源层上生长电子阻挡层。

优选地，在有源层上生长电子阻挡层之前，该制备方法还可以包括：

在有源层上生长低温p型层。

相应地，电子阻挡层生长在低温p型层上。

具体地，在有源层上生长低温p型层，可以包括：

控制温度为600℃～850℃(优选为750℃)，压力为100torr～600torr(优选为300torr)，在有源层上生长低温p型层。

可选地，在第四步之后，该制备方法还可以包括：

在p型半导体层上生长接触层。

具体地，在p型半导体层上生长接触层，可以包括：

控制温度为850℃～1050℃(优选为950℃)，压力为100torr～300torr(优选为200torr)，在p型半导体层上生长接触层。

需要说明的是，在上述外延生长结束之后，会先将温度降低至650℃～850℃(优选为750℃)，在氮气气氛中对外延片进行5分钟～15分钟(优选为10分钟)的退火处理，然后再将外延片的温度降低至室温。

控制温度、压力均是指控制生长外延片的反应腔中的温度、压力，具体为金属有机化合物化学气相沉淀(英文：metal-organicchemicalvapordeposition，简称：mocvd)设备的反应腔。实现时以三甲基镓或三乙基镓作为镓源，高纯氨气作为氮源，三甲基铟作为铟源，三甲基铝作为铝源，n型掺杂剂选用硅烷，p型掺杂剂选用二茂镁。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。