半导体图像感测装置及其制作方法与流程

本发明实施例涉及半导体图像感测装置及其制作方法。

背景技术：

例如互补式金属氧化物半导体(cmos)图像传感器(cis)及电荷耦合装置(ccd)传感器的半导体图像传感器装置能够感测例如光的辐射，且其广泛用于例如数字静态相机(dsc)或移动电话相机应用的各种应用中。半导体图像传感器装置包含在衬底上布置成阵列的像素，且各像素包含用于吸收朝向衬底投射的辐射且将经感测辐射转换为电信号的光二极管及驱动组件。

半导体图像传感器的像素通过例如深沟槽隔离(dti)的隔离结构彼此隔离。常规半导体图像传感器的dti经形成穿过浅沟槽隔离(sti)氧化物层，且因此dti的上部分具有锥形轮廓。随着像素节距按比例减小，具有锥形轮廓的dti面临布局限制，且因此减小像素的布局面积。

技术实现要素：

本发明实施例涉及一种半导体图像传感器装置，其包括：半导体衬底；辐射感测区，其在所述半导体衬底中；第一隔离结构，其在所述半导体衬底中且其邻近于所述辐射感测区，其中所述第一隔离结构包括：在所述半导体衬底中的底部隔离部分；在所述半导体衬底中的上隔离部分；及包围所述上隔离部分的侧壁的扩散阻障层。

本发明实施例涉及一种半导体图像传感器装置，其包括：半导体衬底，其具有第一掺杂极性；辐射感测区，其在所述半导体衬底中，其中所述辐射感测区具有第二掺杂极性，且所述辐射感测区与所述半导体衬底之间的接口形成pn结；第一隔离结构，其在所述半导体衬底中；掺杂层，其在所述半导体衬底中且其包围所述第一隔离结构的第一隔离部分的侧壁，其中所述掺杂层具有所述第一掺杂极性；及扩散阻障层，其在所述半导体衬底中且其包围所述第一隔离结构的第二隔离部分的侧壁。

本发明实施例涉及一种用于制作半导体图像传感器的方法，其包括：接纳半导体衬底；从所述半导体衬底的表面形成凹槽；在所述凹槽的侧壁上方形成扩散阻障层；穿过所述凹槽去除所述半导体衬底的一部分以形成所述半导体衬底中的深沟槽；及在所述深沟槽中形成深沟槽隔离。

附图说明

在结合附图阅读时，从以下[具体实施方式]最佳理解本揭露的实施例的方面。应注意，根据产业中的标准实践，各种结构未按比例绘制。事实上，为清楚论述，可任意地增大或减小各种结构的尺寸。

图1为绘示根据本揭露的一或多项实施例的各种方面的用于制作半导体图像传感器装置的方法的流程图。

图2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l及2m为根据本揭露的一或多项实施例的在制作半导体图像传感器装置的各个操作的一者时的示意图。

具体实施方式

以下揭露提供用于实施所提供标的物的不同特征的许多不同实施例或实例。下文描述元件及布置的特定实例以简化本揭露。当然，此些仅为实例且并不打算为限制性的。例如，在下文描述中，第一构件形成于第二构件上方或上可包含其中第一构件及第二构件经形成而直接接触的实施例，且也可包含其中额外构件可形成于第一构件与第二构件之间，使得第一构件及第二构件可未直接接触的实施例。另外，本揭露可在各个实例中重复元件符号及/或字母。此重复用于简单及清楚的目的且本身并不指示所论述的各种实施例及/或配置之间的关系。

此外，为便于描述，本文中可使用空间相关术语(例如“下面”、“下方”、“下”、“上方”、“上”、“在……上”及类似者)来描述一个元件或构件与另一(些)元件或构件的关系，如图中绘示。除图中描绘的定向以外，空间相关术语也打算涵盖装置在使用或操作中的不同定向。设备可以其它方式定向(旋转90度或成其它定向)，且因此可同样解释本文中所使用的空间相关描述词。

如本文中使用，例如“第一”、“第二”及“第三”的术语描述各种元件、组件、区、层及/或区段，此些元件、组件、区、层及/或区段不应受限于此些术语。此些术语仅可用以区分一个元件、组件、区、层或区段与另一元件、组件、区、层或区段。例如“第一”、“第二”及“第三”的术语当在本文中使用时，不意指序列或顺序，除非上下文清楚指示。

如本文中使用，术语“近似”、“大体上”、“实质”及“约”用以描述且考量微小变动。当结合事件或境况使用时，所述术语可指其中所述事件或境况确切地发生的例项以及其中所述事件或境况近似发生的例项。例如，当结合数值使用时，所述术语可指小于或等于所述数值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)的变动范围。例如，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％，或小于或等于±0.05％)，那么所述值可被视为“大体上”相同或相等。例如，“大体上”平行可指有关0°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°)的角度变动范围。例如，“大体上”垂直可指有关90°的小于或等于±10°(例如小于或等于±5°、小于或等于±4°、小于或等于±3°、小于或等于±2°、小于或等于±1°、小于或等于±0.5°、小于或等于±0.1°，或小于或等于±0.05°)的角度变动范围。

在本揭露的一或多项实施例中，一种半导体图像传感器装置包含多个辐射感测区及相邻辐射感测区之间的多个dti。dti的底部隔离部分由掺杂层横向包围。掺杂层可有助于修复归因于深沟槽的形成的缺陷，且因此减少相邻辐射感测区之间的暗电流及串扰。dti的上隔离部分由扩散阻障层横向包围。扩散阻障层可有助于减轻掺杂物从掺杂层到半导体衬底的前侧的扩散，且因此邻近于dti的上隔离部分的驱动组件可正常操作。扩散阻障层大体上相对于深沟槽的侧壁保形，且因此dti的上隔离部分的轮廓相对较小。因此，可针对更多辐射感测区提供更多布局面积。深沟槽、扩散阻障层及掺杂层可以自对准方式形成，因此深沟槽、扩散阻障层及掺杂层的对准可并非需考量的问题，且可降低制作成本。

图1为绘示根据本揭露的一或多项实施例的各种方面的用于制作半导体图像传感器装置的方法的流程图。方法100以操作110开始，其中接纳半导体衬底。方法100以操作120继续进行，其中从半导体衬底的表面形成凹槽。方法100以操作130继续，其中在凹槽的侧壁上方形成扩散阻障层。方法100以操作140继续进行，其中穿过凹槽去除半导体衬底的一部分以形成半导体衬底中的深沟槽。方法100以操作150继续，其中在深沟槽中形成深沟槽隔离。

方法100仅为实例，且并不打算限制超出发明权利要求书中所明确叙述的内容的本揭露。可在方法100之前、期间及之后提供额外操作，且对于方法的额外实施例，可替换、消除或移动所描述的一些操作。

图2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k、2l及2m为根据本揭露的一或多项实施例的在制作半导体图像传感器装置的各个操作的一者时的示意图，其中图2a、2b、2c、2d、2e、2f、2g、2h、2i、2j、2k及2m为剖面图，且图2l为俯视图。参考图2a，接纳半导体衬底10。在一些实施例中，半导体衬底10可包含块体衬底。在一些实施例中，半导体衬底10的材料可包括元素半导体，例如硅或锗。在一些实施例中，半导体衬底10的材料可包含化合物半导体，例如硅锗、碳化硅、砷化镓、磷化镓、磷化铟或砷化铟；或其的组合。在一些实施例中，半导体衬底10也可包含外延半导体层。在一些实施例中，半导体衬底10可包含复合衬底，例如绝缘体上覆硅(silicon-on-insulator，soi)衬底。

在一些实施例中，半导体衬底10具有第一掺杂极性。在一些实施例中，第一掺杂极性为p型，且半导体衬底10可掺杂有p型掺杂物，例如硼或类似者。在一些实施例中，第一掺杂极性为n型，且半导体衬底10可掺杂有n型掺杂物，例如磷、砷或类似者。在一些实施例中，半导体衬底10可包含具有第一掺杂极性的井(未展示)。井可经配置以形成例如驱动组件。

半导体衬底10包含第一表面101及与第一表面101相对的第二表面102。在一些实施例中，第一表面101可定义为半导体衬底10的前侧，且第二表面102可定义为半导体衬底10的背侧。

在一些实施例中，从半导体衬底10的第一表面101形成浅沟槽10a。在一些实施例中，可从半导体衬底10的第一表面101且在浅沟槽10a中形成浅沟槽隔离(sti)(也称为第二隔离结构)12。在一些实施例中，可通过以下操作而形成sti12。从第一表面101部分去除半导体衬底10以形成半导体衬底10中的浅沟槽10a。通过实例，可通过光刻及蚀刻技术而形成浅沟槽(也称为第二沟槽)10a。接着，在半导体衬底10的第一表面101上方且在浅沟槽10a中形成介电层，例如氧化硅层。可例如通过化学机械抛光(cmp)而抛光介电层以平坦化介电层而形成sti12。为简单起见，本文中未绘示sti12的详细制造操作。

参考图2b，从半导体衬底10的第一表面101形成凹槽10r。在一些实施例中，通过光刻及蚀刻技术而形成凹槽10r。通过实例，在半导体衬底10的第一表面101上方形成硬掩模14。硬掩模14可经图案化使得暴露半导体衬底10的第一表面101的一部分。在一些实施例中，硬掩模14可为多层硬掩模。通过实例，硬掩模14可包含彼此堆叠的第一硬掩模层14a、第二硬掩模层14b及第三硬掩模层14c。在一些实施例中，第一硬掩模层14a、第二硬掩模层14b及第三硬掩模层14c的任两个相邻层可包含不同材料。例如，第一硬掩模层14a及第三硬掩模层14c的材料可包含氧化硅，而第二硬掩模层14b的材料可包含氮化硅。接着，使用硬掩模14作为蚀刻掩模而从第一表面101蚀刻半导体衬底10，以形成凹槽10r。在一些实施例中，凹槽10r的深度大体上等于sti12的深度，但不限于此。

参考图2c，在半导体装置10的第一表面101上方以及凹槽10r中形成线性介电层16以覆盖凹槽10r的侧壁10s及底部10b。在一些实施例中，通过例如化学气相沉积(cvd)、氧化或类似者的沉积技术而形成线性介电层16。在一些实施例中，线性介电层16可为单层的，且线性介电层16的材料可包含氧化物化合物(例如氧化硅)、氮化物化合物(例如氮化硅)、氮氧化物化合物(例如氮氧化硅)，或其它介电材料。在一些实施例中，线性介电层16可为多层的，且线性介电层16的各层的材料可个别地包含氧化物化合物(例如氧化硅)、氮化物化合物(例如氮化硅)、氮氧化物化合物(例如氮氧化硅)，或其它介电材料。在一些实施例中，线性介电层16大体上相对于凹槽10r的侧壁10s保形。

参考图2d，通过例如蚀刻而去除在半导体衬底10的第一表面101及凹槽10r的底部10b上的线性介电层16，且保留覆盖凹槽10r的侧壁10s的线性介电层16，而形成扩散阻障层18。在一些实施例中，扩散阻障层18可为单层的，且扩散阻障层18的材料可包含氧化物化合物(例如氧化硅)、氮化物化合物(例如氮化硅)、氮氧化物化合物(例如氮氧化硅)，或其它介电材料。在一些实施例中，扩散阻障层18可为多层的，且扩散阻障层18的各层的材料可个别地包含氧化物化合物(例如氧化硅)、氮化物化合物(例如氮化硅)、氮氧化物化合物(例如氮氧化硅)，或其它介电材料。

在一些实施例中，扩散阻障层18大体上相对于凹槽10r的侧壁10s保形。例如，扩散阻障层18的轮廓大体上遵循凹槽10r的侧壁10s的轮廓。在一些实施例中，扩散阻障层18经配置以抵抗形成掺杂层的掺杂物。在一些实施例中，扩散阻障层18的厚度经配置而足以抵抗掺杂层的掺杂物扩散到第一表面101附近的驱动组件所定位之处。通过实例，扩散阻障层18的厚度大体上在从约10nm到约50nm的范围内，但不限于此。在一些实施例中，扩散阻障层18的深度(其可大体上等于凹槽10r的深度)可基于辐射感测区的深度或半导体衬底10的井的深度配置。通过实例，扩散阻障层18的深度大体上在从约150nm到约300nm的范围内，但不限于此。

参考图2e，穿过凹槽10r去除半导体衬底10的一部分以形成半导体衬底10中的深沟槽(也称为第一沟槽)10t。在一些实施例中，通过蚀刻技术且使用用于界定凹槽10r的相同硬掩模14作为蚀刻掩模而形成深沟槽10t。因此，以自对准方式形成深沟槽10t，且可省略额外光刻操作。在一些实施例中，深沟槽10t的宽度大体上等于凹槽10r的宽度，但不限于此。在一些实施例中，凹槽10r可定义为深沟槽10t的上部分，且深沟槽10t的其余部分可定义为深沟槽10t的底部部分。扩散阻障层18可包围深沟槽10t的上部分的周边。

参考图2f，在深沟槽10t的侧壁10d及底部10f上方形成掺杂层20。在一些实施例中，掺杂层20具有如同半导体衬底10的第一掺杂极性。在一些实施例中，掺杂层20的掺杂浓度高于半导体衬底10的掺杂浓度。在一些实施例中，掺杂层20大体上相对于深沟槽10t的侧壁10d保形。例如，掺杂层20的轮廓大体上遵循深沟槽10t的侧壁10d的轮廓。掺杂层20可包围深沟槽10t的底部部分的周边。在一些实施例中，掺杂层20可经配置以修复归因于深沟槽10t的形成的缺陷。在一些实施例中，掺杂层20可经配置以减少相邻半导体图像传感器装置之间的暗电流及串扰。

可通过各种掺杂技术而形成掺杂层20。在一些实施例中，可通过在深沟槽10t的侧壁10d及底部10f上方形成掺杂外延半导体层而形成掺杂层20。通过实例，掺杂外延半导体层可包含具有例如硼掺杂物的p型掺杂物或例如磷或砷的n型掺杂物(此取决于半导体衬底10的掺杂类型)的外延半导体层。在一些实施例中，可通过等离子体掺杂技术而在深沟槽10t的侧壁10d及底部10f中形成掺杂层20。掺杂层20可经p型掺杂或经n型掺杂，此取决于半导体衬底10的掺杂类型。在一些实施例中，可依倾斜角执行等离子体掺杂操作，使得可在深沟槽10t的侧壁10d中形成掺杂层20。在一些实施例中，可通过形成掺杂线性介电层而形成掺杂层20。通过实例，掺杂线性介电层可包含通过原子层沉积(ald)或类似者形成的p型掺杂线性氧化硅层(例如硼掺杂线性氧化硅层)或n型掺杂线性氧化硅层(例如磷掺杂或砷掺杂线性氧化硅层)。

在深沟槽10t中形成深沟槽隔离(dti)(也称为第一隔离结构)。在一些实施例中，可通过以下操作而形成dti。参考图2g，在扩散阻障层18及掺杂层20形成于深沟槽10t的侧壁10d上方之后，在半导体衬底10的第一表面101上方且在深沟槽10t中形成介电层22。介电层22可包含氧化硅层或其它介电材料。在一些实施例中，通过例如化学气相沉积(cvd)或类似者的沉积技术而形成介电层22。参考图2h，可例如通过化学机械抛光(cmp)而抛光介电层22以平坦化介电层22而形成邻近于辐射感测区30的dti24。在一些实施例中，dti24包围辐射感测区30的周边。在一些实施例中，可继平坦化介电层22之后去除硬掩模14的一或多个层。在一些实施例中，可在平坦化介电层22之后去除第一硬掩模层14a。通过实例，可通过蚀刻或类似者而去除第一硬掩模层14a。

参考图2i，从半导体衬底10的第一表面101去除硬掩模14的(若干)剩余层，例如第二硬掩模层14b及第三硬掩模层14c。通过实例，可通过蚀刻或类似者而去除第二硬掩模层14b及第三硬掩模层14c。

在制造的此时，形成由掺杂层20及扩散阻障层18包围的dti24。dti24的深度大于sti12的深度。在一些实施例中，可继形成sti12之后形成dti24。在一些实施例中，可继形成dti24之后形成sti12。在一些实施例中，dti24也可称为第一隔离结构。dti24可包含例如底部隔离部分24b的第一隔离部分，及例如上隔离部分24u的第二隔离部分。底部隔离部分24b及上隔离部分24u可彼此连接。例如，上隔离部分24u可放置于底部隔离部分24b上方。在一些实施例中，上隔离结构24u的宽度大体上等于底部隔离结构24b的宽度。掺杂层20可包围底部隔离部分24b的侧壁24bs。掺杂层20可仅包围底部隔离部分24b的侧壁24bs而不覆盖上隔离部分24u的侧壁24us。掺杂层20可经配置以修复归因于深沟槽10t的形成的损伤，及/或隔离相邻半导体图像传感器装置以减少相邻半导体图像传感器装置之间的暗电流及串扰。扩散阻障层18可包围上隔离部分24u的侧壁24us。扩散阻障层18可仅包围上隔离部分24u的侧壁24us而不覆盖底部隔离部分24b的侧壁24bs。扩散阻障层18可经配置以减轻掺杂物从掺杂层20的扩散。

参考图2j，在半导体衬底10中形成辐射感测区30。在一些实施例中，辐射感测区30包含具有与半导体衬底10的第一极性相反的第二掺杂极性的掺杂区，且辐射感测区30与半导体衬底10之间的接口形成pn结。在一些实施例中，第二掺杂极性为n型，且辐射感测区30可掺杂有n型掺杂物，例如磷、砷或类似者。在一些实施例中，第二掺杂极性为p型，且辐射感测区30可掺杂有p型掺杂物，例如硼或类似者。在一些实施例中，可通过一或多个植入而形成辐射感测区30。在一些实施例中，辐射感测区30包含光二极管。辐射感测区30可操作以感测或检测进入辐射感测区30的辐射波。

在一些实施例中，可在半导体衬底10中或其上方形成驱动组件32。通过实例，驱动组件32可包含光闸、复位晶体管、源极随耦晶体管或其它驱动组件。在一些实施例中，扩散阻障层18包围驱动组件32且有助于阻挡掺杂物扩散到驱动组件32。

参考图2k及2l，可在半导体衬底10的第一表面101上方形成互连结构40。在一些实施例中，互连结构40可包含例如层间介电质的一或多个介电层42及一或多个导电结构44。导电结构44可包含导电布线、导电通孔、导电垫或类似者。应了解，图2k中绘示的介电层42及导电结构44为实例，且互连结构40的实际位置及配置可取决于设计及制作考虑而变化。

参考图2m，可从第二表面102薄化半导体衬底10以减小半导体衬底10的厚度。在一些实施例中，可在半导体衬底10的第二表面102上方形成彩色滤光片层50。彩色滤光片层50可包含用于过滤来自背侧的入射辐射l的特定波长带的染料或颜料，其对应于色谱(例如，红色、绿色或蓝色)。在一些实施例中，可在彩色滤光片层50上方形成微透镜52。微透镜52可经配置以将来自背侧的入射辐射l引导且聚焦朝向辐射感测区30。在一些实施例中，可任选地在半导体衬底10的第二表面102上方形成抗反射涂层(arc)(未展示)以减弱来自背侧的入射辐射l的反射。

在制造的此时，形成半导体图像传感器装置1。在一些实施例中，半导体图像传感器装置1可包含电荷耦合装置(ccd)、互补式金属氧化物半导体(cmos)图像传感器(cis)或其它类型的半导体图像传感器装置。应了解，图2m中绘示的背侧照明(bsi)图像传感器装置为实例，但半导体图像传感器装置1不限于bsi图像传感器装置。预期本揭露的各种方面可应用于前侧照明(fsi)图像传感器装置或其它类型的半导体图像传感器装置。

暗电流可定义为在不存在实际照明时存在电流。串扰可指来自相邻半导体图像传感器装置的使光感测可靠性及准确度降级的电干扰。暗电流及串扰的原因之一可为在形成深沟槽时产生的深沟槽的侧壁中的缺陷。深沟槽的侧壁中的缺陷可导致自由电荷载子的移动。当通过辐射感测区检测到自由电荷载子时，可发生暗电流。当自由载子穿透dti且由相邻辐射感测区检测到时，可发生串扰。

在本揭露的一些实施例中，半导体图像传感器装置包含多个辐射感测区及相邻辐射感测区之间的多个dti。dti包含底部隔离部分及底部隔离部分上方的上隔离部分。dti进一步包含横向包围底部隔离部分的掺杂层。掺杂层可有助于修复归因于深沟槽的形成的缺陷，且因此减少相邻辐射感测区之间的暗电流及串扰。dti进一步包含横向包围上隔离部分的扩散阻障层。扩散阻障层可有助于减轻掺杂物从掺杂层到半导体衬底的前侧的扩散，且因此邻近于dti的上隔离部分的驱动组件可正常操作。扩散阻障层大体上相对于深沟槽的侧壁保形，且因此dti的上隔离部分的轮廓相对较小。因此，可针对更多辐射感测区提供更多布局面积。深沟槽、扩散阻障层及掺杂层可以自对准方式形成，因此深沟槽、扩散阻障层及掺杂层的对准可并非需考量的问题，且可降低制作成本。

在一个方面中，一种半导体图像传感器装置包含半导体衬底、辐射感测区及第一隔离结构。辐射感测区在半导体衬底中。第一隔离结构在半导体衬底中且邻近于辐射感测区。第一隔离结构包含在半导体衬底中的底部隔离部分、在半导体衬底中的上隔离部分，及包围上隔离部分的侧壁的扩散阻障层。

在另一方面中，一种半导体图像传感器装置包含半导体衬底、辐射感测区、第一隔离结构、掺杂层及扩散阻障层。半导体衬底具有第一掺杂极性。辐射感测区在半导体衬底中，其中辐射感测区具有第二掺杂极性，且辐射感测区与半导体衬底之间的接口形成pn结。掺杂层在半导体衬底中且包围第一隔离结构的第一隔离部分的侧壁，其中掺杂层具有第一掺杂极性。扩散阻障层包围第一隔离结构的第二隔离部分的侧壁。

在另一方面中，提供一种用于制作半导体图像传感器的方法。接纳半导体衬底。从半导体衬底的表面形成凹槽。在凹槽的侧壁上方形成扩散阻障层。穿过凹槽去除半导体衬底的一部分以形成半导体衬底中的深沟槽。在深沟槽中形成深沟槽隔离。

前文概括数种实施例的结构，使得所属领域的技术人员可更佳理解本揭露的方面。所属领域的技术人员应明白，其可容易将本揭露用作用于设计或修改其它工艺及结构的基础以实行本文中所介绍的实施例的相同目的及/或达成相同优点。所属领域的技术人员也应认知，此些等效构造不脱离本揭露的精神及范围，且其可在不脱离本揭露的精神及范围的情况下在本文中进行各种改变、置换及更改。

符号说明

1半导体图像传感器装置

10半导体衬底

10a浅沟槽/第二沟槽

10b凹槽的底部

10d深沟槽的侧壁

10f深沟槽的底部

10r凹槽

10s凹槽的侧壁

10t深沟槽/第一沟槽

12浅沟槽隔离(sti)/第二隔离结构

14硬掩模

14a第一硬掩模层

14b第二硬掩模层

14c第三硬掩模层

16线性介电层

18扩散阻障层

20掺杂层

22介电层

24深沟槽隔离(dti)

24b底部隔离部分/底部隔离结构

24bs底部隔离部分的侧壁

24u上隔离部分/上隔离结构

24us上隔离部分的侧壁

30辐射感测区

32驱动组件

40互连结构

42介电层

44导电结构

50彩色滤光片层

52微透镜

101半导体衬底的第一表面

102半导体衬底的第二表面

100方法

110操作

120操作

130操作

140操作

150操作

l入射辐射