制造半导体装置的方法与流程

本发明的实施例是有关于一种制造半导体装置的方法。更具体来说，本发明的实施例是有关于一种具有垂直布线结构的半导体装置及一种制造所述半导体装置的方法，所述半导体装置是通过由所述装置的垂直布线结构提供的策略而设计。

背景技术：

随着对用于小型化装置(例如便携式装置)或使计算能力更强大的高密度集成电路的需求增加，开发出了高纵横比(highaspectratio)装置。虽然高纵横比装置所占据的衬底表面积与低纵横比薄膜装置相比减小，然而高纵横比装置的控制电路的组件仍分散在衬底的表面之上。对于由多个控制装置控制的装置(例如，控制晶体管的源极的多个电压电平以对装置的漏极实现精密控制)，所述多个控制装置将占据衬底中大量的表面积。因此，需要一种可以在增强可控制性的同时有效地减小由装置以及对装置进行控制的控制装置所占据的衬底表面积的多功能装置。

技术实现要素：

本发明的一实施例公开一种制造半导体装置的方法，其特征在于，所述方法包括：在衬底上形成晶体管，所述晶体管具有源极区及漏极区；在所述源极区：在所述源极区之上形成第一通孔；在所述第一通孔上形成第一金属层，所述第一金属层沿着第一方向延伸；在所述第一金属层之上形成第二通孔，所述第二通孔与所述第一通孔交叠；以及在所述第二通孔上形成第二金属层，所述第二金属层沿着与所述第一方向不同的第二方向延伸，以及在所述漏极区：在所述漏极区之上形成第三通孔，所述第三通孔处于与所述第一通孔相同的高度层级；在所述第三通孔上形成第三金属层；在所述第三金属层之上形成第四通孔，所述第四通孔与所述第三通孔交叠；以及在所述第四通孔上形成受控装置，所述受控装置处于与所述第二金属层相同的高度层级并由所述晶体管控制。

本发明的一实施例公开一种制造半导体装置的方法，其特征在于，所述方法包括：在衬底之上形成晶体管，所述晶体管具有源极区及漏极区；在所述源极区：在所述源极区上在第一层间介电层中形成被第一保护层环绕的第一通孔；在所述第一通孔上形成第一金属层，所述第一金属层沿着第一方向延伸；在所述第一金属层之上在第二层间介电层中形成被第二保护层环绕的第二通孔，所述第二通孔与所述第一通孔交叠；以及在所述第二通孔上形成第二金属层，所述第二金属层沿着与所述第一方向不同的第二方向延伸，以及在所述漏极区：在所述漏极区之上在所述第一层间介电层中形成被第三保护层环绕的第三通孔，所述第三通孔处于与所述第一通孔相同的高度层级；在所述第三通孔上形成第三金属层；在所述第三金属层之上在所述第二层间介电层中形成被第四保护层环绕的第四通孔，所述第四通孔与所述第三通孔交叠；以及在所述第四通孔上形成受控装置，所述受控装置处于与所述第二金属层相同的高度层级并由所述晶体管控制。

本发明的一实施例公开一种半导体装置，其特征在于，包括：晶体管，位于衬底上，所述晶体管具有源极区及漏极区；第一通孔，位于所述源极区/漏极区之上；第一金属层，位于所述第一通孔上，所述第一金属层沿着第一方向延伸；第二通孔，位于所述第一金属层之上，所述第二通孔与所述第一通孔交叠；以及第二金属层，位于所述第二通孔上，所述第二金属层沿着与所述第一方向不同的第二方向延伸；第三通孔，位于所述漏极区/源极区之上，所述第三通孔处于与所述第一通孔相同的高度层级；第三金属层，位于所述第三通孔上；第四通孔，位于所述第三金属层之上，所述第四通孔与所述第三通孔交叠；以及受控装置，位于所述第四通孔上，所述装置处于与所述第二金属层相同的高度层级并由所述晶体管控制。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明。应强调，根据业内标准惯例，各种特征并非按比例绘制且仅用于说明目的。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1示出根据本发明实施例沿着x方向或源极-漏极方向被剖切的半导体装置的剖视图。

图2(a)示出图1所示半导体装置的俯视平面图，且图2(b)及图2(c)示出图2(a)的替代实施例。

图3、图4、图5、图6、图7、图8(a)或图8(b)、图9(a)或图9(b)、及图10(a)或图10(b)示出根据本发明实施例形成图1所示半导体装置的一部分的循序制造操作。

图11、图12、图13、图14、图15、图16、及图17示出根据本发明实施例形成图1所示半导体装置的剩余部分的循序制造操作。

图18示出根据本发明另一实施例的半导体装置的剖视图。

图19示出根据本发明另一实施例的半导体装置的剖视图。

图20示出根据本发明实施例形成图1所示半导体装置的方法。

图21示出根据本发明实施例的半导体装置的剖视图。

图22、图23、图24、图25、图26、图27、图28、及图29示出根据本发明实施例形成图21所示半导体装置的一部分的循序制造操作。

图30、图31、图32、图33、图34、及图35示出根据本发明实施例形成图21所示半导体装置的剩余部分的循序制造操作。

图36示出根据本发明实施例形成图21所示半导体装置的方法。

附图标号说明

100：半导体衬底/衬底

110：缓冲层

120：第一井层/井层

130：隔离绝缘层/浅沟槽隔离层

140：源极区/源极部分/漏极区/漏极部分/扩散区/左扩散区/右扩散区

140’：凹槽

150：第二半导体层

160：栅极介电层

170：栅极电极层

180：侧壁间隔物

190a、190b、190c、190d、190e、190f、190g、190h、190i、190j、190k、190l、190m、190n、190o：通孔

190a’、190b’、190c’、190d’、190e’、190f’、190g’、190h’、190i’、190j’、190k’、190l’：保护层

200a、200b、200c、210a、210b、210c、210d、210e、210f、210g、210h：金属层

220：受控装置

300a、300b、300d、300f、300h、300j、300l：第一层间介电层/层间介电层

300c、300e、300g、300i、300k：第二层间介电层/层间介电层

400a、410a、410e：控制装置/装置

400b、400c、410b、410c、410d、410f、410g、410h：控制装置

c：假想圆

s2001、s2002、s2003、s2004、s2005、s2006、s2007、s2008、s2009、s2010、s2011、s2012、s3601、s3602、s3603、s3604、s3605、s3606、s3607、s3608、s3609、s3610、s3611、s3612：操作

x、y、z：方向

具体实施方式

应理解，以下公开内容提供用于实现本发明的不同特征的许多不同的实施例或实例。以下阐述组件及构造的具体实施例或实例以简化本发明。当然，这些仅为实例且不旨在进行限制。举例来说，各元件的尺寸并非仅限于所公开的范围或值，而是可取决于装置的工艺条件及/或所需性质。此外，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有额外特征、从而使得所述第一特征与所述第二特征可能不直接接触的实施例。为简洁及清晰起见，可以不同比例任意地绘制各种特征。

此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示出的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括装置在使用或操作中的不同定向。设备可具有其他定向(旋转90度或其他定向)，且本文中所用的空间相对性描述语可同样相应地进行解释。另外，用语“由…制成(beingmadeof)”可意指“包含”或“由…组成”。在本发明中，除非另有说明，否则短语“a、b及c中的一者”意指“a、b及/或c”(a、b、c、a及b、a及c、b及c、或者a及b及c)，且并非意指来自a的一个元素、来自b的一个元素及来自c的一个元素。

图1示出根据本发明实施例沿着x方向或源极-漏极方向被剖切的半导体装置。在一些实施例中，所述半导体装置包括晶体管部分。在一些实施例中，所述晶体管部分包括平面晶体管(场效晶体管(fieldeffecttransistor，fet))。在一些实施例中，所述晶体管部分包括环栅晶体管(surroundinggatetransistor)或鳍式场效晶体管(finfet)。在当前技术节点中，形成在si衬底之上的具有高介电常数介电质及金属栅极(high-kdielectricandmetalgate，hkmg)的鳍式场效晶体管是标准的。下一代鳍式场效晶体管可为ge场效晶体管、sige场效晶体管、全环栅(gate-all-around，gaa)场效晶体管。出于示范目的，在图1中示出平面晶体管。晶体管部分形成在衬底100上。在一些实施例中，衬底100至少在其表面部分上包括单晶半导体层。衬底100可包含单晶半导体材料，例如但不限于si、ge、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb、及inp。在某些实施例中，衬底100由晶体硅制成。

在图1中，所述半导体装置包括缓冲层110。在一些实施例中，缓冲层110是sige层或氧化物层，例如氧化硅、氧化钛、氧化钼、氧化锌、氧化铟、氧化钨、氧化镁、氧化钙、氧化锡等。在一些实施例中，缓冲层110具有对形成在其之上的层的应力及应变进行调整的功能。在一些实施例中，缓冲层110防止泄漏电流从形成在缓冲层110之上的层传递到形成在衬底100上的其他装置。通常，对sige场效晶体管或ge场效晶体管使用sige缓冲层。对于si场效晶体管，不使用缓冲层，且在一些实施例中，从si场效晶体管移除缓冲层110。

在图1中，所述半导体装置还包括第一井层120，第一井层120的一部分用作晶体管部分中的电荷载流子传输沟道。在一些实施例中，第一井层120被适当掺杂。第一井层120包括作为源极区/漏极区的扩散区140(在下文中，出于示范目的，左扩散区140被指派为晶体管部分的源极区，且右扩散区140被指派为晶体管部分的漏极区。所属领域中的普通技术人员应理解，作为另一选择，左扩散区140及右扩散区140可分别是晶体管的漏极区及源极区)。扩散区140是通过以离子植入方法对第一井层120进行掺杂而形成。晶体管部分进一步包括隔离绝缘层130，隔离绝缘层130也被称为浅沟槽隔离(shallowtrenchisolation，sti)层。隔离绝缘层130由例如以下等适合的介电材料制成：氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐玻璃(fluorine-dopedsilicateglass，fsg)、低介电常数介电质(例如掺碳氧化物)、极低介电常数介电质(例如多孔掺碳二氧化硅)、聚合物(例如聚酰亚胺)、及其组合。

在一些实施例中，晶体管部分进一步包括设置在源极区/漏极区140上的第二半导体层150，所述第二半导体层150作为源极/漏极结构。

在源极区/漏极区140之间，晶体管部分包括由栅极介电层160以及栅极电极层170形成的栅极堆叠，所述栅极介电层160位于第一井层120的介于源极区/漏极区140之间的沟道区上。在一些实施例中，栅极电极层170是单层式或多层式结构。在一些实施例中，栅极电极层170是多晶硅。此外，在一些实施例中，栅极电极层170是经过均匀或非均匀掺杂的掺杂多晶硅。在一些替代实施例中，栅极电极层170包含金属(例如al、cu、w、ti、ta、tin、tial、tialn、tan、nisi、cosi)、功函数与衬底材料兼容的其他导电材料、或其组合。在本实施例中，栅极电极层170具有在约20nm至约100nm的范围中的厚度。

在一些实施例中，栅极介电层160包含氧化硅、氮化硅、氮氧化硅、或高介电常数介电质。高介电常数介电质包括金属氧化物。用作高介电常数介电质的金属氧化物的实例包括以下金属的氧化物：li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、及/或其混合物。在本实施例中，栅极介电层160是厚度在约1nm至约5nm的范围中的高介电常数介电层。在一些实施例中，栅极介电层160进一步包括界面层(interfaciallayer)(图中未示出)，以减少栅极介电层160与第一井层120的沟道之间的损坏。在一些实施例中，界面层包含以化学方式形成的氧化硅。

栅极堆叠由侧壁间隔物180环绕，侧壁间隔物180将栅极堆叠与源极区/漏极区140分隔开。侧壁间隔物180包含sin、sion、sicn、sico、siocn或任何其他适合的介电材料中的一者或多者。

晶体管部分由第一层间介电(interlayerdielectric，ild)层300a、300b、300d、300f、300h、300j及300l覆盖，在各所述第一层间介电层中，分别形成贯通孔且通过以导电材料填充所述贯通孔而形成通孔190a、190b、190c、190d、190e、190f、190g、190h、190i、190j、190k及190l。在一些实施例中，第一层间介电层300a及300b是一个层而非两个层。两个层间介电层300a及300b便于所述层间介电层上的装置形成(例如，在第一层间介电层300a中形成控制装置400a，同时可在层间介电层300b中形成通孔)。在一些实施例中，通孔是由包括以下中的一者或多者在内的导电材料形成：co、ni、w、ti、ta、cu、al、mo、tin、tan、wsi2、ni-si、co-si、wn、tialn、tacn、tac、tasin、金属合金(例如ti-al合金、al-cu合金)、其他适合的材料、及/或其组合。在一些实施例中，所述导电材料是使用以下工艺而沉积：化学气相沉积(chemicalvapordeposition，cvd)、原子层沉积(atomiclayerdeposition，ald)、电镀、或先进行物理气相沉积(physicalvapordeposition，pvd)后进行可选的回焊工艺、或其他适合的膜形成工艺。

用于第一层间介电层300a、300b、300d、300f、300h、300j及300l的材料包括：包含si、o、c及/或h的无机化合物，例如氧化硅、sicoh及sioc；或者有机材料，例如聚合物。

晶体管部分还被第二层间介电层300c、300e、300g、300i及300k覆盖，通过分别将第二层间介电层300c、300e、300g、300i及300k图案化而在其中形成沟槽，且通过以导电材料填充所述沟槽而形成金属层200a、200b、200c、210a、210b、210c、210d、210e、210f、210g及210h。在一些实施例中，金属层200a、200b、200c、210a、210b、210c、210d、210e、210f、210g及210h是由包括以下中的一者或多者在内的导电材料形成：co、ni、w、ti、ta、cu、al、mo、tin、tan、wsi2、ni-si、co-si、wn、tialn、tacn、tac、tasin、金属合金(例如ti-al合金、al-cu合金)、其他适合的材料、及/或其组合。在一些实施例中，所述导电材料是使用以下工艺而沉积：化学气相沉积、原子层沉积、电镀、或先进行物理气相沉积后进行可选的回焊工艺、或其他适合的膜形成工艺。在一些实施例中，在填充贯通孔以形成通孔190a、190b、190c、190d、190e、190f、190g、190h、190i、190j、190k及190l之前先在第二层间介电层300c、300e、300g、300i及300k中图案化出金属层200a、200b、200c、210a、210b、210c、210d、210e、210f、210g及210h的沟槽，以使得金属层200a、200b、200c、210a、210b、210c、210d、210e、210f、210g及210h与通孔190a、190b、190c、190d、190e、190f、190g、190h、190i、190j、190k及190l是同时形成。

在一些实施例中，用于第二层间介电层300c、300e、300g、300i及300k的材料包括：包含si、o、c及/或h的无机化合物，例如氧化硅、sicoh及sioc；或有机材料，例如聚合物。在一些实施例中，第二层间介电层300c、300e、300g、300i及300k是由与第一层间介电层300a、300b、300d、300f、300h、300j及300l相同的材料形成。在一些实施例中，第二层间介电层300c、300e、300g、300i及300k是由与第一层间介电层300a、300b、300d、300f、300h、300j、及300l不同的材料形成。

在图1中，在与金属层210c相同的高度层级处形成有受控装置220。在一些实施例中，受控装置220是半导体组件，例如发光二极管、有机发光二极管、存储器、及处理器。在一些实施例中，受控装置220是存储器单元，例如磁性随机存取存储器(magneticrandomaccessmemory，mram)单元、相变随机存取存储器(phasechangerandomaccessmemory，pcram)单元、及/或阻变随机存取存储器(resistancechangerandomaccessmemory，rram)单元。

在图1中，源极区140上的所有通孔190a、190b、190c、190d、190e及190f在z方向上彼此交叠并对准，从而与由金属层200a、200b、200c、210a、210b及210c形成的接垫结构一起形成垂直布线结构。在一些实施例中，源极区140上的所有通孔190a、190b、190c、190d、190e及190f彼此完全交叠(即，各通孔在x-y平面中的最大平面内(in-plane)面积彼此交叠，且通孔中任一者的平面内面积中不存在任何未交叠的部分)。在一些实施例中，各通孔的及各接垫的几何中心位于x-y平面中直径小于约1.0nm的假想圆c(图2(a))内。在其他实施例中，圆c的直径小于约0.5nm。在一些实施例中，交叠的通孔(例如，190a及190b)的大小或面积并不相同。

在图1中，通孔的数目是六(6)个，但通孔的数目并非仅限于6个。垂直布线结构中通孔的数目可为两个、三个、四个或五个、或多于六个，且最多达二十个。

在图1中，受控装置220形成在与金属层210c相同的高度层级处。在一些实施例中，受控装置220通过接收由晶体管部分的漏极区140施加的不同电压而运行。从漏极区140供应的不同电压归因于由与金属层200a、200b、200c、210a、210b及/或210c连接的不同控制装置施加到源极区140的不同电压。

图2(a)示出图1所示半导体装置的俯视平面图。在一些实施例中，金属层200c及金属层210c被形成为在不同方向上延伸。也就是说，在图2(a)所示的实施例中，金属层200c在-x方向上延伸，且金属层210c在-y方向上延伸。

在图2(a)中，金属层200c的一个端部分接触与晶体管部分的源极区140交叠的通孔190f。金属层200c的相对端部分接触与另一金属层连接或与装置400a(例如电容器、电阻器、晶体管、处理器、逻辑电路、驱动器电路、及其组合)电连接的通孔190n(图2(a))。在一些实施例中，装置400a包括控制施加到源极区140的电压的控制装置，且这样一来，受控装置220的操作可由与接触金属层200c的通孔190n连接的控制装置控制。

在图2(a)中，金属层210c的一个端部分接触与晶体管部分的源极区140交叠的通孔190f。在一些实施例中，金属层210c的相对端部分接触与另一金属层连接或与装置410a(例如电容器、晶体管、处理器、逻辑电路、驱动器电路、及其组合)电连接的通孔190m。在一些实施例中，所述装置410a包括控制施加到源极区140的电压的控制装置，且这样一来，半导体装置的受控装置220的操作可由与接触金属层210c的通孔190m连接的控制装置控制。因此，受控装置220可由与通孔190n及/或190m连接的控制装置控制。在一些实施例中，控制装置直接而并非通过任何通孔接触金属层(例如，200c及210c)(图2(a)中未示出)。

在一些实施例中，受控装置220的操作取决于由控制装置(图2(a)中未示出)通过金属层200c及210c对晶体管部分的源极区140施加的电压(信号)的组合。控制装置的数目越高，施加到源极区140的信号的组合的数目就越高，受控装置220可执行操作的可能方式的数目就越高且受控装置220就具越多功能。

图2(b)示出图2(a)的替代实施例的俯视平面图。在图2(b)中，在一些实施例中，金属层200c及金属层210c被形成为在不同方向上延伸。也就是说，在图2(b)所示的实施例中，金属层200c在-x方向上延伸，且金属层210c在-y方向上并随后在-x方向上延伸。也就是说，金属层210c是弯折的金属层而非笔直的金属层。金属层210c被形成以为满足半导体装置的特定电路设计(例如，针对与金属层200c及/或210c连接的小控制装置进行设计)。

在图2(b)中，金属层200c的一个端部分接触与晶体管部分的源极区140交叠的通孔190f。金属层200c的相对端部分接触与另一金属层连接或与装置400a(例如，电容器、电阻器、晶体管、处理器、逻辑电路、驱动器电路、及其组合)电连接的通孔190n。在一些实施例中，装置400a包括控制施加到源极区140的电压的控制装置，且这样一来，受控装置220的操作可由与接触金属层200c的通孔190n连接的控制装置控制。在一些实施例中，控制装置400a直接而非通过任何通孔接触金属层200c。

在图2(b)中，金属层210c的一个端部分接触与晶体管部分的源极区140交叠的通孔190f。在一些实施例中，金属层210c的相对端部分接触与另一金属层连接或与装置410a(例如电容器、晶体管、处理器、逻辑电路、驱动器电路、及其组合)电连接的通孔190m。在一些实施例中，装置410a包括控制施加到源极区140的电压的控制装置，且这样一来，受控装置220的操作可由与接触金属层210c的通孔190m连接的控制装置控制。在一些实施例中，控制装置410a直接而非通过任何通孔接触金属层210c。

在一些实施例中，受控装置220的操作取决于由控制装置(例如，400a及410a)分别通过金属层200c及210c对晶体管部分的源极区140施加的电压(信号)的组合。控制装置的数目越高，施加到源极区140的信号的组合的数目就越高，受控装置220可执行操作的可能方式的数目就越高且受控装置220就具越多功能。

图2(c)示出图2(a)的替代实施例的俯视平面图。在图2(c)中，金属层210h与金属层210c在相同方向上延伸。在一些实施例中，金属层210h与金属层210c在不同方向(例如相垂直的方向，即x方向及-y方向)上延伸。金属层210h接触通孔190o，且控制装置(图2(c)中未示出)在漏极侧处连接到通孔190o以控制受控装置220。也就是说，由漏极区产生的电压被控制装置通过通孔190o及金属层210h施加的电压变更，以实现受控装置220的所需性能。

在图2(c)中，金属层200c的一个端部分接触与晶体管部分的源极区140交叠的通孔190f。金属层200c的相对端部分接触与另一金属层连接或与装置400a(例如电容器、电阻器、晶体管、处理器、逻辑电路、驱动器电路、及其组合)电连接的通孔190n(图2(c))。在一些实施例中，装置400a包括控制施加到源极区140的电压的控制装置，且这样一来，受控装置220的操作可由与接触金属层200c的通孔190n连接的控制装置控制。

在图2(c)中，金属层210c的一个端部分接触与晶体管部分的源极区140交叠的通孔190f。在一些实施例中，金属层210c的相对端部分接触与另一金属层连接或与装置410a(例如电容器、晶体管、处理器、逻辑电路、驱动器电路、及其组合)电连接的通孔190m。在一些实施例中，装置410a包括控制施加到源极区140的电压的控制装置，且这样一来，受控装置220的操作可由与接触金属层210c的通孔190m连接的控制装置控制。在一些实施例中，控制装置410a直接而非通过任何通孔接触金属层210c。

图2(c)所示实施例进一步包括金属层210h。金属层210h的一个端部分接触与晶体管部分的漏极区140交叠的通孔190l。在一些实施例中，金属层210h的相对端部分接触与另一金属层连接或与装置410e(例如电容器、晶体管、处理器、逻辑电路、驱动器电路、及其组合)电连接的通孔190o。在一些实施例中，装置410e包括控制施加到漏极区140的电压的控制装置，且这样一来，受控装置220的操作可由与接触金属层210h的通孔190o连接的控制装置控制。在一些实施例中，控制装置410e直接而非通过任何通孔接触金属层210h。

在一些实施例中，受控装置220的操作取决于由控制装置(例如，400a、410a及410e)分别通过金属层200c、210c及210h对晶体管部分的源极区140及漏极区140施加的电压(信号)的组合。控制装置的数目越高，施加到源极区140及漏极区140的信号的组合的数目就越高，受控装置220可执行操作的可能方式的数目就越高且受控装置220就具越多功能。

在一些实施例中，通孔190f、190m、190n、190l及190o具有矩形平面内横截面形状。在一些实施例中，通孔190f、190m、190n、190l及190o具有如下的平面内横截面形状：圆形、椭圆形、三角形、正方形、带圆角的正方形、五边形、六边形等。在一些实施例中，例如源极区侧中交叠的通孔具有相同的平面内横截面形状，同时例如漏极区侧中交叠的通孔具有相同的平面内横截面形状。在一些实施例中，源极区侧中的通孔具有与漏极区侧中的通孔不同的平面内横截面形状。在一些实施例中，源极区侧中的通孔具有与漏极区侧中的通孔相同的平面内横截面形状。

图3、图4、图5、图6、图7、图8(a)或图8(b)、图9(a)或图9(b)、及图10(a)或图10(b)示出根据本发明实施例形成图1所示半导体装置的一部分的循序制造操作。应理解，在循序制造工艺中，可在图3至图10(b)所示阶段之前、期间及之后提供一个或多个额外操作，且可替换或消除以下所述操作中的一些操作，作为方法的额外实施例。操作/工艺的次序可为可互换的。在图3中，通过例如以下等沉积方法在衬底100上形成缓冲层110：化学气相沉积，包括低压化学气相沉积(lowpressurecvd，lpcvd)及等离子增强化学气相沉积(plasmaenhancedcvd，pecvd)；原子层沉积；物理气相沉积，例如脉冲激光沉积(pulsedlaserdeposition，pld)；溅镀；蒸发沉积；或其他适合的工艺，例如湿热氧化(wetthermaloxidation)方法。在一些实施例中，缓冲层110是sige层。

在图4中，通过例如以下等沉积方法在衬底100之上形成第一井层120：化学气相沉积，包括低压化学气相沉积及等离子增强化学气相沉积；原子层沉积；物理气相沉积，例如脉冲激光沉积；溅镀；蒸发沉积；或其他适合的工艺。在一些实施例中，形成第一井层120被以降低应力/应变的厚度。在一些实施例中，例如(但不限于)，第一井层120被形成为具有约2nm至约20nm的厚度。在一些实施例中，第一井层120包括锗层或硅层。此外，通过n型掺杂剂对第一井层120进行掺杂以提高电荷载流子浓度，且在某些实施例中，所述n型掺杂剂包括磷。可在沉积第一井层120期间通过就地掺杂及/或可通过离子植入来实施掺杂操作。这样一来，第一井层120可为掺磷锗层或掺磷硅层。在一些实施例中，不形成缓冲层110，且以适当的掺杂剂对衬底100进行局部掺杂，从而形成井层120。

在图5中，通过刻蚀工艺、长膜工艺(例如化学气相沉积、可流动化学气相沉积(flowablecvd，fcvd))或旋涂玻璃(spin-on-glass)工艺、及平面化工艺(例如化学机械抛光)来形成浅沟槽隔离层(其也被称为隔离绝缘层130)，然而可使用任何可接受的工艺。在其他实施例中，浅沟槽隔离层130是在形成井层120及/或缓冲层110之前形成，且井层120及/或缓冲层110是在半导体衬底100的未形成有浅沟槽隔离层的表面之上形成。

在图6及图7中，在第一井层120上形成栅极堆叠，且所述栅极堆叠包括栅极介电层160及栅极电极层170。栅极介电层160是使用例如以下等适合的工艺而形成：物理气相沉积、化学气相沉积、原子层沉积、热氧化、紫外臭氧氧化、或其组合。栅极电极层170可通过使用化学气相沉积(包括低压化学气相沉积及等离子增强化学气相沉积)、物理气相沉积、原子层沉积、或其他适合的工艺而形成。所形成的栅极电极层170及栅极介电层160通过光刻与刻蚀方法被图案化。在一些实施例中，使用栅极替换(gatereplacement)技术。

图8(b)示出在第一井层120中的源极区140及漏极区140处形成扩散区的操作。所述扩散区是通过使用栅极电极层170作为掩模进行离子植入以对第一井层120进行掺杂而形成。在一些实施例中，掺杂剂浓度处于从约5×10¹⁷cm^-3至约5×10¹⁸cm^-3的范围中。

图9(b)示出环绕栅极堆叠形成侧壁间隔物180的操作。可通过原子层沉积或化学气相沉积或者任何其他适合的方法以及各向异性刻蚀来形成侧壁间隔物180。

在图10(b)中，在一些实施例中，通过包括低压化学气相沉积及等离子增强化学气相沉积、物理气相沉积、原子层沉积、或其他适合的工艺，例如包括气相外延(vapor-phaseepitaxy，vpe)、化学气相沉积、分子束外延(molecular-beamepitaxy，mbe)、液相外延(liquid-phaseepitaxy，lpe)在内的外延成长方法在第一井层120中的源极区140及漏极区140上以外延方式生长第二半导体层150。第二半导体层150被形成为在结构中施加应力/应变的厚度。在一些实施例中，例如(但不限于)，第二半导体层150被形成为具有约2nm至约20nm的厚度。在一些实施例中，第二半导体层150包括sige层、sip层、sic层、及/或sicp层。此外，通过n型掺杂剂对第二半导体层150进行掺杂以提高电荷载流子浓度，且在某些实施例中，n型掺杂剂包括磷。可通过就地沉积或离子植入来实施掺杂操作。这样一来，第二半导体层150可为掺磷硅层。掺磷si层可降低例如通孔190a(图1)等金属层与第二半导体层150之间的界面处的接触电阻。

在一些实施例中，代替如图8(b)、图9(b)、及图10(b)所示通过离子植入来形成源极区140及漏极区140(图8(b))并在源极区140及漏极区140上形成第二半导体层150(图10(b))，在图9(a)中，通过一个或多个光刻与刻蚀操作来对第一井层120(图8(a))中将要成为源极区及漏极区的区进行开槽，从而形成凹槽140’，且在图10(a)中，在凹槽140’中及凹槽140’之上以外延方式形成第二半导体层150。在一些实施例中，凹槽140’是在形成侧壁间隔物180之后形成(图9(a))。在某一实施例中，第二半导体层150是选择性地形成在凹槽140’中及凹槽140’之上。

图11示出在晶体管部分及衬底100上形成介电结构的操作。形成介电结构的操作是通过使用例如化学气相沉积技术或物理气相沉积技术等沉积技术来执行。在一些实施例中，形成介电结构的操作包括形成彼此上下堆叠的层间介电层300a及300b。在一些实施例中，层间介电层300a及300b由氧化硅、sioc、sion、及/或siocn形成。在一些实施例中，层间介电层300a及300b是由连续沉积的相同材料形成。在一些实施例中，层间介电层300a及300b是由不同材料形成。视用于形成层间介电层300a及300b的材料而定，对于由相同材料形成的层间介电层300a及300b，层间介电层300a及300b的刻蚀速率是相同的，且对于由不同材料形成的层间介电层300a及300b，层间介电层300a及300b的刻蚀速率是不同的。对于不同的刻蚀速率，层间介电层300a可在层间介电层300b被刻蚀时充当刻蚀停止层，以在层间介电层300a上为通孔形成例如贯通孔等结构。在此种情形中，层间介电层300a完全覆盖晶体管部分(图中未示出)。

图12示出在层间介电层300b中形成贯通孔的操作。在一些实施例中，形成贯通孔的操作包括使用例如干刻蚀技术、光刻与刻蚀方法、定向性刻蚀方法、及回旋共振等离子刻蚀(cyclotronresonanceplasmaetching)等刻蚀技术来移除层间介电层300b的一部分。通过使用例如以下等方法填充所述贯通孔来形成通孔190a及190g：化学气相沉积，包括低压化学气相沉积及等离子增强化学气相沉积；原子层沉积；非保形物理气相沉积(non-conformalpvd)，例如脉冲激光沉积；溅镀；蒸发沉积；阴极电弧沉积；电子束物理气相沉积；或其他适合的工艺。在一些实施例中，通孔190a及190g是完全穿透层间介电层300b的穿孔。在一些实施例中，通孔190a及190g中的每一者具有穿透层间介电层300b的垂直部分及未穿透层间介电层300b的另一垂直部分，且这样一来，通孔190a或190g局部地穿透层间介电层300b。此种结构的通孔190a或190g具有沿着通孔190a或190g的垂直轴调整电阻的功能，以满足特定装置设计，从而出于各种目的而使装置实施特定功能。在一些实施例中，此种局部穿透式通孔结构具有使通孔190a及190g的电阻平衡的功能，以实现装置的相同电阻值。在一些实施例中，此种局部穿透式通孔结构在源极部分140及漏极部分140处具有不同电阻，以出于特定目的而实现特定晶体管部分。

图13示出形成层间介电层300c并在层间介电层300c中形成金属层200a及210d的操作。在一些实施例中，使用例如化学气相沉积技术或物理气相沉积技术等沉积技术来执行形成层间介电层300c的操作。在一些实施例中，层间介电层300c由氮化硅、碳化硅或氧化硅形成。在一些实施例中，层间介电层300c是由与层间介电层300b相同的材料形成。在一些实施例中，层间介电层300c是由与层间介电层300b不同的材料形成。视用于形成层间介电层300c及300b的材料而定，对于由相同材料形成的层间介电层300c及300b，层间介电层300c及300b的刻蚀速率是相同的，且对于由不同材料形成的层间介电层300c及300b，层间介电层300c及300b的刻蚀速率是不同的。

将所形成的层间介电层300c图案化，以形成待由金属填充从而形成金属层200a及210d的沟槽。在一些实施例中，图案化技术是例如使用掩模进行的深紫外(deepultraviolet，duv)光刻及等离子刻蚀或回旋等离子刻蚀方法等的光刻与刻蚀方法。通过使用例如以下等方法填充所述沟槽来形成金属层200a及210d：化学气相沉积，包括低压化学气相沉积及等离子增强化学气相沉积；原子层沉积；非保形物理气相沉积，例如脉冲激光沉积；溅镀；蒸发沉积；阴极电弧沉积；电子束物理气相沉积；或其他适合的工艺。在一些实施例中，金属层200a及210d是由选自用于形成通孔190a及190g的上述材料中的材料形成。在一些实施例中，金属层200a及210d是由与通孔190a及190g相同的材料形成。在一些实施例中，金属层200a及210d是由与通孔190a及190g不同的材料形成。在一些实施例中，金属层200a及210d与所述通孔190a及190g是在同一处理腔室中以同一工艺形成。在一些实施例中，金属层200a及210d与通孔190a及190g是以在同一腔室中实施或通过晶片平移机构而在不同腔室中实施的不同的工艺形成。在一些实施例中，应用双重镶嵌(dualdamascene)方法。

在图14、图15及图16中，层间介电层300d、300e、300f、300g、300h、300i、300j、300k及300l的形成、通孔190b、190c、190d、190e、190f、190h、190i、190j、190k、190l的形成、以及金属层200b、200c、210a、210b、210c、210e、210f、210g及210h的形成均使用以上在图11、图12及图13中所述的操作。在一些实施例中，图14、图15及图16中的操作是以多种方法及材料的任一组合(包括相同方法、不同方法、对于某些层使用相同方法且对于某些层使用不同方法、相同材料、及不同材料)而实施。

在图17中，在与金属层210c相同的高度层级处形成受控装置220。在一些实施例中，受控装置220是半导体组件，例如发光二极管、有机发光二极管、存储器、及处理器。在一些实施例中，受控装置220通过接收由晶体管部分的漏极区140施加的不同电压而运行。

图18示出根据本发明另一实施例的半导体装置的剖视图。在图18中，形成有控制装置400a、400b及400c，且其分别连接到金属层200a、200b及200c，以对施加到源极区的电压施加不同的控制。在一些实施例中，控制装置400a、400b及400c中的每一者对源极区140施加相同的电压。在一些实施例中，控制装置400a、400b及400c中的每一者对源极区施加不同或相同的电压。虽然在图18的视图中被隐藏，然而控制装置410a、410b及410c(由虚线描画出轮廓)分别与金属层210a、210b及210c连接，以对施加到源极区的电压施加不同的控制。由所施加的各电压而成的组合电压对源极区140及晶体管部分进行控制。在图18所示实施例中，漏极区140不具有与金属层210d、210e、210f、210g及210h连接的任何控制装置。这样一来，可通过垂直结构在减小衬底100的表面积的同时进一步增强受控装置220的可控制性。

图19示出根据本发明另一实施例的半导体装置的剖视图。图19所示半导体装置类似于图18所示实施例，差别在于金属层210d、210e、210f、210g及210h的与经堆叠通孔相对的端部分分别连接到控制装置410d、410e、410f、410g及410h，以从控制装置410d、410e、410f、410g及410h接收相同或不同的电压。这样一来，可通过垂直结构在减小衬底100的表面积的同时进一步增强受控装置220的可控制性。由虚线所示的控制装置位于金属层的远离通孔的端部分处，且所述虚线用于指示控制装置沿着y轴的交叠位置。

图20示出根据本发明实施例形成图1所示半导体装置的方法的流程图。所述方法包括：操作s2001：提供衬底；操作s2002：在衬底上形成具有源极区及漏极区的薄膜晶体管。在操作s2002之后，在源极区及漏极区上执行两组操作s2003至s2007及s2008至s2012。可同时在源极区及漏极区上执行所述两组操作或者以在源极区上完成其对应的序列并接着在漏极区上完成其对应的序列的顺序来对源极区及漏极区执行所述两组操作。也就是说，所述方法包括在s2003处(即，在源极区上)进行以下操作：s2004：在源极区上形成第一通孔；s2005：在第一通孔上形成沿着第一方向延伸的第一金属层；s2006：在第一金属层上形成与第一通孔完全交叠的第二通孔；以及s2007：在第二通孔上形成沿着与第一方向不同的第二方向延伸的第二金属层。所述方法还包括在s2008处(即，在漏极区上)进行以下操作：s2009：在漏极区上与第一通孔相同的高度层级处形成第三通孔；s2010：在第三通孔上形成第三金属层；s2011：在第三金属层上形成与第三通孔完全交叠的第四通孔；以及s2012：在第四通孔上形成受控装置，且所述装置处于与第二金属层相同的高度层级并由薄膜晶体管控制。

图21示出根据本发明实施例具有垂直布线结构的半导体装置。在一些实施例中，所述半导体装置包括晶体管部分。在一些实施例中，所述晶体管部分包括平面晶体管。在一些实施例中，所述晶体管部分包括环栅晶体管或鳍式场效晶体管。出于示范目的，在图21中示出平面晶体管(场效晶体管)来作为实例。所述晶体管部分形成在衬底100上。在一些实施例中，衬底100至少在其表面部分上包括单晶半导体层。在一些实施例中，衬底100包含单晶半导体材料，例如但不限于si、ge、sige、gaas、insb、gap、gasb、inalas、ingaas、gasbp、gaassb、及inp。在某些实施例中，衬底100由晶体硅制成。

在图21中，所述半导体装置包括缓冲层110。在一些实施例中，缓冲层110是sige层或氧化物层，例如氧化硅、氧化钛、氧化钼、氧化锌、氧化铟、氧化钨、氧化镁、氧化钙、氧化锡等。在一些实施例中，缓冲层110具有对形成在其之上的层的应力及应变进行调整的功能。在一些实施例中，缓冲层110防止泄漏电流从形成在缓冲层110之上的层传递到形成在衬底100上的其他装置。

在图21中，所述半导体装置还包括第一井层120，第一井层120的一部分用作晶体管部分中的电荷载流子传输沟道。在一些实施例中，第一井层120是由例如晶体硅及锗等半导电材料形成。第一井层120设置在衬底100上的缓冲层110上。第一井层120包括作为源极区及漏极区的扩散区140(在下文中，出于示范目的，左扩散区140被指派为晶体管部分的源极区，且右扩散区140被指派为晶体管部分的漏极区；且所属领域中的普通技术人员应理解，左扩散区140及右扩散区140可分别为晶体管的漏极区及源极区)。扩散区140是通过使用离子植入方法对第一井层120进行掺杂而形成。所述晶体管部分进一步包括隔离绝缘层130，隔离绝缘层130也被称为浅沟槽隔离层。隔离绝缘层130由例如以下等适合的介电材料制成：氧化硅、氮化硅、氮氧化硅、掺氟硅酸盐玻璃、低介电常数介电质(例如掺碳氧化物)、极低介电常数介电质(例如多孔掺碳二氧化硅)、聚合物(例如聚酰亚胺)、及这些材料的组合。

所述晶体管部分进一步包括设置在源极区140及漏极区140上的第二半导体层150。

在源极区140与漏极区140之间，晶体管部分包括由栅极介电层160以及栅极电极层170形成的栅极堆叠，所述栅极介电层160位于第一井层120的介于源极区140与漏极区140之间的沟道区上。在一些实施例中，栅极电极层170是单层式或多层式结构。在一些实施例中，栅极电极层170是多晶硅。此外，在一些实施例中，栅极电极层170是经过均匀或非均匀掺杂的掺杂多晶硅。在一些替代实施例中，栅极电极层170包含金属(例如al、cu、w、ti、ta、tin、tial、tialn、tan、nisi、cosi)、功函数与衬底材料兼容的其他导电材料、或这些材料的组合。在本实施例中，栅极电极层170具有在约20nm至约100nm的范围中的厚度。

在一些实施例中，栅极介电层160包含氧化硅、氮化硅、氮氧化硅、或高介电常数介电质。高介电常数介电质包括金属氧化物。用作高介电常数介电质的金属氧化物的实例包括以下的氧化物：li、be、mg、ca、sr、sc、y、zr、hf、al、la、ce、pr、nd、sm、eu、gd、tb、dy、ho、er、tm、yb、lu、及/或其混合物。在本实施例中，栅极介电层160是厚度在约1nm至约5nm的范围中的高介电常数介电层。在一些实施例中，栅极介电层160进一步包括界面层(图中未示出)，以减少栅极介电层160与第一井层120的沟道之间的损坏。在一些实施例中，界面层包含以化学方式形成的氧化硅。

栅极堆叠由侧壁间隔物180环绕，侧壁间隔物180将栅极堆叠与源极区140及漏极区140分隔开。侧壁间隔物180包含sin、sion、sicn、sico、siocn、或任何其他适合的介电材料中的一者或多者。

晶体管部分由第一层间介电层300a、300b、300d、300f、300h、300j及300l覆盖，在各所述第一层间介电层中，分别形成贯通孔，且形成被保护层190a’、190b’、190c’、190d’、190e’、190f’、190g’、190h’、190i’、190j’、190k’及190l’环绕的通孔190a、190b、190c、190d、190e、190f、190g、190h、190i、190j、190k及190l，所述通孔是通过以导电材料填充涂布有所述保护层的贯通孔来分别形成。在一些实施例中，保护层190a’、190b’、190c’、190d’、190e’、190f’、190g’、190h’、190i’、190j’、190k’及190l’由例如氮化钛或氮化钽等材料形成。所述保护层用作障壁层，以防止材料扩散到被所述保护层环绕的通孔中而污染所述通孔并影响所述通孔的经预先设计的电阻，且防止导电材料扩散到层间介电层而形成泄漏电流路径。在一些实施例中，保护层190a’、190b’、190c’、190d’、190e’、190f’、190g’、190h’、190i’、190j’、190k’及190l’是通过例如化学气相沉积、金属有机化学气相沉积(metalorganicchemicalvapordeposition，mocvd)及保形物理气相沉积方法等电镀方法而形成。在一些实施例中，通孔是由包括以下中的一者或多者在内的导电材料形成：co、ni、w、ti、ta、cu、al、mo、tin、tan、wsi2、ni-si、co-si、wn、tialn、tacn、tac、tasin、金属合金(例如ti-al合金、al-cu合金)、其他适合的材料、及/或其组合。在一些实施例中，所述导电材料是使用以下工艺而沉积：化学气相沉积、原子层沉积、电镀、或先进行物理气相沉积后进行可选的回焊工艺、或者其他适合的膜形成工艺。

用于第一层间介电层300a、300b、300d、300f、300h、300j及300l的材料包括：包含si、o、c及/或h的无机化合物，例如氧化硅、sicoh及sioc；或有机材料，例如聚合物。

晶体管部分还被第二层间介电层300c、300e、300g、300i及300k覆盖，通过分别将第二层间介电层300c、300e、300g、300i及300k图案化而在其中形成沟槽。通过以导电材料填充所述沟槽而形成金属层200a、200b、200c、210a、210b、210c、210d、210e、210f、210g及210h。在一些实施例中，金属层200a、200b、200c、210a、210b、210c、210d、210e、210f、210g及210h是由包括以下中的一者或多者在内的导电材料形成：co、ni、w、ti、ta、cu、al、mo、tin、tan、wsi2、ni-si、co-si、wn、tialn、tacn、tac、tasin、金属合金(例如ti-al合金、al-cu合金)、其他适合的材料、及/或其组合。在一些实施例中，所述导电材料是使用以下工艺而沉积：化学气相沉积、原子层沉积、电镀、或先进行物理气相沉积后进行可选的回焊工艺、或其他适合的膜形成工艺。在一些实施例中，在填充贯通孔以形成通孔190a、190b、190c、190d、190e、190f、190g、190h、190i、190j、190k及190l之前先在第二层间介电层300c、300e、300g、300i及300k中图案化出金属层200a、200b、200c、210a、210b、210c、210d、210e、210f、210g及210h的沟槽，以使得金属层200a、200b、200c、210a、210b、210c、210d、210e、210f、210g及210h与通孔190a、190b、190c、190d、190e、190f、190g、190h、190i、190j、190k及190l是同时形成。

在一些实施例中，用于第二层间介电层300c、300e、300g、300i及300k的材料包括：包含si、o、c及/或h的无机化合物，例如氧化硅、sicoh及sioc；或有机材料，例如聚合物。在一些实施例中，第二层间介电层300c、300e、300g、300i及300k是由与第一层间介电层300a、300b、300d、300f、300h、300j、及300l相同的材料形成。在一些实施例中，第二层间介电层300c、300e、300g、300i及300k是由与第一层间介电层300a、300b、300d、300f、300h、300j、及300l不同的材料形成。

在图21中，在与金属层210c相同的高度层级处形成有受控装置220。在一些实施例中，受控装置220是半导体组件，例如发光二极管、有机发光二极管、存储器、及处理器。在一些实施例中，受控装置220是存储器单元，例如磁性随机存取存储器单元、相变随机存取存储器单元、及/或阻变随机存取存储器单元。

在图21中，源极区140上的所有通孔190a、190b、190c、190d、190e及190f彼此交叠，从而与被金属层200a、200b、200c、210a、210b及210c占据的沟槽一起形成垂直布线结构。在一些实施例中，源极区140上的所有通孔190a、190b、190c、190d、190e及190f彼此完全交叠(即，各通孔在x-y平面中的最大平面内面积彼此交叠，且通孔中任一者的平面内面积中不存在任何未交叠的部分)。

图22、图23、图24、图25、图26、图27、图28、及图29示出根据本发明实施例形成图21所示半导体装置的一部分的循序制造操作。在图22中，通过例如以下等沉积方法在衬底100上形成缓冲层110：化学气相沉积，包括低压化学气相沉积及等离子增强化学气相沉积；原子层沉积；物理气相沉积，例如脉冲激光沉积；溅镀；蒸发沉积；或其他适合的工艺，例如湿热氧化方法。在一些实施例中，缓冲层110是sige层。

在图23中，通过例如以下等沉积方法在衬底100之上形成第一井层120：化学气相沉积，包括低压化学气相沉积及等离子增强化学气相沉积；原子层沉积；物理气相沉积，例如脉冲激光沉积；溅镀；蒸发沉积；或其他适合的工艺。在一些实施例中，第一井层120被形成为降低应力/应变的厚度。在一些实施例中，例如(但不限于)，第一井层120被形成为具有约2nm至约20nm的厚度。在一些实施例中，第一井层120包括锗层或硅层。此外，通过n型掺杂剂对第一井层120进行掺杂以提高电荷载流子浓度，且在某些实施例中，所述n型掺杂剂包括磷。可在沉积第一井层120期间通过就地掺杂及/或可通过离子植入来实施掺杂操作。这样一来，第一井层120可为掺磷锗层或掺磷硅层。在一些实施例中，不形成缓冲层110，且以适当的掺杂剂对衬底100进行局部掺杂，从而形成井层120。

在图24中，通过刻蚀工艺、膜形成工艺(例如化学气相沉积、可回焊化学气相沉积)或旋涂玻璃工艺、及平面化工艺(例如化学机械抛光)来形成浅沟槽隔离层(其也被称为隔离绝缘层130)，然而可使用任何可接受的工艺。

在图25及图26中，在第一井层120上形成栅极堆叠，且所述栅极堆叠包括栅极介电层160及栅极电极层170。栅极介电层160是使用例如以下等适合的工艺而形成：物理气相沉积、化学气相沉积、原子层沉积、热氧化、紫外臭氧氧化、或其组合。栅极电极层170可通过使用化学气相沉积(包括低压化学气相沉积及等离子增强化学气相沉积)、物理气相沉积、原子层沉积、或其他适合的工艺而形成。所形成的栅极电极层170及栅极介电层160通过光刻与刻蚀方法被图案化。在一些实施例中，使用栅极替换技术。

图27示出在第一井层120中的源极区140及漏极区140处形成扩散区的操作。所述扩散区是通过使用栅极电极层170作为掩模进行离子植入以对第一井层120进行掺杂而形成。在一些实施例中，掺杂剂浓度处于从约5×10¹⁷cm^-3至约5×10¹⁸cm^-3的范围中。

图28示出环绕栅极堆叠形成侧壁间隔物180的操作。可通过原子层沉积或化学气相沉积或者任何其他适合的方法及各向异性刻蚀来形成侧壁间隔物180。

在图29中，在一些实施例中，通过例如以下等沉积方法在第一井层120中的源极区140及漏极区140上形成第二半导体层150：化学气相沉积，包括低压化学气相沉积及等离子增强化学气相沉积；原子层沉积；物理气相沉积，例如脉冲激光沉积；溅镀；蒸发沉积；或其他适合的工艺。第二半导体层150被形成为在结构中施加应力/应变的厚度。在一些实施例中，例如(但不限于)，第二半导体层150被形成为具有约2nm至约20nm的厚度。在一些实施例中，第二半导体层150包括sige层、sip层、sic层、及/或sicp层。此外，通过n型掺杂剂对第二半导体层150进行掺杂以提高电荷载流子浓度，且在某些实施例中，所述n型掺杂剂包括磷。可通过就地沉积或离子植入来实施掺杂操作。这样一来，第二半导体层150可为掺磷硅层。掺磷si层可降低例如通孔190a(图21)等金属层与第二半导体层150之间的界面处的接触电阻。

图30示出在晶体管部分及衬底100上形成介电结构的操作。使用例如化学气相沉积技术或物理气相沉积技术等沉积技术来执行形成介电结构的操作。在一些实例中，形成介电结构的操作包括形成彼此上下堆叠的层间介电层300a及300b。在一些实施例中，层间介电层300a及300b由氮化硅、碳化硅或氧化硅形成。在一些实施例中，层间介电层300a及300b是由相同材料形成。在一些实施例中，层间介电层300a及300b是由不同材料形成。视用于形成层间介电层300a及300b的材料而定，对于由相同材料形成的层间介电层300a及300b，层间介电层300a及300b的刻蚀速率是相同的，且对于由不同材料形成的层间介电层300a及300b，层间介电层300a及300b的刻蚀速率是不同的。

图31、图32及图33示出在层间介电层300b中形成贯通孔、保护层190a’及190g’、以及通孔190a及190g的操作。在图31中，在一些实施例中，形成贯通孔的操作包括使用例如干刻蚀技术、光刻与刻蚀方法、定向性刻蚀方法、及回旋共振等离子刻蚀等刻蚀技术来移除层间介电层300b的一部分。

在图32中，通过例如化学气相沉积、金属有机化学气相沉积及保形物理气相沉积方法等电镀方法在贯通孔的内表面上形成保护层190a’、190b’、190c’、190d’、190e’、190f’、190g’、190h’、190i’、190j’、190k’及190l’。保护层190a’、190b’、190c’、190d’、190e’、190f’、190g’、190h’、190i’、190j’、190k’及190l’是由例如氮化钛或氮化钽等材料形成。

在图33中，通过使用例如以下等方法填充所述贯通孔来形成通孔190a及190g：化学气相沉积，包括低压化学气相沉积及等离子增强化学气相沉积；原子层沉积；非保形物理气相沉积，例如脉冲激光沉积；溅镀；蒸发沉积；阴极电弧沉积；电子束物理气相沉积；或其他适合的工艺。在一些实施例中，通孔190a及190g是完全穿透层间介电层300b的穿孔。在一些实施例中，通孔190a及190g中的每一者具有穿透层间介电层300b的垂直部分及未穿透层间介电层300b的另一垂直部分，且这样一来，通孔190a或190g局部穿透层间介电层300b。此种结构的通孔190a或190g具有沿着通孔190a或190g的垂直轴调整电阻的功能，以满足特定装置设计，从而出于各种目的而使装置实施特定功能。在一些实施例中，此种局部穿透式通孔结构具有使通孔190a及190g的电阻平衡的功能，以实现装置的相同电阻值。在一些实施例中，此种局部穿透式通孔结构在源极部分140及漏极部分140处具有不同电阻，以出于特定目的而实现特定晶体管部分。

图34示出形成层间介电层300c并在层间介电层300c中形成金属层200a及210d的操作。使用例如化学气相沉积技术或物理气相沉积技术等沉积技术来执行形成层间介电层300c的操作。在一些实施例中，层间介电层300c由氮化硅、碳化硅或氧化硅形成。在一些实施例中，层间介电层300c是由与层间介电层300b相同的材料形成。在一些实施例中，层间介电层300c是由与层间介电层300b不同的材料形成。视用于形成层间介电层300c及300b的材料而定，对于由相同材料形成的层间介电层300c及300b，层间介电层300c及300b的刻蚀速率是相同的，且对于由不同材料形成的层间介电层300c及300b，层间介电层300c及300b的刻蚀速率是不同的。

将所形成的层间介电层300c图案化，以形成待由金属填充从而形成金属层200a及210d的沟槽。在一些实施例中，图案化技术是例如使用掩模进行的深紫外光刻及等离子刻蚀或回旋等离子刻蚀方法等的光刻与刻蚀方法。形成沟槽的操作包括使用例如干刻蚀技术、光刻与刻蚀方法、定向性刻蚀方法、及回旋共振等离子刻蚀等刻蚀技术来移除层间介电层300c的一部分。通过使用例如以下等方法填充所述沟槽来形成金属层200a及210d：化学气相沉积，包括低压化学气相沉积及等离子增强化学气相沉积；原子层沉积；非保形物理气相沉积，例如脉冲激光沉积；溅镀；蒸发沉积；阴极电弧沉积；电子束物理气相沉积；或其他适合的工艺。在一些实施例中，金属层200a及210d是由选自用于形成通孔190a及190g的上述材料中的材料形成。在一些实施例中，金属层200a及210d是由与通孔190a及190g相同的材料形成。在一些实施例中，金属层200a及210d是由与通孔190a及190g不同的材料形成。在一些实施例中，金属层200a及210d与所述通孔190a及190g是在同一处理腔室中以同一工艺形成。在一些实施例中，金属层200a及210d与通孔190a及190g是以在同一腔室中实施或通过晶片平移机构而在不同腔室中实施的不同的工艺形成。在一些实施例中，应用双重镶嵌方法。

在图35中，额外层间介电层300d、300e、300f、300g、300h、300i、300j、300k及300l的形成、额外通孔190b、190c、190d、190e、190f、190h、190i、190j、190k、190l的形成、以及额外金属层200b、200c、210a、210b、210c、210e、210f、210g及210h的形成均使用以上在图30、图31、图32、图33、及图34中所述的操作。在一些实施例中，图30、图31、图32、图33、图34、及图35中的操作是以多种方法及材料的任一组合(包括相同方法、不同方法、对于某些层使用相同方法且对于某些层使用不同方法、相同材料、及不同材料)而实施。

在图35中，在与金属层210c相同的高度层级处形成受控装置220。在一些实施例中，受控装置220是半导体组件，例如发光二极管、有机发光二极管、存储器、及处理器。在一些实施例中，受控装置220通过接收由晶体管部分的漏极区140施加的不同电压而运行。

图36示出根据本发明实施例形成图21所示半导体装置的方法的流程图。所述方法包括：操作s3601：提供衬底；s3602：在衬底上形成具有源极区及漏极区的薄膜晶体管。在操作s3602之后，在源极区及漏极区上执行两组操作s3603至s3607及s3608至s3612。可同时在源极区及漏极区上执行所述两组操作或者以在源极区上完成所对应的序列并接着在漏极区上完成所对应的序列的顺序来对源极区及漏极区执行所述两组操作。也就是说，所述方法包括在源极区上(s3603)进行以下操作：s3604：在源极区上形成第一保护涂层及第一通孔；s3605：在第一通孔上形成沿着第一方向延伸的第一金属层；s3606：在第一金属层上形成第二保护涂层及与第一通孔完全交叠的第二通孔；以及s3607：在第二通孔上形成沿着与第一方向不同的第二方向延伸的第二金属层。所述方法还包括在漏极区上(s3608)进行以下操作：s3609：在漏极区上与第一通孔相同的高度层级处形成第三保护涂层及第三通孔；s3610：在第三通孔上形成第三金属层；s3611：在第三金属层上形成第四保护涂层及与第三通孔完全交叠的第四通孔；以及s3612：在第四通孔上形成受控装置，且所述装置处于与第二金属层相同的高度层级并由薄膜晶体管控制。

随着半导体集成电路技术的演变，市场的快速增长以及功能密度的提高已将集成电路技术从二维(two-dimensional，2d)薄膜技术推向三维(three-dimensional，3d)装置结构。在将越来越多的功能组件经封装以对集成电路内的装置组件进行高度复杂控制的同时，三维装置结构的二维方面仍造成衬底面积被占据的问题。举例来说，在对晶体管的源极的多个电压电平进行控制以对装置的漏极实现精密控制时，多个控制装置将占据衬底中大的表面积。本发明的实施例提供一种解决了三维装置结构的上述问题并将集成电路技术推向新的水平的装置结构。具体来说，本发明的实施例提供一种具有垂直布线结构的半导体装置及一种制作所述装置的方法。所述半导体装置在有效地减小由装置及对装置进行控制的控制装置占据的衬底表面积的同时增强可控制性。此外，所述装置增强装置的控制复杂性，从而将集成电路技术及功能推向新的高密度水平及高多功能性水平。

本申请公开一种制造半导体装置的示例性方法。所述方法包括在衬底上形成具有源极区及漏极区的晶体管。在所述源极区上，在所述源极区之上形成第一通孔。在所述第一通孔上形成沿着第一方向延伸的第一金属层。在所述第一金属层之上形成与所述第一通孔交叠的第二通孔。在所述第二通孔上形成沿着与所述第一方向不同的第二方向延伸的第二金属层。在所述漏极区上，在与所述第一通孔相同的高度层级处且在所述漏极区之上形成第三通孔。在所述第三通孔上形成第三金属层。在所述第三金属层之上形成第四通孔。所述第四通孔与所述第三通孔交叠。在所述第四通孔上形成受控装置，且所述受控装置处于与所述第二金属层相同的高度层级并由所述晶体管控制。在上述或以下实施例中的一者或多者中，在平面图中，所述第一通孔与所述第二通孔具有相同的面积。在上述或以下实施例中的一者或多者中，所述第一金属层连接到控制施加到所述第一金属层的电压的控制装置。在上述或以下实施例中的一者或多者中，所述第二金属层连接到控制施加到所述第二金属层的电压的控制装置。在上述或以下实施例中的一者或多者中，所述受控装置包括有机发光二极管装置、存储器、及晶体管中的一者。在上述或以下实施例中的一者或多者中，在所述第一金属层与所述第二通孔之间，所述方法包括交替地形成多个通孔及多个金属层，并且在平面图中，所有所述多个通孔具有相同的形状(或面积)，且所有所述多个金属层具有相同的形状(或面积)。

本申请还公开一种制造半导体装置的示例性方法。所述方法包括在衬底之上形成具有源极区及漏极区的晶体管。在所述源极区上的第一层间介电层中形成被第一保护层环绕的第一通孔。在所述第一通孔上形成沿着第一方向延伸的第一金属层。在所述第一金属层之上的第二层间介电层中形成与所述第一通孔交叠且被第二保护层环绕的第二通孔。在所述第二通孔上形成沿着与所述第一方向不同的第二方向延伸的第二金属层。在所述漏极区上，在所述漏极区之上的所述第一层间介电层中形成处于与所述第一通孔相同的高度层级且被第三保护层环绕的第三通孔。在所述第三通孔上形成第三金属层。在所述第三金属层之上的所述第二层间介电层中形成与所述第三通孔交叠且被第四保护层环绕的第四通孔。在所述第四通孔上形成受控装置，所述受控装置处于与所述第二金属层相同的高度层级并由所述晶体管控制。在上述或以下实施例中的一者或多者中，在平面图中，所述第一通孔与所述第二通孔具有相同的面积。在上述或以下实施例中的一者或多者中，所述第一保护层及所述第二保护层是由氮化钛或氮化钽形成。在上述或以下实施例中的一者或多者中，所述第一金属层连接到施加到控制所述第一金属层的电压的控制装置。在上述或以下实施例中的一者或多者中，所述第二金属层连接到控制施加到所述第二金属层的电压的控制装置。在上述或以下实施例中的一者或多者中，所述受控装置包括有机发光二极管装置、存储器、及晶体管中的一者。在上述或以下实施例中的一者或多者中，所述方法进一步包括：在所述第一金属层与所述第二通孔之间，交替地形成多个通孔及多个金属层，并且在平面图中，所有所述多个通孔具有相同的形状(或面积)，且所有所述多个金属层具有相同的形状(或面积)。

本申请公开一种半导体装置的实施例。所述半导体装置包括具有源极区及漏极区的晶体管。所述晶体管形成在所述衬底上。第一通孔设置在所述源极区之上，且第一金属层在所述第一通孔上沿着第一方向延伸。第二通孔在所述第一金属层之上与所述第一通孔交叠，且第二金属层在所述第二通孔上沿着与所述第一方向不同的第二方向延伸。第三通孔在所述漏极区之上处于与所述第一通孔相同的高度层级。第三金属层设置在所述第三通孔上。第四通孔与所述第三通孔交叠且位于所述第三金属层之上，且受控装置设置在所述第四通孔上。所述装置处于与所述第二金属层相同的高度层级并由所述晶体管控制。在上述或以下实施例中的一者或多者中，在平面图中，所述第一通孔与所述第二通孔具有相同的面积。在上述或以下实施例中的一者或多者中，所述第一金属层连接到控制施加到所述第一金属层的电压的控制装置。在上述或以下实施例中的一者或多者中，所述第二金属层连接控制对施加到所述第二金属层的电压的控制装置。在上述或以下实施例中的一者或多者中，所述受控装置包括有机发光二极管装置、存储器、及晶体管中的一者。

以上内容概述了若干实施例或实例的特征以使所属领域中的技术人员可更好地理解本发明的各方面。所属领域中的技术人员应了解，他们可易于使用本发明作为基础来设计或修改其他工艺及结构以施行本文所介绍实施例或实例的相同目的及/或实现本文所介绍实施例或实例的相同优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本发明的精神及范围，且在不背离本发明的精神及范围的条件下，他们可对本文作出各种改变、替代、及变更。