1.一种超结器件，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；其特征在于：由第一氧化膜进行光刻刻蚀形成的保护环氧化膜将所述电流流动区打开以及将所述过渡区覆盖以及将由n+区组成的截止区以内的所述终端区覆盖；
在所述电流流动区中包括如下结构：
n型外延层，所述n型外延层进行干法刻蚀形成多个沟槽；在所述沟槽中填充由p型外延层并组成p型柱，由各所述p型柱之间的所述n型外延层组成n型柱，由多个交替排列的所述n型柱和所述p型柱组成的超结结构；
在各所述p型柱的顶部都形成有一个p型阱且各所述p型阱延伸到对应的所述p型柱两侧的所述n型柱的表面；
jfet区，所述jfet区通过jfet离子注入形成且所述jfet离子注入的区域由所述保护环氧化膜自对准定义；所述jfet区的掺杂浓度小于所述p型阱的掺杂浓度，在叠加有所述jfet离子注入的杂质的所述p型阱的表面依然保持为p型掺杂，使所述jfet区自对准位于所述p型阱之间；
分栅平面栅结构，由栅氧化膜和多晶硅栅叠加而成；由一个所述n型柱和邻近的一个所述p型柱组成一个超结单元，在同一所述超结单元的所述n型柱上方的包括两个分开的所述分栅平面栅结构；
各所述多晶硅栅覆盖对应的所述p型阱并延伸到所述p型阱邻近的所述jfet区域的表面，被所述多晶硅栅所覆盖的所述p型阱的表面用于形成沟道；所述分栅平面栅结构使所述jfet区域和所述多晶硅栅之间的横向交叠区域减少，从而减少器件的栅漏电容；
由n+区组成的源区形成在所述p型阱的表面且所述源区和所述多晶硅栅的位于所述p型阱上的侧面自对准；
所述jfet离子注入在所述栅氧化膜的形成工艺之前进行，所述栅氧化膜为热氧化膜，使所述jfet区具有经过所述栅氧化膜的热氧化工艺进行退火推进的结构，所述栅氧化膜的热氧化工艺使所述jfet区的扩散区域增加，能减少漂移区电阻；所述jfet区的扩散区域增加同时使所述p型阱形成所述沟道的区域减少，能减少沟道电阻；所述jfet区的扩散区域增加还使所述jfet区和所述p型阱形成的pn结缓变效果增加，改善器件的可靠性；形成所述沟道所需的阈值电压由所述jfet区和所述p型阱的叠加后的p型净掺杂浓度决定，从而能提高所述p型阱的掺杂浓度并从而提高器件的抗电流击穿能力；
所述过渡区和所述终端区中也形成有所述超结结构；
在所述过渡区中形成有p型环；
在所述终端区中形成有和所述jfet区的工艺相同且同时形成的电场阻挡层，所述电场阻挡层的掺杂浓度比所述截止区低2个以上数量级，所述电场阻挡层在所述栅氧化膜的热过程作用下充分扩散并在纵向和横向上将所述截止区充分包围，使器件反偏时避免耗尽层接触到所述截止区并将电场中止在所述电场阻挡层中，从而改善器件的软击穿特性。
2.如权利要求1所述的超结器件，其特征在于：所述第一氧化膜的厚度为
3.如权利要求2所述的超结器件，其特征在于：所述第一氧化膜的工艺温度为800℃以上。
4.如权利要求1所述的超结器件，其特征在于：所述栅氧化膜的厚度为
5.如权利要求4所述的超结器件，其特征在于：所述栅氧化膜的热氧化工艺的条件为：工艺温度为1050℃，氧化膜淀积工艺时间为60分钟，从800℃至1050℃的升温速率为5℃/分钟，从1050℃至800℃的降温速率为2℃/分钟。
6.如权利要求1所述的超结器件，其特征在于：所述jfet离子注入的工艺条件为：注入杂质为磷，注入剂量为1e12cm-2～4e12cm-2，注入能量为30kev～100kev；
或者，所述jfet离子注入分成注入能量不同的两次，两次注入对应的注入能量分布为：30kev～60kev和500kev～1.5mekev，注入杂质都为磷，注入剂量都为1e12cm-2～4e12cm-2。
7.如权利要求1所述的超结器件，其特征在于：所述p型阱的离子注入的工艺条件为：注入杂质为硼，注入剂量为3e13cm-2～1e14cm-2，注入能量为30kev～100kev；
所述p型环的形成工艺和所述p型阱的形成工艺相同且同时形成；或者，所述p型环单独采用一次光刻定义加p型离子注入形成。
8.如权利要求1所述的超结器件，其特征在于：所述源区的离子注入的工艺条件为：注入杂质为磷或砷，注入剂量为3e15cm-2～8e15cm-2，注入能量为30kev～100kev；所述源区的离子注入完成之后进行快速热退火激活，所述源区对应的快速热退火的工艺条件为：退火温度为1000℃～1100℃，退火时间为15s～30s；
所述截止区和所述源区的形成工艺相同且同时形成。
9.一种超结器件的制造方法，超结器件的中间区域为电流流动区，终端区环绕于所述电流流动区的外周，过渡区位于所述电流流动区和所述终端区之间；其特征在于，包括如下步骤：
步骤一、在n型半导体衬底上形成n型外延层，采用光刻定义加干法刻蚀工艺在所述n型外延层中形成多个沟槽，在所述沟槽中填充p型外延层组成p型柱，由各所述p型柱之间的所述n型外延层组成n型柱，由多个交替排列的所述n型柱和所述p型柱组成的超结结构；在所述电流流动区、所述过渡区和所述终端区中都形成有所述超结结构；
步骤二、在所述电流流动区中的各所述p型柱的顶部都形成一个p型阱，各所述p型阱延伸到对应的所述p型柱两侧的所述n型柱的表面；在所述过渡区中形成p型环；
步骤三、在所述半导体衬底表面形成第一氧化膜，之后采用光刻定义加氧化膜刻蚀的工艺对所述第一氧化膜进行刻蚀形成保护环氧化膜；所述保护环氧化膜将所述电流流动区打开以及将所述过渡区覆盖以及将后续形成的截止区以内的所述终端区覆盖；
步骤四、以所述保护环氧化膜为自对准掩模，进行jfet离子注入在所述电流流动区中自对准形成jfet区以及所述终端区的最外侧形成电场阻挡层；所述jfet区的掺杂浓度小于所述p型阱的掺杂浓度，在叠加有所述jfet离子注入的杂质的所述p型阱的表面依然保持为p型掺杂，使所述jfet区自对准位于所述p型阱之间；
步骤五、采用热氧化工艺形成栅氧化膜，之后形成多晶硅栅；利用所述jfet离子注入放置在所述栅氧化膜的热氧化工艺之前的特点，实现采用所述栅氧化膜的热氧化工艺对所述jfet区和所述电场阻挡层的杂质进行退火推进，从而使所述jfet区和所述电场阻挡层的扩散区域增加；所述jfet区的扩散区域增加能减少漂移区电阻；所述jfet区的扩散区域增加同时使所述p型阱形成的沟道的区域减少，能减少沟道电阻；所述jfet区的扩散区域增加还使所述jfet区和所述p型阱形成的pn结缓变效果增加，改善器件的可靠性；
步骤六、采用光刻定义加刻蚀工艺依次对所述多晶硅栅和所述栅氧化膜进行刻蚀形成由刻蚀后的所述栅氧化膜和所述多晶硅栅叠加而成的所述分栅平面栅结构；
所述分栅平面栅结构位于所述电流流动区中，由一个所述n型柱和邻近的一个所述p型柱组成一个超结单元；所述电流流动区中，在同一所述超结单元的所述n型柱上方的包括两个分开的所述分栅平面栅结构；各所述分栅平面栅结构对应的所述多晶硅栅覆盖对应的所述p型阱并延伸到所述p型阱邻近的所述jfet区域的表面，被所述多晶硅栅所覆盖的所述p型阱的表面用于形成沟道；所述分栅平面栅结构使所述jfet区域和所述多晶硅栅之间的横向交叠区域减少，从而减少器件的栅漏电容；
步骤七、采用光刻加n+离子注入在所述电流流动区中的所述p型阱的表面型由n+区组成的源区以及在所述终端区的最外侧形成所述截止区，所述源区和所述多晶硅栅的位于所述p型阱上的侧面自对准；
所述电场阻挡层的掺杂浓度比所述截止区低2个以上数量级，所述电场阻挡层在纵向和横向上将所述截止区充分包围，使器件反偏时避免耗尽层接触到所述截止区并将电场中止在所述电场阻挡层中，从而改善器件的软击穿特性。
10.如权利要求9所述的超结器件的制造方法，其特征在于：步骤三中，所述第一氧化膜的厚度为
11.如权利要求9所述的超结器件的制造方法，其特征在于：步骤五中形成的所述栅氧化膜的厚度为
12.如权利要求11所述的超结器件的制造方法，其特征在于：所述栅氧化膜的热氧化工艺的条件为：工艺温度为1050℃，氧化膜淀积工艺时间为60分钟，从800℃至1050℃的升温速率为5℃/分钟，从1050℃至800℃的降温速率为2℃/分钟。
13.如权利要求9所述的超结器件的制造方法，其特征在于：步骤四中，所述jfet离子注入的工艺条件为：注入杂质为磷，注入剂量为1e12cm-2～4e12cm-2，注入能量为30kev～100kev；
或者，所述jfet离子注入分成注入能量不同的两次，两次注入对应的注入能量分布为：30kev～60kev和500kev～1.5mekev，注入杂质都为磷，注入剂量都为1e12cm-2～4e12cm-2。
14.如权利要求9所述的超结器件的制造方法，其特征在于：步骤二中，所述p型阱的离子注入的工艺条件为：注入杂质为硼，注入剂量为3e13cm-2～1e14cm-2，注入能量为30kev～100kev；
所述p型环采用和所述p型阱相同的工艺同时形成；或者，所述p型环单独采用一次光刻定义加p型离子注入形成。
15.如权利要求9所述的超结器件的制造方法，其特征在于：步骤七中，所述源区的离子注入的工艺条件为：注入杂质为磷或砷，注入剂量为3e15cm-2～8e15cm-2，注入能量为30kev～100kev；所述源区的离子注入完成之后进行快速热退火激活，所述源区对应的快速热退火的工艺条件为：退火温度为1000℃～1100℃，退火时间为15s～30s。