半导体装置及其制造方法与流程

本申请要求于2017年12月1日向韩国知识产权局提交的韩国专利申请no.10-2017-0164435的优先权，其公开内容通过引用整体并入本文。

本发明构思涉及半导体装置及其制造方法，更具体地，涉及在衬底上包括导电图案的半导体装置及其制造方法。

背景技术：

半导体装置由于其小尺寸、多功能性和/或低制造成本而在电子工业中是有益的。半导体装置可以被分类为存储逻辑数据的半导体存储器装置、处理逻辑数据的操作的半导体逻辑装置和同时具有存储器和逻辑元件的混合半导体装置中的一种。随着电子工业的前进发展，对半导体装置的更高的集成度的需求日益增长。例如，对半导体装置更高的可靠性、更高的速度和/或多功能性的需求日益增长。半导体装置逐渐复杂化并集成化以满足这些所需求的特性。

技术实现要素：

发明构思的一些示例实施例提供了一种由于降低了工艺风险而具有改善的可靠性的半导体装置。

发明构思的一些示例实施例提供了一种由于降低了工艺风险而在可靠性方面得到改善的制造半导体装置的方法。

根据发明构思的示例实施例，一种制造半导体装置的方法可以包括：提供包括第一组和第二组的布局，所述第一组包括第一图案和第二图案，所述第二组包括第三图案和第四图案；检查所述布局中的桥接风险区；偏置所述第一图案和所述第三图案中的至少一个的一端；以及，通过使用所述布局的所述第一图案至所述第四图案分别形成第一导电图案至第四导电图案。所述第一图案和所述第三图案中的至少一个的所述一端可以与所述桥接风险区相邻。

根据发明构思的示例实施例，一种制造半导体装置的方法可以包括：提供布局；在所述布局上执行线端偏置；以及使用所述布局在衬底上形成导电图案。执行所述线端偏置的操作包括：检查所述布局中的桥接风险区；偏置所述布局中的图案中的至少一个图案的一端，所述一端与所述桥接风险区相邻；以及执行设计规则检查。

根据发明构思的示例实施例，一种半导体装置可以包括：衬底；和在所述衬底上的第一导电图案、第二导电图案、第三导电图案和第四导电图案。第一导电图案至第四导电图案可以在第一方向上彼此平行地延伸。第一导电图案至第四导电图案可以顺序地布置在与所述第一方向交叉的第二方向上。所述第三导电图案可以在所述第三导电图案的一侧包括朝向所述第一导电图案突出的第一延伸部。所述第二导电图案可以在所述第二导电图案的一侧上包括朝向所述第四导电图案突出的第二延伸部。所述第一延伸部和所述第二延伸部可以在所述第一方向上彼此间隔开。所述第一延伸部可以在所述第二方向上与所述第一导电图案的一端对齐。所述第二延伸部可以在所述第二方向上与所述第四导电图案的一端对齐。

附图说明

图1示出了示出根据发明构思的示例实施例的用于设计半导体装置的计算机系统的框图。

图2示出了示出根据发明构思的示例实施例的设计和制造半导体装置的方法的流程图。

图3示出了示出根据发明构思的示例实施例的布局的平面图。

图4a、图5a和图6a示出了示出基于图3的布局在衬底上制造半导体装置的方法的平面图。

图4b、图5b和图6b示出了分别沿图4a、图5a和图6a的线a-a'截取的截面图。

图7示出了图2的线端偏置操作s40的详细流程图，其示出了根据发明构思的示例实施例的线端偏置方法。

图8至图12示出了布局的平面图，其示出了根据发明构思的示例实施例的线端偏置方法。

图13示出了示出基于图12的布局在衬底上制造的半导体装置的平面图。

图14和图16示出了布局的平面图，其示出了根据发明构思的示例实施例的线端偏置方法。

图15和图17示出了示出分别基于图14和图16的布局在衬底上制造的半导体装置的平面图。

图18示出了示出根据发明构思的示例实施例的线端偏置方法的流程图。

图19至图27示出了布局的平面图，其示出了根据发明构思的示例实施例的线端偏置方法。

图28示出了示出基于图27的布局在衬底上制造的半导体装置的平面图。

具体实施方式

图1示出了根据发明构思的示例实施例的用于设计半导体装置的计算机系统的框图。参照图1，计算机系统可以包括中央处理单元(cpu)10、工作存储器30、输入/输出(i/o)装置50和辅助存储器70。计算机系统可以设置为用于设计根据发明构思的示例实施例布局的专用装置。计算机系统可以被配置为驱动各种设计和验证仿真程序。

cpu10可以允许计算机系统执行软件(例如，应用程序、操作系统和装置驱动器)。cpu10可以处理加载在工作存储器30中的操作系统。cpu10可以执行基于该操作系统被驱动的各种应用程序。例如，cpu10可以处理加载在工作存储器30中的布局设计工具32、布置和布线(placementandrouting)工具34、线端偏置工具36和/或opc工具38。

可以将操作系统或应用程序加载到工作存储器30中。当启动计算机系统时，基于启动顺序(bootingsequence)，可以将存储在辅助存储器70中的操作系统镜像(operatingsystemimage)(未示出)加载到工作存储器30中。计算机系统的整体输入/输出操作可以由操作系统支持。同样地，工作存储器30可以加载有由用户选择的应用程序或为基本服务提供的应用程序。

用于布局设计的布局设计工具32可以从辅助存储器70加载到工作存储器30。工作存储器30可以从辅助存储器70加载布置和布线工具34，所述布置和布线工具34布置所设计的标准单元并对布置的标准单元进行布线。

可以从辅助存储器70将线端偏置工具36加载到工作存储器30。工作存储器30可以从辅助存储器70加载opc工具38，opc工具38对所设计的布局数据执行光学邻近校正(opc)。

布局设计工具32可以包括偏置功能，通过该偏置功能，改变特定布局图案的通过设计规则限定的形状和位置。另外，布局设计工具32可以在改变的偏置数据条件下执行设计规则检查(drc)。工作存储器30可以是诸如sram(静态随机存取存储器)或dram(动态随机存取存储器)的易失性存储器或者诸如相变随机存取存储器(pram)、磁随机存取存储器(mram)、电阻随机存取存储器(reram)、铁电随机存取存储器(fram)的非易失性存储器，或者nor闪速存储器。

线端偏置工具36可以包括偏置功能，偏置功能用于改变在布置的标准单元中的布局图案。例如，线端偏置工具36可以延伸或拉回布局图案的一端。线端偏置工具36可以在改变的偏置数据条件下执行设计规则检查(drc)。

i/o装置50可以控制用户接口的用户输入/输出操作。例如，i/o装置50可以包括键盘或监视器，其允许设计者输入相关信息。用户可以使用i/o装置50来接收与操作特性需要调整的半导体区域或数据路径有关的信息。i/o装置50可以显示opc工具38的处理状态或处理结果。

辅助存储器70可以用作计算机系统的存储介质。辅助存储器70可以存储应用程序、操作系统镜像和各种数据。辅助存储器70可以以存储卡(例如，mmc、emmc、sd和microsd)和硬盘驱动器(hdd)之一的形式提供。辅助存储器70可以包括具有大存储器容量的nand闪速存储器。替代性地，辅助存储器70可以包括nor闪速存储器或诸如pram、mram、reram和fram之类的下一代非易失性存储器。

可以提供系统互连件90作为用于在计算机系统中提供网络的系统总线。cpu10、工作存储器30、i/o装置50和辅助存储器70可以通过系统互连件90电连接，并且可以彼此交换数据。系统互连件90可以不限于以上描述。例如，系统互连件90还可以包括用于提高数据通信效率的附加元件。

图2示出了示出根据发明构思的示例实施例的设计和制造半导体装置的方法的流程图。

参照图2，可以使用参照图1讨论的计算机系统来执行半导体集成电路的高级描述操作(s10)。高级描述操作可以表示利用硬件描述语言中的高级语言来描述与设计目标对应的集成电路。例如，可以在高级设计过程中使用诸如c语言的高级语言。寄存器传输级(rtl)编码或仿真可用于表示由高级设计过程设计的电路。另外，可以将由rtl编码创建的代码转换成网表，并且可以综合网表以描述整个半导体装置。可以通过仿真工具验证综合的原理电路，并且可以基于验证的结果执行调整过程。

可以执行布局设计操作以在硅衬底上实现逻辑上完成的半导体集成电路(s20)。例如，可以基于在高级设计操作中综合的原理电路或与所述原理电路对应的网表来执行布局设计操作。布局设计操作可以包括基于规定的设计规则来布置和连接从单元库提供的各种标准单元的布线过程。

用于布局设计操作的单元库可以包括与标准单元的操作、速度和功耗相关的信息。可以在布局设计工具中定义用于将特定门级电路的布局表示为布局的单元库。可以准备所述布局以定义构成将在硅衬底上实际形成的晶体管和金属线的图案的形状或尺寸。例如，为了在硅衬底上实际形成反相器电路，可能需要在硅衬底上适当地布置或描述诸如pmos、nmos、n-well、栅电极和金属线的布局图案。为此，可以首先执行搜索以在单元库中预定义的反相器中选择合适的反相器。

可以对选择并布置的标准单元执行布线操作(s30)。例如，可以在布置的标准单元上提供高级线。标准单元可以通过布线操作设计良好地彼此连接。标准单元的布置和布线可以由布置和布线工具34自动执行。

在布线操作之后，可以检查布局以确定是否存在桥接风险区。当确定存在桥接风险区时，可以偏置(改变)布局图案的引起桥接风险区的线端(s40)。线端偏置工具36可以执行对桥接风险区的搜索和对线端的偏置。

可以对布局执行验证操作以检查原理电路的任何部分是否违反给定的设计规则。验证操作可以包括用于验证布局是否满足给定设计规则的设计规则检查(drc)、用于验证布局中是否存在电气断开问题的电气规则检查(erc)、以及用于验证布局与门级网表是否一致的布局对比原理(lvs)。

可以执行光学邻近校正(opc)操作(s50)。可以采用光刻工艺以在硅衬底上实现通过布局设计操作获得的布局图案。光学邻近校正操作可以是用于校正在光刻工艺中发生的非预期光学效应的技术。例如，光学邻近校正处理可以校正不期望的现象，不期望的现象诸如由使用布局图案的曝光工艺中的光的特性引起的折射或工艺副作用。当执行光学邻近校正操作时，可稍微改变设计的布局图案的形状和位置。

可以基于通过光学邻近校正操作改变的布局来生成光掩模(s60)。通常可以通过使用涂覆在玻璃衬底上的铬层描述布局图案来制造光掩模。

生成的光掩模可用于制造半导体装置(s70)。在使用光掩模制造半导体装置时，可以重复执行各种曝光和蚀刻工艺。通过上述这些工艺，可以在硅衬底上顺序地形成在布局设计操作中限定的图案。

图3示出了示出根据发明构思的示例实施例的布局的平面图。

参照图3，可以提供根据发明构思的一些示例实施例的布局la。图3的布局la可以限定期望形成在半导体装置的堆叠层之中的一层上的导电图案。例如，导电图案可以是或包括触点、布线或通孔。

布局la可以包括第一图案lp1至第四图案lp4。第一图案lp1至第四图案lp4中的每一个可以具有在第二方向d2上延伸的线形或条形形状。第一图案lp1至第四图案lp4可以在第一方向d1上彼此间隔开。第一图案lp1至第四图案lp4中的相邻图案可以以实质上相同的间距(pitch)布置。例如，第一图案lp1和第二图案lp2之间的间距可以与第二图案lp2和第三图案lp3之间的间距实质上相同。第二图案lp2和第三图案lp3之间的间距可以与第三图案lp3和第四图案lp4之间的间距实质上相同。术语“间距”可以表示在第一方向d1上图案的一侧与相邻图案的一侧之间的距离。

第一图案lp1和第三图案lp3可以构成第一组cl1。第二图案lp2和第四图案lp4可以构成第二组cl2。可以基于第一组cl1制造第一光掩模，并且可以基于第二组cl2制造第二光掩模。例如，图3的布局la可用于分别制造总共两个光掩模。第一光掩模和第二光掩模可用于在衬底上形成相应的图案。例如，包括在布局la的第一组cl1中的第一图案lp1和第三图案lp3可以以相同的第一颜色显示，并且包括在布局la的第二组cl2中的第二图案lp2和第四图案lp4可以以相同的第二颜色显示。

图4a、图5a和图6a示出了示出基于图3的布局制造半导体装置的方法的平面图。图4b、图5b和图6b示出分别沿图4a、图5a和图6a的线a-a'截取的截面图。

参照图4a和图4b，衬底100可被设置为包括有源区。虽然未示出，但是晶体管可以设置在衬底100的有源区上。可以在衬底100上顺序地形成蚀刻目标层etl、掩模层hm和第一模层ml1。蚀刻目标层etl和掩模层hm可以相对彼此具有蚀刻选择性。基于图3的第一组cl1制造的第一光掩模可用于在第一模层ml1上形成第一光刻胶图案pr1。可以使用光刻工艺形成第一光刻胶图案pr1。例如，形成第一光刻胶图案pr1可以包括在第一模层ml1上形成第一光刻胶层，并且使用第一光掩模在第一光刻胶层上执行曝光和显影工艺。

第一光刻胶图案pr1可以用作蚀刻掩模，以顺序地蚀刻第一模层ml1和掩模层hm。然后可以形成第一孔ih1和第三孔ih3以部分地暴露蚀刻目标层etl。第一孔ih1和第三孔ih3可以分别由图3的第一图案lp1和第三图案lp3限定。

在光刻工艺中可能发生图案变形。因此，可在与第一孔ih1的端部en1相邻的区域处形成第一延伸孔eh1。第三孔ih3可以包括第一延伸孔eh1。第一延伸孔eh1可以具有沿第一方向d1从第三孔ih3突出的形状。例如，第一延伸孔eh1可以具有从第三孔ih3朝向第一孔ih1突出的形状。当在平面图中观察时，第一延伸孔eh1可以在第一方向d1上与第一孔ih1的端部en1对齐。例如，在第一方向d1上穿过第一延伸孔eh1的中心的线li可以与第一孔ih1的端部en1实质上重叠。总之，光刻工艺中的图案变形可能导致第三孔ih3具有与图3的第三图案lp3的平面形状不同的平面形状。

参照图5a和5b，可以去除第一光刻胶图案pr1和第一模层ml1。可以形成第二模层ml2以覆盖掩模层hm。可以在第二模层ml2上形成第三模层ml3。基于图3的第二组cl2制造的第二光掩模可用于在第三模层ml3上形成第二光刻胶图案pr2。可以使用光刻工艺形成第二光刻胶图案pr2。例如，形成第二光刻胶图案pr2可以包括在第三模层ml3上形成第二光刻胶层，并使用第二光掩模在第二光刻胶层上执行曝光和显影工艺。

第二光刻胶图案pr2可以用作蚀刻掩模，以顺序蚀刻第三模层ml3、第二模层ml2和掩模层hm。然后可以形成第二孔ih2和第四孔ih4以部分地暴露蚀刻目标层etl。第二孔ih2和第四孔ih4可以分别由图3的第二图案lp2和第四图案lp4限定。

在光刻工艺中可能发生图案变形。因此，可在与第四孔ih4的端部en2相邻的区域处形成第二延伸孔eh2。第二孔ih2可以包括第二延伸孔eh2。第二延伸孔eh2可以具有从第二孔ih2朝向第四孔ih4突出的形状。当在平面图中观察时，第二延伸孔eh2可以在第一方向d1上与第四孔ih4的端部en2对齐。第一延伸孔eh1和第二延伸孔eh2可以彼此邻接。例如，第一延伸孔eh1和第二延伸孔eh2可以彼此连接。总之，光刻工艺中的图案变形可能导致第二孔ih2具有与图3的第二图案lp2的平面形状不同的平面形状。

参照图6a和6b，可以去除第二光刻胶图案pr2、第三模层ml3和第二模层ml2。具有第一孔ih1至第四孔ih4的掩模层hm可以用作蚀刻掩模以对蚀刻目标层etl进行刻蚀，从而在蚀刻目标层etl中形成第一孔ih1至第四孔ih4。

可以去除掩模层hm。可以用导电材料填充蚀刻目标层etl的第一孔ih1至第四孔ih4，以分别形成第一导电图案il1至第四导电图案il4。导电材料可包括导电金属氮化物(例如，氮化钛或氮化钽)和金属(例如，钛、钽、钨、铜或铝)中的一种或多种。

第三导电图案il3可以包括第一延伸部ep1，第二导电图案il2可以包括第二延伸部ep2。可以用导电材料填充第一延伸孔eh1和第二延伸孔eh2，以分别形成第一延伸部ep1和第二延伸部ep2。第一延伸部ep1和第二延伸部ep2可以彼此非常接近。例如，第一延伸部ep1和第二延伸部ep2可以彼此接触。因此，在第一延伸部ep1和第二延伸部ep2之间可能发生电短路。例如，在第二导电图案il2和第三导电图案il3之间可能存在桥接bp(例如，相邻图案之间的电短路)，从而引起半导体装置上的工艺缺陷。

图7示出了图2的线端偏置操作s40的详细流程图，其示出了根据发明构思的示例实施例的线端偏置方法。图8至图12示出了布局的平面图，其示出了根据发明构思的示例实施例的线端偏置方法。图13示出了示出基于图12的布局制造在衬底上的半导体装置的平面图。

根据发明构思的一些示例实施例的线端偏置方法可以减少或防止上文参照图3和图4a至图6b所讨论的桥接。参照图7和图8，可以检查图3的布局la以确定是否存在桥接风险区(s410)。可以限定在第一方向d1上穿过包括在第一组cl1中的第一图案lp1的第一端le1的第一线li1。当第一图案lp1至第四图案lp4中的相邻的图案以一个间距布置时，包括在第一组cl1中的第一图案lp1和第三图案lp3可以以两个间距布置。第一线li1可以从第一端le1朝向第三图案lp3延伸多达两个间距。第一线li1可以到达包括在第一组cl1中的第三图案lp3的第一位置(site)cs1。

可在第三图案lp3的第一位置cs1上限定第一凸出区br1。第一凸出区br1可以限定形成上文参照图6a所讨论的第一延伸部ep1的区域。

参照图7和图9，可以限定在第一方向d1上穿过包括在第二组cl2中的第四图案lp4的第二端le2的第二线li2。第二线li2可以从第二端le2向第二图案lp2延伸多达两个间距。第二线li2可以到达包括在第二组cl2中的第二图案lp2的第二位置cs2。

可在第二图案lp2的第二位置cs2上限定第二凸出区br2。第二凸出区br2可以限定形成上文参照图6a所讨论的第二延伸部ep2的区域。

参照图7和图10，桥接风险区brr可以限定为指示第一凸出区br1和第二凸出区br2彼此重叠的区域。桥接风险区brr可限定上文参照图6a所讨论的第一延伸部ep1和第二延伸部ep2之间发生电短路的区域。例如，可以检查以确定第一凸出区br1和第二凸出区br2彼此重叠的区域的存在，这种尝试可以确定是否存在桥接风险区brr。

参照图7和图11，可以对与桥接风险区brr相邻的第一端le1和第二端le2中的一个或多个执行偏置动作(s420)。例如，可以改变第一图案lp1的第一端le1的位置。可以改变第四图案lp4的第二端le2的位置。

偏置方法可以包括将延伸图案ex1或ex2布置在第一图案lp1的第一端le1和第四图案lp4的第二端le2中的一个或多个上。例如，第一延伸图案ex1可以布置在第一图案lp1的第一端le1上，第二延伸图案ex2可以布置在第二图案lp2的第二端le2上。

第一延伸图案ex1和第二延伸图案ex2中的每一个可以具有在第二方向d2上延伸的条形形状。第一延伸图案ex1和第二延伸图案ex2中的每一个可以具有与第一图案lp1至第四图案lp4中的每一个的宽度实质上相同的宽度。第一延伸图案ex1和第二延伸图案ex2可以具有彼此实质上相同的长度或不同的长度。例如，第一延伸图案ex1和第二延伸图案ex2中的每一个的长度可以与第一凸出区br1和第二凸出区br2中的每一个的长度相同或者比第一凸出区br1和第二凸出区br2中的每一个的长度更大。

参照图7和图12，可以基于第一图案lp1的偏置的第一端le1a重新限定第一凸出区br1。可以基于第二图案lp2的偏置的第二端le2a重新限定第二凸出区br2。由于对第一图案lp1的第一端le1和第二图案lp2的第二端le2执行了偏置动作，第一凸出区br1和第二凸出区br2可彼此不重叠，而是在第二方向d2上彼此间隔开。例如，偏置的布局la中可不存在桥接风险区brr。

参照图13，基于图12的偏置的布局la，可以在衬底100上形成第一导电图案il1至第四导电图案il4。第一导电图案il1至第四导电图案il4的形成可以与上文参照图4a至图6b所讨论的相似。第三导电图案il3的第一延伸部ep1可以在第一方向d1上与第一导电图案il1的第一端en1对齐。第二导电图案il2的第二延伸部ep2可以在第一方向d1上与第四导电图案il4的第二端en2对齐。

图13中所示的第三导电图案il3的第一延伸部ep1可以在第二方向d2上与第二导电图案il2的第二延伸部ep2间隔开。根据发明构思的一些示例实施例的半导体装置在第二导电图案il2和第三导电图案il3之间可不具有如上图6a中所示的桥接。

图14和图16示出了布局的平面图，其示出了根据发明构思的示例实施例的线端偏置方法。图15和图17示出了示出分别基于图14和图16的布局在衬底上制造的半导体装置的平面图。

参照图7、图14和图15，可以对与桥接风险区brr相邻的第一端le1和第二端le2中的一个或多个执行偏置动作(s420)。例如，偏置方法可以包括将第一延伸图案ex1布置在第一图案lp1的第一端le1上。可以仅偏置第一端le1，而第二端le2可以不偏置。

当第一端le1被充分偏置时，例如，当第一端le1延伸至少与第一凸出区br1一样多时，可以去除桥接危险区brr。如图15所示，第一延伸部ep1可以在第二方向d2上与第二延伸部ep2间隔开，该布置可以进而减少或防止桥接。

替代性的，参照图7、图16和图17，可以对与桥接风险区brr相邻的第一端le1和第二端le2中的一个或多个执行偏置动作(s420)。偏置方法可以包括拉回第一图案lp1的第一端le1。例如，偏置方法可以包括去除构成第一图案lp的第一端le1的部分pa。

当第一端le1被充分偏置时，例如，当第一端le1被拉回至少与第一凸出区br1一样多时，可以去除桥接风险区brr。如图17所示，第二延伸部ep2可以在第二方向d2上与第一延伸部ep1间隔开，该布置可以进而减少或防止桥接。

图18示出了示出根据发明构思的示例实施例的线端偏置方法的流程图。图19至图27是布局的平面图，其示出了根据发明构思的示例实施例的线端偏置方法。图28示出了示出基于图27的布局在衬底上制造的半导体装置的平面图。在下文的示例实施例中，将省略与参照图7至图13所讨论的技术特征重复的技术特征的详细描述，并且将更详细地解释其不同之处。

参照图18和图19，布局la可设置为包括第一图案lp1至第十三图案lp13(s400)。第一图案lp1至第十三图案lp13中的每一个可以具有在第二方向d2上延伸的线形或条形形状。可以以实质上相同的间距布置第一图案lp1至第十三图案lp13中的相邻图案。

第二图案lp2、第四图案lp4、第六图案lp6、第八图案lp8、第十图案lp10和第十三图案lp13可以构成第一组。第一图案lp1、第三图案lp3、第五图案lp5、第七图案lp7、第九图案lp9、第十一图案lp11和第十二图案lp12可以构成第二组。可以基于第一组制造第一光掩模，可以基于第二组制造第二光掩模。

参照图18和图20，可以检查布局la以确定是否存在桥接风险区(s410)。基于第四图案lp4的一端，可在第六图案lp6的一侧上限定第一凸出区br1。基于第八图案lp8的一端，可在第六图案lp6的相对侧和第十图案lp10的一侧上限定第一凸出区br1。基于第一图案lp1的一端，可在第三图案lp3的一侧上限定第二凸出区br2。基于第三图案lp3的一端，可在第一图案lp1的一侧上限定第二凸出区br2。基于第三图案lp3的相对端，可在第五图案lp5的一侧上限定第二凸出区br2。基于第七图案lp7的一端，可在第五图案lp5的相对侧和第九图案lp9的一侧上限定第二凸出区br2。基于第十一图案lp11的一端，可在第九图案lp9的相对侧限定第二凸出区br2。基于第十二图案lp12的一端，可在第九图案lp9的相对侧限定第二凸出区br2。

在第九图案lp9和第十图案lp10之间，第一桥接风险区brr1可以限定为指示第一凸出区br1和第二凸出区br2彼此重叠的区域。在第五图案lp5和第六图案lp6之间，第二桥接风险区brr2可以限定为指示第一凸出区br1和第二凸出区br2彼此重叠的区域。可以检查第一凸出区br1和第二凸出区br2之间的重叠区域，以确定图20的布局la中是否存在桥接危险区。

参照图18和图21，可以对与桥接风险区相邻的图案端部执行第一偏置动作(s420)。可以对与第一桥接风险区brr1相邻的第八图案lp8和第十一图案lp11中的每一个的端部执行偏置动作。可以对与第二桥接风险区brr2相邻的第四图案lp4和第七图案lp7中的每一个的端部执行偏置动作。例如，第一延伸图案ex1可以布置在第四图案lp4和第八图案lp8中的每一个的端部上。第二延伸图案ex2可以布置在第七图案lp7和第十一图案lp11中的每一个的端部上。

可以对偏置的布局la进行设计规则检查(drc)，以验证任何部分是否违反设计规则(s430)。第十二图案lp12和布置在第十一图案lp11上的第二延伸图案ex2可沿第二方向d2彼此间隔开小于设计规则所限定的最小距离的距离。例如，在第十二图案lp12和布置在第十一图案lp11上的第二延伸图案ex2之间可存在设计规则违反(drv)。

参照图18和图22，可以对违反设计规则的偏置的第十一图案lp11执行取消动作(s440)。例如，可以从第十一图案lp11的端部移除第二延伸图案ex2。然后第十一图案lp11和第十二图案lp12之间可以满足设计规则。

参考图18和图23，可以重新检查偏置的布局la以确定是否存在桥接风险区(s410)。基于第四图案lp4的一端，可在第二图案lp2的一侧上和第六图案lp6的一侧上限定第一凸出区br1。基于第八图案lp8的一端，可在第六图案lp6的相对侧和第十图案lp10的一侧上限定第一凸出区br1。基于第一图案lp1的一端，可在第三图案lp3的一侧上限定第二凸出区br2。基于第三图案lp3的一端，可在第一图案lp1的一侧上限定第二凸出区br2。基于第三图案lp3的相对端，可在第五图案lp5的一侧上限定第二凸出区br2。基于第七图案lp7的一端，可在第五图案lp5的相对侧和第九图案lp9的一侧上限定第二凸出区br2。基于第十一图案lp11的一端，可在第九图案lp9的相对侧上限定第二凸出区br2。基于第十二图案lp12的一端，可在第九图案lp9的相对侧上限定第二凸出区br2。

在第九图案lp9和第十图案lp10之间，第三桥接风险区brr3可以限定为指示第一凸出区br1和第二凸出区br2彼此重叠的区域。在第二图案lp2和第三图案lp3之间，第四桥接风险区brr4可以限定为指示第一凸出区br1和第二凸出区br2彼此重叠的区域。尽管第一偏置动作去除了上文讨论的第一桥接风险区brr1和第二桥接风险区brr2，但可以确定的是新形成了第三桥接风险区brr3和第四桥接风险区brr4。

参照图18和图24，可以对与桥接风险区相邻的图案端部执行第二偏置动作(s420)。可以对与第三桥接风险区brr3相邻的第八图案lp8和第十二图案lp12中的每一个的端部执行偏置动作。可以对与第四桥接风险区brr4相邻的第一图案lp1和第四图案lp4中的每一个的端部执行偏置动作。例如，第一延伸图案ex1可以布置在第四图案lp4和第八图案lp8中的每一个的端部上。第二延伸图案ex2可以布置在第一图案lp1和第十二图案lp12中的每一个的端部上。

可以对偏置的布局la进行设计规则检查(drc)，以验证任何部分是否违反设计规则(s430)。第十一图案lp11和布置在第十二图案lp12上的第二延伸图案ex2可沿第二方向d2彼此间隔开小于设计规则所限定的最小距离的距离。例如，第十一图案lp11和布置在第十二图案lp12上的第二延伸图案ex2之间可存在设计规则违反(drv)。

参照图18和图25，可以对违反设计规则的偏置的第十二图案lp12执行取消动作(s440)。例如，可以从第十二图案lp12的端部移除第二延伸图案ex2。然后第十一图案lp11和第十二图案lp12之间可以满足设计规则。

参照图18和图26，可以重新检查偏置的布局la以确定是否存在桥接风险区(s410)。可以基于第二图案lp2、第四图案lp4和第八图案lp8中的每一个的端部来限定第一凸出区br1。可以基于第三图案lp3、第七图案lp7、第十一图案lp11和第十二图案lp12中的每一个的端部来限定第二凸出区br2。在图26的布局la中，第一凸出区br1和第二凸出区br2之间可以没有重叠区域。例如，可以确定在图26的布局la中不存在桥接风险区。

参照图18和图27，在经历第一偏置动作和第二偏置动作之后可获得最终布局la(s450)。例如，第一延伸图案ex1和第二延伸图案ex2中的每一个可以和与其连接的图案组合，从而完成最终布局la。

参照图28，基于图27的布局la，可以在衬底100上形成第一导电图案il1至第十三导电图案il13。第一导电图案il1至第十三导电图案il13的形成可以与上文参照图4a至图6b所讨论的相似。

第二导电图案il2、第四导电图案il4、第六导电图案il6和第十导电图案il10中的每一个可以包括第一延伸部ep1。第一延伸部ep1可以对应于上文在图26中讨论的第一凸出区br1。第六导电图案il6可以包括在其一侧的第一延伸部ep1和在其相对侧的第一延伸部ep1。

第一导电图案il1、第五导电图案il5和第九导电图案il9中的每一个可以包括第二延伸部ep2。第二延伸部ep2可以对应于上文在图26中讨论的第二凸出区br2。第五导电图案il5可以包括在其一侧的第二延伸部ep2和在其相对侧的第二延伸部ep2。第九导电图案il9可以包括在其一侧的第二延伸部ep2和在其相对侧的多个第二延伸部ep2。

可以通过包括线端偏置动作的布局设计来制造根据发明构思的一些示例实施例的半导体装置。当多个光掩模被用于在衬底上形成导电图案时，可以减少或防止导电图案之间的桥接。总之，可以提供具有改善的可靠性的半导体装置。

尽管已经参考附图讨论了本发明构思的示例实施例，但是应当理解，在不脱离本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。因此将理解，上述示例实施例在所有方面都仅是说明性的，而不是限制性的。