晶体管元件和半导体布局结构的制作方法

本公开主张2017年12月1日申请的美国临时申请案第62/593,373号及2018年1月10日申请的美国正式申请案第15/866,888号的优先权及益处，该美国临时申请案及该美国正式申请案的内容以全文引用的方式并入本文中。

本公开关于一种晶体管元件和一种半导体布局结构，特别涉及一种具有非对称通道区的晶体管元件和布局结构。

背景技术：

随着半导体制造技术的不断提升、电子元件尺寸的逐渐缩小，现有的平面通道晶体管的尺寸和通道长度也相应地变小。尽管平面通道晶体管已被广泛运用在集成电路设计中，但平面通道晶体管的尺寸和通道长度的持续减小，在源极/汲区与在栅极下方载子通道之间的相互作用，产生越来越多的问题。例如，隔离结构和主动区之间的边界导致集中电场。集中电场导致漏电流，这对晶体管的性能有不利的影响。因此，需要降低漏电流，从而提高晶体管的性能。

上文的“现有技术”说明仅是提供背景技术，并未承认上文的“现有技术”说明公开本公开的标的，不构成本公开的现有技术，且上文的“现有技术”的任何说明均不应作为本公开的任一部分。

技术实现要素：

本公开提供一种晶体管元件。该晶体管元件包含一主动区，设置在一基底中；一栅极结构，设置在该主动区的上方；以及一源极区及一漏极区，设置在该栅极结构的相对两侧。该主动区包含一第一区域、一第二区域以及在该第一区域和该第二区域之间的一第三区域。该第一区域包含一第一长度，该第二区域包含一第二长度l2，以及该第一长度大于该第二长度l2。该栅极结构包含在一第一方向延伸的一第一部分和在一第二方向延伸的一第二部分。该第一方向与该第二方向互相垂直。该栅极结构的第一部分设置在该主动区的至少该第三区域的上方，该栅极结构的第二部分设置在该第三区域的至少一部分和该第二区域的一部分的上方。

在一些实施例中，该第一区域包含一第一边界和一第二边界，其中该第一边界和该第二边界在该第二方向延伸。该第二区域包含一第三边界和一第四边界，其中该第三边界和该第四边界在该第二方向延伸。该第三区域包含一第五边界和一第六边界，其中该第五边界在该第二方向延伸。

在一些实施例中，该第一区域的该第一长度由该第一边界与该第二边界之间的距离所定义。该第二区域的该第二长度由该第三边界与该第四边界之间的距离所定义。

在一些实施例中，该第三区域的该第五边界接触该第一区域的该第一边界和该第二区域的该第三边界。该第三区域的该第六边界接触该第一区域的该第二边界和该第二区域的该第四边界。

在一些实施例中，该第三区域的该第六边界在该第一方向和该第二方向之间的一第三方向延伸。

在一些实施例中，该第三区域的该第五边界上的一点与该第三区域的该第六边界上的一点之间的距离定义一第三长度，该第三长度与该第一区域的该第一长度相等。该第三区域的该第五边界上的另一点和该第三区域的该第六边界上的另一点定义一第四长度，该第四长度与该第二区域的该第二长度相等。

在一些实施例中，该栅极结构的该第一部分与该第三区域的该第六边界重叠。

在一些实施例中，该栅极结构的该第二部分与该第三区域的该第六边界重叠。

在一些实施例中，该栅极结构的该第一部分更与该主动区的该第二区域的一部分重叠。

在一些实施例中，该栅极结构还包含一第三部分，该第二部分和该第三部分设置在该第一部分的两个相对末端，且均与该第一部分实体接触。

在一些实施例中，该栅极结构的该第三部分与该第三区域和该第二区域的一部分重叠。

在一些实施例中，该源极区设置在该第一区域中，该漏极区设置在该第二区域中。

本公开另提供一种半导体布局结构。该半导体布局结构包含一主动区，其是被一隔离结构所围绕；至少一第一栅极结构，设置在该主动区和该隔离结构的上方；至少一第二栅极结构，设置在该主动区和该隔离结构的上方；以及多个源极/漏极区，设置在该主动区中。该主动域包含两个第一区域；一第二区域，设置在该两个第一区域之间；一第三区域，设置在该第一区域和该第二区域之间；以及一第四区域，设置在另一个第一区域和该第二区域之间。该第一区域包含一第一长度，该第二区域包含一第二长度，该第二长度小于该第一长度。该第一栅极结构包含互相垂直的一第一部分和一第二部分。该第二栅极结构包含平行于该第一部分的一第三部分和平行于该第二部分的一第四部分。该第一栅极结构的该第二部分与该第三区域和该第二区域的一部分重叠。该第二栅极结构的该第四部分与该第四区域和该第二区域的一部分重叠。

在一些实施例中，该第一栅极结构和第二栅极结构相对于一中心点是点对称。

在一些实施例中，该第一栅极结构的该第一部分和该第二栅极结构的该第三部分之间包含一第一距离。该第一栅极结构的该第一部分和该第二栅极结构的该第四部分之间包含一第二距离。该第一栅极结构的该第二部分和该第二栅极结构的该第三部分之间包含一第三距离。该第一距离大于该第二距离。该第一距离大于该第三距离。该第二距离等于该第三距离。

在一些实施例中，该第一闸结构的该第一部分与该第三区域重叠，以及该第二栅极结构的该第三部分与该第四区域重叠。

在一些实施例中，该第一栅极结构的该第一部分与该第三区域的一倾斜边界重叠。该第二栅极结构的该第四部分与该第四区域的一倾斜边界重叠。

在一些实施例中，第一栅极结构还包含与第三区域和第二区域的一部分重叠的一第五部分。第二栅极结构还包含与第四区域和第二区域的一部分重叠的第六部分。

在一些实施例中，第一栅极结构和第二栅极结构相对于一中心线是线对称。该两个第一区域相对于该中心线是线对称。第三区域和第四区域相对于该中心线是线对称。

在一些实施例中，该第一栅极结构的该第一部分和该第二栅极结构的该第三部分之间包含一第一距离。该第一栅极结构的该第二部分和该第二栅极结构的该第六部分之间包含一第二距离。该第一栅极结构的该第五部分和该第二栅极结构的该第四部分之间包含一第三距离。在一些实施例中，该第一距离大于该第二距离，以及该第一距离大于该第三距离。在一些实施例中，该第二距离等于该第三距离。

本公开提供一种包含c型栅极结构的晶体管元件以及一种包含l型栅极结构的晶体管元件。如此，集中电场可被偏转，从而泄漏电流减小。此外，晶体管元件的主动区包含由l型栅极结构或c型栅极结构重叠的一第三区域。该第三区域包含倾斜的边界，因此形成不同的通道长度。因此，漏极电流(ids)增加，并且截止电流(iof)减小。换句话说，驱动电流增加而漏电流减小。如此，晶体管元件的性能获得改善，同时晶体管元件的功率耗损降低。

相反地，对于包含直型栅极结构的对比晶体管元件或半导体布局结构而言，元件遭受更大的漏电流因此具有更高的功率耗损。此外，对于仅具有一个长度的通道区的对比晶体管元件或半导体布局结构而言，漏极电流相对较低，晶体管元件的性能因此较差。

上文已相当广泛地概述本公开的技术特征及优点，从而使下文的本公开详细描述得以获得优选了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中技术人员应了解，可相当容易地利用下文公开的概念与特定实施例可作为修改或设计其它结构或工艺而实现与本公开相同的目的。本公开所属技术领域中技术人员亦应了解，这类等效建构无法脱离权利要求所界定的本公开的构思和范围。

附图说明

参阅实施方式与权利要求合并考量附图时，可得以更全面了解本公开的公开内容，附图中相同的元件符号是指相同的元件。

图1是根据本公开的一些实施例的晶体管元件的一部分的示意图。

图2是根据本公开的一些实施例的晶体管元件的示意图。

图3是根据本公开的一些实施例的晶体管元件的示意图。

图4是根据本公开的一些实施例的晶体管元件的示意图。

图5是根据本公开的一些实施例的晶体管元件的示意图。

图6是根据本公开的一些实施例的晶体管元件的示意图。

图7是根据本公开的一些实施例的半导体布局结构的一部分的示意图。

图8是根据本公开的一些实施例的半导体布局结构示意图。

图9是根据本公开的一些实施例的半导体布局结构示意图。

附图标记说明：

100晶体管元件

100a晶体管元件

100b晶体管元件

100c晶体管元件

102基底

104隔离结构

110主动区

112第一区域

112a第一边界

112b第二边界

114第二区域

114a第三边界

114b第四边界

116第三区域

116a第五边界

116b第六边界

120栅极结构

120a栅极结构

120b栅极结构

120c栅极结构

122第一部分

122a第一部分

122b第一部分

122c第一部分

124第二部分

124a第二部分

124b第二部分

124c第二部分

126第三部分

140d漏极区

140s源极区

150通道区

150a通道区

150b通道区

150c通道区

200半导体布局结构

200a半导体布局结构

204隔离结构

210主动区

212-1第一区域

212-2第一区域

212a第一边界

212b第二边界

214第二区域

214a第三边界

214b第四边界

216第三区域

216a第五边界

216b第六边界

218第四区域

218a第七边界

218b第八边界

220第一栅极结构

220a第一栅极结构

222第一部分

222a第一部分

224第二部分

224a第二部分

226第五部分

230第二栅极结构

230a第二栅极结构

232第三部分

232a第三部分

234第四部分

234a第四部分

236第六部分

240d漏极区

240s源极区

c1第一通道长度

c2第二通道长度

c3第三通道长度

cl中心线

cp中心点

d1第一方向

d2第二方向

d3第三方向

l1第一长度

l2第二长度

l3第三长度

l4第四长度

具体实施方式

本公开的以下说明伴随并入且组成说明书的一部分的附图，说明本公开的实施例，然而本公开并不受限于该实施例。此外，以下的实施例可适当整合以下实施例以完成另一实施例。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。

“一实施例”、“实施例”、“例示实施例”、“其他实施例”、“另一实施例”等是指本公开所描述的实施例可包含特定特征、结构或是特性，然而并非每一实施例必须包含该特定特征、结构或是特性。再者，重复使用“在实施例中”一语并非必须指相同实施例，然而可为相同实施例。

为了使得本公开可被完全理解，以下说明提供详细的步骤与结构。显然，本公开的实施不会限制该技艺中的技术人士已知的特定细节。此外，已知的结构与步骤不再详述，以免不必要地限制本公开。本公开的优选实施例详述如下。然而，除了实施方式之外，本公开亦可广泛实施于其他实施例中。本公开的范围不限于实施方式的内容，而是由权利要求定义。

图1是根据本公开的一些实施例的晶体管元件100的一部分的示意图，图2是图1的晶体管元件100的示意图。在一些实施例中，晶体管元件100包含一基底102。基底102可以包含硅(si)、硅锗(sige)、砷化镓(gaas)或其他适合的半导体材料。一井区(未示出)可以形成在基底102中。井区可以是中性的、或者可以是n型或p型掺杂区，取决于晶体管元件100的导电类型。一浅沟槽隔离(以下简称为sti)结构的隔离结构104形成在基底102中，用以定义至少一主动区110。

在一些实施例中，隔离结构104可以通过以下步骤形成。在基底102上形成一垫氧化物层(未示出)。之后，形成一垫氮化物层(未示出)。该垫氧化物层减小基底102上来自垫氮化物层的应力。接下来，在垫氮化物层上形成一图案化光刻胶层(未示出)，该图案化光刻胶层用以定义隔离结构104的位置。然后移除通过图案化光刻胶层所暴露的垫氮化物层的一部分、垫氧化物层的一部分和基底102的一部分，以及在基底102中形成一浅沟槽(未示出)。在移除图案化光刻胶层后，氧化物衬里(未示出)衬在浅沟槽的侧壁和底部，并且以一绝缘材料，例如氧化物，填充浅沟槽。举例来说，高密度等离子体化学气相沉积氧化物(hdp氧化物)可以使用于填充浅沟槽，但本公开不限于此。随后，以垫氮化物层做为停止层，执行一平坦化工艺以移除多余的氧化物。接下来，在基底102中形成井区，并且随后可以去除垫氮化物层和垫氧化物层。结果，晶体管元件100包含定义并围绕主动区110的隔离结构104，如图2所示。

需要说明的是，主动区110设置在基底102中，包含一第一区域112、一第二区域114以及在第一区域112与第二区域114之间的一第三区域116，如图1所示。第一区域112包含一第一长度l1，第二区域114包含一第二长度l2，以及第一长度l1和第二长度l2的两者在一第一方向d1延伸。在一些实施例中，第一长度l1大于第二长度l2。第一区域112的宽度可以等于或大于第二区域114的宽度。在一些实施例中，第一区域112的宽度和第二区域114的宽度皆大于第三区域116的宽度。第一区域112包含一第一边界112a和一第二边界112b。第一边界112a和第二边界112b皆在垂直于第一方向d1的一第二方向d2延伸。第二区域114包含一第三边界114a和一第四边界114b。第三边界114a和第四边界114b皆在第二方向d2延伸。第三区域116包含一第五边界116a和一第六边界116b。在一些实施例中，第五边界116a在第二方向d2延伸。如图1所示，第一区域112的第一边界112a、第二区域114的第三边界114a和第三区域116的第五边界116a彼此共线。此外，第三区域116的第五边界116a与第一区域112的第一边界112a和第二区域114的第三边界114a接触。第三区域116的第六边界116b与第一区域112的第二边界112b和第二区域114的第四边界114b接触。如图1所示，第一区域112的第一长度l1由第一边界112a和第二边界112b之间的距离所定义，以及第二区域114的第二长度l2由第三边界114a和第四边界114b之间的距离所定义。连接第二边界112b和第四边界114b的第三区域116的第六边界116b在第一方向d1和第二方向d2之间的一第三方向d3延伸。在一些实施例中，第五边界116a上的一点与第三区域116的第六边界116b上的一点之间的距离定义一第三长度l3，第三长度l3等于第一区域112的第一长度l1。同时，第五边界116a上的另一点与第六边界116b上的另一点之间的距离定义一第四长度l4，第四长度l4等于第二区域114的第二长度l2。应该容易理解，第三方向d3由第三区域116的第三长度l3与第四长度l4之间的长度差所决定。换句话说，第三方向d3由第一区域112的第一长度l1与第二区域114的第二长度l2之间的长度差所决定。而且，第六边界116b因此如图1所示的是一倾斜边界。

参照图1和图2，接下来将栅极结构120设置在基底102的上方。栅极结构120可以通过以下步骤形成。举例来说，在基底102的上方形成栅极介电层(未示出)，并且在栅极介电层上形成栅极导电层(未示出)，但本公开不限于此。在一些实施例中，栅极介电层可以包含具有高介电常数(高-k)的介电材料。例如，栅极介电层可以包含氧化硅(sio)、氮化硅(sin)、氮氧化硅(sion)、金属氧化物例如氧化铪(hfo)、或为了相容性而选择的其他合适的材料，但本公开不限于此。栅极导电层可以包含多晶硅或其他合适的材料，例如具有适当功函数的金属材料。接下来，在一些实施例中，栅极导电层和栅极介电层被图案化以形成包含l形的栅极结构120。如图2所示，栅极结构120设置在主动区110与隔离结构102的一部分上。然而，在一些实施例中，栅极结构120可以通过光学近接校正(opc)来形成。举例来说，执行opc以放大图案特征的末端部分，从而可以获得l形图案特征。因此，可以将l型图案特征转移至栅极导电层和栅极介电层，从而获得l型栅极结构120，如图2所示。之后，在主动区110中形成轻掺杂漏极(ldd)(未示出)，并且在栅极结构120的侧壁的上方形成间隔物(未示出)。接下来，在栅极结构120的两个相对侧的主动区110中形成源极/漏极区140s/140d。源极/漏极区140s/140d区包含n型或p型掺杂区域，取决于晶体管元件100的导电类型。根据本公开的一些实施例，源极区140s设置在第一区域112中，漏极区140d设置在第二区域114中。在一些实施例中，源极区140s的宽度等于漏极区140d的宽度，并且源极区140s的长度(也就是，第一长度l1)大于漏极区140d的长度(也就是，第二长度l2)。因此，源极区140s的表面积大于漏极区140d的表面积，但本公开不限于此。

依旧参照图2，栅极结构120包含在第一方向d1延伸的一第一部分122和在第二方向d2延伸的一第二部分124。换句话说，第一部分122垂直于第二部分124。更重要的是，栅极结构120的第一部分122设置在主动区110的第三区域116和隔离结构104的一部分的上方。栅极结构120的第二部分124设置在第三区域116的一部分、第二区域114的一部分以及隔离结构104的一部分的上方。而且，栅极结构120的第一部分122与主动区110的第三区域116的第六边界116b重叠。

参照图3，晶体管元件100包含栅极结构120下方的一通道区150。应该注意的是，通道区150形成在由栅极结构120重叠的主动区110中。因此，晶体管100的通道区150包含一第一通道长度c1、一第二通道长度c2和一第三通道长度c3，如图3所示。第一通道长度c1实质上等于第三区域116的一宽度。第二通道长度c2实质上等于第三区域116的宽度以及第二区域114中由栅极结构120的第二部分124重叠部分的宽度的和。第三通道长度c3小于第一通道长度c1。更重要的是，由于第三区域116的倾斜边界116b，第三通道长度c3是可变的。

在本公开所提供的晶体管元件100中，集中电场从栅极结构120的第二部分124偏转。因此，漏电流减小，从而晶体管元件100的功率耗损获得改善。而且，通过可变的第三通道长度c3改善漏极电流(ids)，从而提高晶体管元件的性能。

图4是根据本公开的一些实施例的晶体管元件的示意图。可理解的是，图3和图4中的类似特征可以包含类似的材料，并且可以通过类似的工艺来形成，为了简洁起见，省略了类似的细节。在一些实施例中，提供了一晶体管元件100a。晶体管元件100a包含一基底102，并且一井区(未示出)可以形成在基底102中。井区可以是中性的、或者是n型或p型掺杂区，取决于晶体管元件100a的导电类型。一隔离结构104例如一浅沟槽隔离结构形成在基底中，用以定义和围绕一主动区110的至少一者。如前所述，主动区110包含一第一区域112，其是包含一第一长度l1；一第二区域114，其是包含一第二长度l2，其中第二长度l2小于第一长度l1；以及一第三区域116，其是在第一区域112和第二区域114之间。

参照图4，晶体管100a包含一栅极结构120a，并且一源极/漏极区140s/140d设置在栅极结构120a的相对两侧。源极/漏极区140s/140d区包含n型或p型掺杂区域，取决于晶体管元件100的导电类型。栅极结构120a设置在主动区110与隔离结构104的上方。如上所述，栅极结构120a包含栅极导电层和设置在栅极导电层与基底之间的栅极介电层。在一些实施例中，栅极结构120a包含在一第一方向d1延伸的一第一部分122a和在与第一方向d1垂直的一第二方向d2延伸的一第二部分124a。第二部分124a与第三区域116的一部分、第二区域114的一部分以及隔离结构104的一部分重叠。根据本公开的实施例，栅极结构120a的第一部分122a与第三区域116、隔离结构104的一部分以及第二区域114的一部分重叠。在一些实施例中，可以形成第一部分122a和第二部分124a的两者并与第一区域112的一部分重叠，但本公开不限于此。

参照图4，晶体管元件100a包含栅极结构120a下方的一通道区150a。应该注意的是，通道区150a是形成在由栅极结构120a重叠的主动区110中。因此，晶体管100a的通道区150a包含一第一通道长度c1、一第二通道长度c2和一第三通道长度c3，如图4所示。第一通道长度c1实质上等于第三区域116的宽度以及第二区域114中，由栅极结构120a的第一部分122a重叠部分的宽度的和。第二通道长度c2实质上等于第三区域116的宽度以及第二区域114中，由栅极结构120a的第二部分124a重叠部分的宽度的和。第三通道长度c3小于第一通道长度c1。更重要的是，由于第三区域116的倾斜边界116b，第三通道长度c3是可变的。

在本公开所提供的晶体管元件100a中，集中电场从栅极结构120a的第二部分124a偏转。因此，漏电流减小，从而晶体管元件100a的功率耗损获得改善。此外，通过可变的第三通道长度c3改善漏极电流(ids)，从而提高晶体管元件100a的性能。

图5是根据本公开的一些实施例的晶体管元件100b的示意图。应该注意的是，在图3和图5中相同的元件用相同的标号表示，并且可以通过相同的工艺形成。因此，仅详述差异的处。在一些实施例中，晶体管元件100b包含设置在主动区110和隔离结构104上的一栅极结构120b。栅极结构120b包含在第一方向d1延伸的一第一部分122b和在第二方向d2延伸的一第二部分124b。如图5所示，栅极结构120b也是一l型栅极结构。第一部分122b设置在第三区域116和隔离结构104的一部分的上方，并且第二部分124b设置在第三区域116的一部分、第二部分114的一部分以及隔离结构104的一部分的上方。而且，栅极结构120b的第二部分124b与第三区域116的第六边界116b重叠。

依旧参照图5，晶体管元件100b包含栅极结构120b下方的一通道区150b。应该注意的是，通道区150b形成在由栅极结构120b重叠的主动区110中。因此，晶体管100b的通道区150b包含一第一通道长度c1、一第二通道长度c2和一第三通道长度c3，如图5所示。第一通道长度c1实质上等于第三区域116的一宽度。第二通道长度c2实质上等于第三区域116的宽度以及第二区域114中由栅极结构120b的第二部分124b重叠部分的宽度的和。第三通道长度c3小于第一通道长度c1。更重要的是，由于第三区域116的倾斜边界116b，第三通道长度c3是可变的。

在本公开所提供的晶体管元件100b中，集中电场从栅极结构120b的第二部分124b偏转。因此，漏电流减小，从而晶体管元件100b的功率耗损获得改善。而且，通过可变的第三通道长度c3改善漏极电流(ids)，从而提高晶体管元件100b的性能。

图6是根据本公开的一些实施例的晶体管元件100c的示意图。应该注意的是，在图3和图6中相同的元件用相同的标号表示，并且可以通过相同的工艺形成。因此，仅详述差异的处。在一些实施例中，晶体管元件100c包含设置在主动区110和隔离结构104上的一栅极结构120c。栅极结构120c包含在一第一方向d1延伸的一第一部分122c、在一第二方向d2延伸的一第二部分124c和在一第二方向d2延伸的一第三部分126。而且，第二部分124c和第三部分126的两者设置在第一部分122c的两个相对末端处，并且该两者与第一部分122c实体接触，如图6所示。因此，晶体管元件100c的栅极结构120c是c型栅极结构。第一部分122c仅与第三区域116重叠。第二部分124c与第三区域116的一部分、第二区域114的一部分以及隔离结构104的一部分重叠。第三部分126与第三区域116的一部分、第二区域114的一部分以及隔离结构104的一部分重叠。而且，栅极结构120b的第二部分124b与第三区域116的第六边界116b重叠。

依旧参照图6，晶体管元件100c包含栅极结构120c下方的一通道区150c。应该注意的是，通道区150c形成在由栅极结构120c重叠的主动区110中。因此，晶体管100c的通道区150c包含一第一通道长度c1、一第二通道长度c2和一第三通道长度c3，如图6所示。第一通道长度c1实质上等于第三区域116的一宽度。第二通道长度c2实质上等于第三区域116的宽度以及第二区域114中与第二部分124c或与第三部分126重叠部分的宽度的和。第三通道长度c3小于第一通道长度c1。更重要的是，由于第三区域116的倾斜边界116b，第三通道长度c3是可变的。

在本公开所提供的晶体管元件100c中，集中电场从栅极结构120c的第二部分124c及第三部分126偏转。因此，漏电流减小，从而晶体管元件100c的功率耗损获得改善。此外，通过可变的第三通道长度c3改善漏极电流(ids)，从而提高晶体管元件100c的性能。

图7是根据本公开的一些实施例的半导体布局结构200的一部分的示意图，并且图8是半导体布局结构200的示意图。在本公开的一些实施例中，半导体布局结构200包含由隔离结构204围绕的主动区210。如上所述，主动区210可以是n型或p型掺杂区，取决于半导体布局结构200的导电类型。主动区210包含两个第一区域212-1和212-2；一第二区域124，设置在两个第一区域212-1和212-2之间；一第三区域216，设置在第二区域214和第一区域212-1之间；以及一第四区域218，设置在第二区域214和第一区域212-2之间。两个第一区域212-1和212-2包含一第一长度l1，第二区域214包含一第二长度l2，并且第一长度l1和第二长度l2的两者在一第一方向d1延伸。在一些实施例中，第二长度l2小于第一长度l1。两个第一区域212-1及212-2的宽度可以等于或大于第二区域214的宽度。在一些实施例中，两个第一区域212-1和212-2的宽度可以小于第二区域214的宽度，如图7所示。在一些实施例中，两个第一区域212-1和212-2的宽度以及第二区域214的宽度大于第三区域216的宽度和第四区域218的宽度。在一些实施例中，两个第一区域212-1和212-2的其中一者包含第一边界212a和第二边界212b的两者。第一边界212a和第二边界212b的两者在垂直第一方向d1的一第二方向d2延伸。第二区域214包含一第三边界214a和一第四边界214b。第三边界214a和第四边界214b的两者在第二方向d2延伸。第三区域216包含一第五边界216a和一第六边界216b。第五边界216a在第二方向d2延伸。第四区域218包含一第七边界218和一第八边界218b。第七边界218a在第二方向d2延伸。如图7所示，第一区域212的第一边界212a、第二区域214的第三边界214a、第三区域216的第五边界216a和第四区域218的第七边界218a彼此共线。而且，第三区域216的第五边界216a与第一区域212-1的第一边界212a和第二区域214的第三边界214a接触。第四区域218的第七边界218a与第一区域212-2的第一边界212a和第二区域214的第三边界214a接触。第三区域216的第六边界216b与第一区域212-1的第二边界212b和第二区域214的第四边界214b接触。第四区域218的第八边界218b与第一区域212-2的第二边界212b和第二区域214的第四边界214b接触。如图7所示，第一区域212-1与212-2的第一长度l1由第一边界212a和第二边界212b之间的距离所定义，并且第二区域214的第二长度l2由第三边界214a和第四边界214b之间的距离所定义。在一些实施例中，第五边界216a上的一点与第三区域216的第六边界216b上的一点之间的距离定义一第三长度l3，第三长度l3等于第一区域212-1的第一长度l1；第七边界218a上的一点和第四区域218的第八边界218b上的一点定义一第三长度l3，第三长度l3等于第一区域212-2的第一长度l1。第五边界216a上的另一点与第三区域216的第六边界216b上的另一点之间的距离定义一第四长度l4，第四长度l4也等于第七边界218a上的另一点与第四区域218的第八边界218b上的另一点之间的距离。第四长度l4等于第二区域214的第二长度l2。如图7所示，第三区域216的第六边界216b和第四区域218的第八边界218b是倾斜边界。

参照图8，半导体布局结构200包含设置在主动区210和隔离结构204上的第一栅极结构220的至少一者；设置在主动区210和隔离结构204上的第二栅极结构230的至少一者；以及设置在主动区210中的多个源极/漏极区240s/240d。如上所述，源极/漏极区240s/240d可以是n型或p型掺杂区，取决于半导体布局结构200的导电类型。第一栅极结构220包含在第一方向d1延伸的一第一部分222和在第二方向d2延伸的一第二部分224。第一方向d1垂直于第二方向d2。换句话说，第一栅极结构220的第一部分222和第一极结构220的第二部分224互相垂直。第二栅极结构230包含平行于第一部分222的一第三部分232和平行于第二部分224的一第四部分234。在一些实施例中，第一栅极结构220的第二部分224的宽度大于第一栅极结构220的第一部分222的宽度，并且第二栅极结构230的第四部分234的宽度大于第二栅极结构230的第三部分232的宽度。在一些实施例中，第一栅极结构220的第一部分222的宽度等于第二栅极结构230的第三部分232的宽度，但本公开不限于此。在一些实施例中，第一栅极结构220的第二部分224的宽度等于第二栅极结构230的第四部分234的宽度，但本公开不限于此。

在一些实施例中，第一栅极结构220的第二部分224与第三区域216、第二区域214的一部分以及隔离结构204的一部分重叠。在一些实施例中，第二栅极结构230的第四部分234与第四区域218、第二区域214的一部分以及隔离结构204的一部分重叠。第一栅极结构220的第一部分222与第三区域216和隔离结构204的一部分重叠，并且第二栅极结构230的第三部分232与第四区域218和隔离结构204的一部分重叠。而且，第一栅极结构220的第一部分222与第三区域216的倾斜边界(也就是，第六边界)216b重叠，而第二栅极结构230的第四部分234与第四区218另一倾斜边界(也就是，第八边界)218b重叠。在一些实施例中，第一栅极结构220和第二栅极结构230相对于中心点cp是点对称，但本公开不限于此。此外，在一些实施例中，第一栅极结构220的第一部分222更与第二区域214的一部分重叠，并且第二栅极结构230的第三部分232更与第二区域214的一部分重叠。在一些实施例中，第一栅极结构220的第一部分222和第二部分224更与第一区域212-1的一部分重叠，并且第二栅极结构230的第三部分232和第四部分234更与第一区域212-2的一部分可以进一步重叠。

依旧参照图8，第一栅极结构220的第一部分222和第二栅极结构230的第三部分232之间包含一第一距离d1。第一栅极结构220的第一部分222和第二栅极结构230的第四部分234之间包含一第二距离d2。第一栅极结构220的第二部分224和第二栅极结构230的第三部分232之间包含一第三距离d3。在一些实施例中，第一距离d1大于第二距离d2，并且第一距离d1大于第三距离d3。在一些实施例中，第二距离d2等于第三距离d3。

根据半导体布局结构200，第一栅极结构220和第二栅极结构230其中的一者形成一晶体管元件，其中源极/漏极区240s/240d设置在该栅极结构的两侧。因此，可得到至少两个包含l型栅极结构的晶体管元件。因此，如上所述，晶体管元件具有较低漏电流和较高驱动电流的优点。而且，由于第一栅极结构220与第二栅极结构230是点对称，所以只要第二距离d2与第三距离d3不违反设计规则，两栅极结构220与230之间的距离就可以减小。因此，通过布局的优化可以容易地减小半导体布局结构200占据的总面积，从而实现元件尺寸的减小。

图9是根据本公开的一些实施例的半导体布局结构200a的示意图。应该注意的是，在图8和图9中相同的元件用相同的标号表示，并且可以通过相同的工艺形成。为了简洁起见，省略了这些元件。在本公开的一些实施例中，半导体布局结构200a包含由隔离结构204围绕的主动区210。如上所述，主动区210可以是n型或p型掺杂区，取决于半导体布局结构200a的导电类型。如上所述，主动区210包含两个第一区域212-1和212-2，其是包含第一长度l1；第二区域214，设置在两个第一区域212-1和212-2之间，并且包含小于第一长度l1的第二长度l2；第三区域216，设置在第二区域214和第一区域212-1之间；以及第四区域218，设置在第二区域214和第一区域212-2之间。

半导体布局结构200a包含设置在主动区210和隔离结构204上的第一栅极结构220的至少一者；设置在主动区210和隔离结构204上的第二栅极结构230a的至少一者；以及设置在主动区210中的多个源极/漏极区240s/240d。如上所述，源极/漏极区240s/240d可以是n型或p型掺杂区，取决于半导体布局结构200a的导电类型。第一栅极结构220a包含在第一方向d1延伸的一第一部分222a和在第二方向d2延伸的一第二部分224a。换句话说，第一栅极结构220a的第一部分222a和第一极结构220a的第二部分224a互相垂直。第二栅极结构230a包含平行于第一部分222a的一第三部分232a和平行于第二部分224a的一第四部分234a。在本公开的一些实施例中，第一栅极结构220a还包含一第五部分226，并且第二栅极结构230a还包含一第六部分236。第二部分224a和第五部分226两者设置在第一部分222的两个相对末端处，并该两者与第一部分222a实体接触。第四部分234a和第六部分236两者设置在第三部分232a的两个相对末端处，并且两者与第三部分232a实体接触。因此，第一栅极结构220a和第二栅极结构是c型栅极结构。在一些实施例中，第二部分224a和第一栅极结构220a的第五部分226的宽度大于第一栅极结构220a的第一部分222a的宽度，并且第四部分234a和第二栅极结构230a的第六部分236的宽度大于第二栅极结构230a的第三部分232a的宽度。在一些实施例中，第一栅极结构220a的第一部分222a的宽度等于第二栅极结构230a的第三部分232a的宽度，但本公开不限于此。在一些实施例中，第一栅极结构220a的第二部分224a和第五部分236的宽度等于第二栅极结构230a的第四部分234a和第六部分236的宽度，但本公开不限于此。

在一些实施例中，第一栅极结构220a的第二部分224a与第三区域216、第二区域214的一部分以及隔离结构204的一部分重叠。第二栅极结构230a的第四部分234a与第四区域218、第二区域214的一部分以及隔离结构204的一部分重叠。第一栅极结构220a的第一部分222a仅与第三区域216重叠，并且第二栅极结构230a的第三部分232a仅与第四区域218重叠。在一些实施例中，第一栅极结构220a的第五部分226与第三区域216的一部分、第二区域214的一部分以及隔离结构204的一部分重叠，但本公开不限于此。在一些实施例中，第六部分236与第四区域218的一部分、第二区域214的一部分以及隔离结构204的一部分重叠。而且，第一栅极结构220a的第五部分226与第三区域216的倾斜边界(也就是，第六边界)216b重叠，而第二栅极结构230a的第四部分234a与第四区218另一倾斜边界(也就是，第八边界)218b重叠。在一些实施例中，第一栅极结构220a和第二栅极结构230a相对于中心线cl是线对称，但本公开不限于此。在一些实施例中，第一区域其中的两者212-1和212-2相对于中心线cl是线对称。在一些实施例中，第三区域216和第四区域218也相对于中心线cl是线对称。此外，在一些实施例中，第一栅极结构220a的第一部分222a可以进一步重叠第二区域214的一部分，并且第二栅极结构230a的第三部分232a更与第二区域214(未示出)的一部分重叠。在一些实施例中，第一栅极结构220a(包含第一部分222a、第二部分224a和第五部分226)更与第一区域212-1的一部分重叠，但本公开不限于此。在一些实施例中，第二栅极结构230a(包含第三部分232a、第四部分234a和第六部分236)更与第一区域212-1的一部分重叠，但本公开不限于此。

依旧参照图9，第一栅极结构220a的第一部分222a和第二栅极结构230a的第三部分232a之间包含一第一距离d1。第一栅极结构220a的第二部分224a和第二栅极结构230a的第六部分236之间包含一第二距离d2。第一栅极结构220a的第五部分226和第二栅极结构230a的第四部分234a之间包含一第三距离d3。在一些实施例中，第一距离d1大于第二距离d2，并且第一距离d1大于第三距离d3。在一些实施例中，第二距离d2等于第三距离d3。

根据半导体布局结构200a，第一栅极结构220a和第二栅极结构230a其中的一者形成一晶体管元件，其中源极/漏极区240s/240d设置在该栅极结构的两侧。因此，可得到至少两个包含c型栅极结构的晶体管元件。因此，如上所述，晶体管元件具有较低漏电流和较高驱动电流的优点。此外，由于第一栅极结构220a与第二栅极结构230a是线对称，所以只要第二距离d2与第三距离d3不违反设计规则，两栅极结构220a与230a之间的距离就可以减小。因此，通过布局的优化可以容易地减小半导体布局结构200a占据的总面积，从而实现元件尺寸的减小。

本公开提供一种包含l型栅极结构120、120a和120b的晶体管元件100、100a和100b，以及一种包含c型栅极结构100c的晶体管元件100c。集中电场从主通道区150、150a、150b和150c偏转，因此漏电流减小。而且，第三区域116包含倾斜的边界，因此形成不同的通道长度。因此，漏极电流(ids)增加，并且截止电流(iof)减小。换句话说，驱动电流得到改善并且漏电流减小。如此，晶体管元件的性能获得改善，同时晶体管元件的功率耗损降低。此外，本公开亦提供半导体布局结构200和200a。半导体布局结构200包含点对称的两个l型栅极结构220和230，以及半导体布局结构200a包含线对称的两个c型栅极结构220a和230a。因此，通过布局的优化可以容易地减小半导体布局结构200a占据的总面积，从而实现元件尺寸的减小。

相反地，对于包含直型栅极结构的对比晶体管元件或半导体布局结构而言，元件遭受更大的漏电流，因此具有更高的功率耗损。而且，对于仅具有一个长度的通道区的对比晶体管元件或半导体布局结构而言，漏极电流相对较低，晶体管元件的性能因此较差。

本公开提供一种晶体管元件。该晶体管元件包含一主动区，设置在一基底中；一栅极结构，设置在该主动区的上方；以及一源极/漏极区，设置在该栅极结构的相对两侧。该主动区包含一第一区域、一第二区域以及在该第一区域和该第二区域之间的一第三区域。该第一区域包含一第一长度，该第二区域包含一第二长度，并且该第一长度大于该第二长度。该栅极结构包含在一第一方向延伸的一第一部分和在一第二方向延伸的一第二部分。该第一方向与该第二方向互相垂直。该栅极结构的第一部分设置在该主动区的至少该第三区域的上方，该栅极结构的第二部分设置在该第三区域的至少一部分和该第二区域的一部分的上方。

本公开提供一种半导体布局结构。该半导体布局结构包含一主动区，其是被一隔离结构所围绕；第一栅极结构的至少一者，设置在该主动区和该隔离结构的上方；第二栅极结构的至少一者，设置在该主动区和该隔离结构的上方；以及多个源极/漏极区，设置在该主动区中。该主动域包含两个第一区域；一第二区域，设置在两个该第一区域之间；一第三区域，设置在该第一区域和该第二区域之间；以及一第四区域，设置在另一个第一区域和该第二区域之间。该第一区域包含一第一长度，该第二区域包含一第二长度，并且该第二长度小于该第一长度。该第一栅极结构包含互相垂直的一第一部分和一第二部分。该第二栅极结构包含平行于该第一部分的一第三部分和平行于该第二部分的一第四部分。该第一栅极结构的该第二部分与该第三区域和该第二区域的一部分重叠。该第二栅极结构的该第四部分与该第四区域和该第二区域的一部分重叠。

再者，本公开的范围并不受限于说明书中所述的工艺、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的公开内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质相同结果的现存或是未来发展的工艺、机械、制造、物质组成物、手段、方法、或步骤。据此，这些工艺、机械、制造、物质组成物、手段、方法、或步骤是包含于本公开的权利要求内。