半导体结构及制备方法、半导体连接孔结构的制备方法与流程

本发明属于半导体制造技术领域，特别是涉及一种半导体结构及制备方法、半导体连接孔结构的制备方法。

背景技术：

目前，晶圆在生产制造过程中，在晶边(如晶圆边界)的位置，往往会因洗边等原因对晶圆边界造成破坏，在后续的半导体制程工艺(process)过程中则会导致剥离缺陷(peelingdefect)大量出现，从而影响后续半导体制程工艺(process)以及导致产品良率较低(lowyield)等，此外，对于一些不进行洗边的工艺，一般会在晶边的位置瀑光形成图形，这部分图形无用，会成为潜在的缺陷来源，从而导致晶圆存在缺陷，降低产品良率。

因此，如何提供一种半导体结构及制备方法、半导体连接孔结构的制备方法，用于解决现有技术中的上述问题实属必要。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构及制备方法、半导体连接孔结构的制备方法，用于解决现有技术中在进行半导体工艺过程中导致晶边区域造成破坏，从而导致晶圆出现缺陷，影响后续工艺及良率等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，包括步骤：

提供待处理晶圆结构，所述待处理晶圆结构包括器件区及晶边区；

于所述待处理晶圆结构上形成保护光阻层，所述保护光阻层对应显露所述器件区且所述保护光阻层至少对应覆盖所述晶边区；

于形成有所述保护光阻层的所述待处理晶圆结构上形成工艺光阻层，所述工艺光阻层至少对应覆盖所述器件区，且所述工艺光阻层与所述保护光阻层反性；以及

图形化所述工艺光阻层形成图形化掩膜层，以基于所述图形化掩膜层对所述待处理晶圆结构进行处理。

作为本发明的一种可选方案，所述待处理晶圆结构包括中间结构层，其中，所述中间结构层覆盖所述器件区及所述晶边区，且所述保护光阻层及所述工艺光阻层均形成于所述中间结构层上。

作为本发明的一种可选方案，形成所述保护光阻层的步骤包括：于所述待处理晶圆结构上形成一层保护光阻材料层，对所述保护光阻材料层进行曝光显影，以形成所述保护光阻层。

作为本发明的一种可选方案，所述工艺光阻层对应覆盖所述器件区并延伸覆盖所述保护光阻层。

作为本发明的一种可选方案，覆盖于所述保护光阻层上的所述工艺光阻层的厚度介于0.01μm-0.03μm之间。

作为本发明的一种可选方案，所述图形化掩膜层上形成有对应于所述器件区的第一图案及对应于所述晶边区的第二图案。

作为本发明的一种可选方案，基于所述图形化掩膜层对所述待处理晶圆结构进行处理的工艺包括刻蚀及离子注入中的至少一种；所述待处理晶圆结构还包括隔离区，其中，所述隔离区形成于所述晶边区与所述器件区之间，所述保护光阻层对应覆盖所述晶边区并延伸至所述隔离区上。

作为本发明的一种可选方案，所述保护光阻层的形状包括环形；所述保护光阻层包括负光阻，所述工艺光阻层包括正光阻，或者，所述保护光阻层包括正光阻，所述工艺光阻层包括负光阻。

作为本发明的一种可选方案，所述保护光阻层的外缘与所述待处理晶圆结构的外缘重合，所述保护光阻层的宽度小于10mm；所述保护光阻层的厚度介于0.01μm-10μm之间。

本发明还提供一种半导体结构，所述半导体结构包括：

待处理晶圆结构，所述待处理晶圆结构包括器件区及晶边区；

保护光阻层，位于所述待处理晶圆结构上，所述保护光阻层对应显露出所述器件区且所述保护光阻层至少对应覆盖所述晶边区；以及

图形化掩膜层，位于所述待处理晶圆结构上，所述图形化掩膜层至少对应覆盖所述器件区，用于基于所述图形化掩膜层对所述待处理结构进行处理，其中，所述图形化掩膜层的材料包括与所述保护光阻层的光阻材料反性的光阻材料。

本发明还提供一种半导体连接孔结构的制备方法，包括如下步骤：

提供待处理晶圆结构，所述待处理晶圆结构包括器件区及晶边区；

于所述待处理晶圆结构上形成保护光阻层，所述保护光阻层对应显露出所述器件区且所述保护光阻层至少对应覆盖所述晶边区；

于形成有所述保护光阻层的所述待处理晶圆结构上形成工艺光阻层，所述工艺光阻层至少对应覆盖所述器件区，且所述工艺光阻层与所述保护光阻层反性；

图形化所述工艺光阻层形成图形化掩膜层，其中，所述图形化掩膜层对应于所述器件区的位置形成有连接孔开口；以及

基于所述图形化掩膜层对所述待处理晶圆结构进行刻蚀，以于所述待处理晶圆结构中形成与所述连接孔开口对应的连接孔。

作为本发明的一种可选方案，所述连接孔包括第一连接孔、第二连接孔及第三连接孔，所述器件区包括晶体管结构，所述晶体管结构包括栅区、源区及漏区，所述第一连接孔形成于所述栅区上，所述第二连接孔形成于所述源区上，所述第三连接孔形成于所述漏区上。

如上所述，本发明的半导体结构及制备方法、半导体连接孔结构的制备方法，在待处理晶圆结构的晶边区域对应形成一光阻材料的保护层，使得该材料层覆盖的区域在洗边工艺及其他半导体制程工艺中得到保护，可以是在刻蚀工艺中，在器件区域形成器件结构，而晶边区域可以不形成刻蚀图形结构，从而该部分区域不被破坏，减少在后续的工艺过程中的该对应区域的剥离等缺陷的产生，保护晶边区域，有利于保证后续工艺的进行及产品良率的提升。

附图说明

图1显示为本发明实施例一提供的半导体结构制备的工艺流程图。

图2显示为实施例一半导体结构制备中提供待处理晶圆结构的示意图。

图3显示为实施例一半导体结构制备中形成保护光阻材料层的结构示意图。

图4显示为实施例一半导体结构制备中形成保护光阻层的结构示意图。

图5显示为实施例一半导体结构制备中形成工艺光阻层的结构示意图。

图6显示为实施例一半导体结构制备中形成图形化掩膜层的结构示意图。

图7显示为实施例一半导体结构制备中对待处理晶圆结构进行处理的示意图。

图8显示为本发明实施例二提供的半导体连接孔结构制备的工艺流程图。

图9显示为实施例二半导体连接孔结构制备中提供待处理晶圆结构的示意图。

图10显示为实施例二半导体连接孔结构制备中形成保护光阻材料层的结构示意图。

图11显示为实施例二半导体连接孔结构制备中形成保护光阻层的结构示意图。

图12显示为实施例二半导体连接孔结构制备中形成工艺光阻层的结构示意图。

图13显示为实施例二半导体连接孔结构制备中形成图形化掩膜层的结构示意图。

图14显示为实施例二半导体连接孔结构制备中在待处理晶圆结构中形成连接孔的图示。

元件标号说明

100、200待处理晶圆结构

101、201器件区

102、202晶边区

103、203隔离区

104、209保护光阻材料层

105、210保护光阻层

106、211工艺光阻层

107、212图形化掩膜层

107a第一图案

107b第二图案

108处理后晶圆结构

109连接孔

204介质层

205晶体管结构

206栅区

207源区

208漏区

213连接孔开口

214第一连接孔

215第二连接孔

216第三连接孔

s1～s4、s1’～s5’步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。

实施例一：

如图1-7所示，本发明提供一种半导体结构的制备方法，包括如下步骤：

提供待处理晶圆结构，所述待处理晶圆结构包括器件区及晶边区；

于所述待处理晶圆结构上形成保护光阻层，所述保护光阻层对应显露所述器件区且所述保护光阻层至少对应覆盖所述晶边区；

于形成有所述保护光阻层的所述待处理晶圆结构上形成工艺光阻层，所述工艺光阻层至少对应覆盖所述器件区，且所述工艺光阻层与所述保护光阻层反性；以及

图形化所述工艺光阻层形成图形化掩膜层，以基于所述图形化掩膜层对所述待处理晶圆结构进行处理。

上述各步骤可以依据实际制备工艺进行调换，下面将结合附图中具体实施例详细说明本发明的半导体结构的制备工艺。

首先，如图1中的s1及图2所示，提供待处理晶圆结构100，所述待处理晶圆结构100包括器件区101及晶边区102；

作为示例，所述待处理晶圆结构100还包括隔离区103，其中，所述隔离区103形成于所述晶边区102与所述器件区101之间。

具体的，所述待处理晶圆结构100可以是半导体工艺中任意需要处理的结构，可以是晶圆，也可以是对晶圆进行了处理的结构，还可以是在晶圆上形成有器件结构或者中间材料层的待处理结构。其中，在一示例中，所述待处理晶圆结构100可以是一需要进行洗边工艺的半导体结构，在另一示例中，所述待处理晶圆结构100可以是不进行洗边，会在半导体工艺制程中，在对应晶圆边缘的区域形成辅助图形或者无用图形的待处理结构，如可以是需要制备连接通孔的半导体结构。

如图2所示，本发明的所述待处理晶圆结构100包括器件区101及晶边区102，其中，所述器件区101的位置可以用于形成半导体器件结构，所述晶边区102可以位于所述器件区101的外围，在一示例中，所述晶边区102可以是指晶圆边缘的一部分区域，该区域中或者该区域上在半导体器件的制程工艺中可以形成无用图形或者辅助图形，可选地，所述晶边区102可以呈环形设置，环绕所述器件区101，在另一示例中，所述待处理晶圆结构100还可以包括隔离区103，可以在所述隔离区103中布置隔离结构，如浅沟槽隔离结构sti，可选地，所述隔离区103设置于所述器件区101与所述晶边区102之间，以将二者隔离。

接着，如图1中的s2及图3-4所示，于所述待处理晶圆结构100上形成保护光阻层105，所述保护光阻层105对应显露所述器件区101且至少对应覆盖所述晶边区102。

作为示例，形成所述保护光阻层105的步骤包括：于所述待处理晶圆结构100上形成一层保护光阻材料层104，并对所述保护光阻材料层进行曝光显影，以形成所述保护光阻层105。

作为示例，所述保护光阻层105的形状包括环形。

具体的，该步骤中，在所述晶边区102对应的位置上形成保护光阻层105，所述保护光阻层105可以在后续半导体工艺制程中对所述晶边区102进行保护，如可以是在对所述器件区101进行器件结构制备时，保护所述晶边区102不受其制备工艺的影响，可以保护晶边区102在进行洗边的工艺中不被破坏，另外，还可以是在器件区101的器件结构制备中，保护晶边区102以及晶边102上对应的位置不形成图形，从而防止这些图形在后续工艺中对晶边区102的影响，减少晶边区剥离缺陷等的产生，保护晶边区，保护晶边区上对应的区域，从而有利于保证后续工艺的进行及产品良率的提升。另外，在形成有所述保护光阻层105的结构中，基于所述保护光阻层105的保护可以使得现有技术中需要洗边的器件结构不进行洗边，从而可以改善洗边对晶边造成的缺陷。其中，所述保护光阻层105显露所述器件区101，以保证对所述器件区101的工艺顺利进行，另外，当所述待处理晶圆结构100还包括隔离区103时，所述保护光阻层105还可以对应覆盖所述隔离区103，如图4所示，当所述隔离区103位于所述器件区101与所述晶边区102之间时，所述保护光阻层105对应连续覆盖所述晶边区102和所述隔离区103，进一步实现晶边区102的保护。在一示例中，所述保护光阻层105可以呈环形设置，设置在晶圆边缘一圈，对应包围所述器件区101设置。

另外，如图3及图4所示，在一示例中，对于所述保护光阻层105的形成方式，可以是现在所述待处理晶圆结构100上形成一层保护光阻材料层104，再对其进行曝光工艺(如wee，waferedgeexposure)，显影处理以形成所述保护光阻层105，另外，还可以进行固化的工艺，从而可以实现所述晶边区102的保护，本示例中，对所述保护光阻材料层104进行曝光以及后续固化，显影处理，以形成所述保护光阻层105。

作为示例，所述保护光阻层105可以呈环形设置，所述保护光阻层105的外缘与所述待处理晶圆结构100的外缘重合，所述保护光阻层105的宽度w1小于10mm。

作为示例，所述保护光阻层105的厚度d1介于0.01μm-10μm之间。

具体的，在一示例中，所述保护光阻层105可以呈环形设置，设置在晶圆边缘一圈，对应包围所述器件区101设置，其中，所述保护光阻层105的外缘与所述待处理晶圆结构100的外缘相重合，所述保护光阻层105的宽度w1小于10mm，该宽度是指所述保护光阻层105的边缘至中心方向上所述保护光阻层105的距离，如图4中宽度w1所示，在一示例中，所述保护光阻层105的中心与所述待处理晶圆结构100的中心重合，在另一示例中，所述保护光阻层105的厚度可以依据实际的工艺设置，实现所述晶边区102的保护，且简化制备工艺，节约成本，其厚度可以选择为0.01μm-10μm之间，如可以0.1μm、0.5μm。

继续，如图1中的s3及图5所示，于形成有所述保护光阻层105的所述待处理晶圆结构100上形成工艺光阻层106，所述工艺光阻层106至少对应覆盖所述器件区101，且所述工艺光阻层106与所述保护光阻层105反性；

作为示例，所述保护光阻层105包括负光阻，所述工艺光阻层106包括正光阻，或者，所述保护光阻层105包括正光阻，所述工艺光阻层106包括负光阻。

具体的，形成所述保护光阻层105之后形成工艺光阻层106，可以基于所述工艺光阻层106对所述待处理晶圆结构100进行后续的半导体工艺，其中，所述工艺光阻层106的材料与所述保护光阻层105的材料反性，也就是说，如果所述工艺光阻层106为正光阻(如聚甲基丙烯酸甲酯，poly(methylmethacrylate)，简称pmma)，则所述保护光阻层105的材料为负光阻(如b-橡胶阻抗剂)，如果所述工艺光阻层106为负光阻，则所述保护光阻层105的材料为正光阻，从而使得在基于所述工艺光阻层106对所述待处理晶圆结构100处理时，所述保护光阻层105不被破坏，即在对所述工艺光阻层106进行处理时，由于所述工艺光阻层106与所述保护光阻层105反性，工艺光阻层106被图形化，而能使工艺光阻层106图形化的工艺可以同时保证保护光阻层105不被破坏，进而基于所述保护光阻层105保护所述晶边区102，本示例中，所述保护光阻层105选择为负光阻，所述工艺光阻层106选择为正光阻。

作为示例，所述工艺光阻层106对应覆盖所述器件区101并延伸覆盖所述保护光阻层105。

作为示例，对应覆盖于所述保护光阻层105上的部分所述工艺光阻层106的厚度d2介于0.01μm-0.03μm之间。

具体的，在一示例中，所述工艺光阻层106除对应覆盖所述器件区101外，还对应延伸覆盖周围的所述晶边区102，使得所述保护光阻层105的周围被所述工艺光阻层106连续覆盖，从而可以有利于保证所述保护光阻层105对所述晶边区102的保护。另外，位于所述保护光阻层105正上方的所述工艺光阻层106的厚度d2可以设置为0.01μm-0.03μm之间，可以是0.015μm、0.02μm，可以有利于保证所述保护光阻层105在工艺过程中不被破坏，并有利于保证整个待处理晶圆结构100的光阻的厚度一致，利于制程工艺进行。

作为示例，所述待处理晶圆结构100包括中间结构层，其中，所述中间结构层覆盖所述器件区101及所述晶边区102，且所述保护光阻层105及所述工艺光阻层106均形成于所述中间结构层上。

具体的，在一示例中，所述待处理晶圆结构100还可以包括一中间结构层，可以是形成半导体器件结构的中间层，在一示例中，所述中间结构层可以是一介质层，该示例中，所述介质层覆盖在所述器件区101及所述晶边区102上，在进一步可选示例中，用于基于所述介质层形成半导体器件结构，如可以是所述器件区101包括一待连接结构，可以在所述介质层中形成连接孔109，形成处理后晶圆结构108，从而实现所述待连接结构与其他结构的连接，该示例中，所述保护光阻层105及所述工艺光阻层106均形成于所述介质层上，从而可以基于所述工艺光阻层106在所述介质层中形成器件结构，如连接孔结构，而此时，由于晶边区102对应的所述介质层被所述保护光阻层105保护，从而该位置对应的所述介质层不被破坏，使得待处理晶圆结构100中不形成无用图形，从而可以防止待处理晶圆结构100中的潜在缺陷形成，保护所述晶边区102。

最后，如图1中的s4及图6-7所示，图形化所述工艺光阻层106形成图形化掩膜层107，以基于所述图形化掩膜层107对所述待处理晶圆结构100进行处理。

作为示例，所述图形化掩膜层107上形成有对应于所述器件区101的第一图案107a及对应于所述晶边区102的第二图案107b。

作为示例，基于所述图形化掩膜层107对所述待处理晶圆结构100进行处理的工艺包括刻蚀及离子注入中的至少一种。

具体的，该步骤中，对所述工艺光阻层106进行图形化，形成图形化掩膜层107，其中，在形成所述图形化掩膜层107的过程中，由于光阻材料反性，所述保护光阻层105不被破坏，进而再基于所述图形化掩膜层107对所述待处理晶圆结构100进行后续的半导体制程，包括但不限于刻蚀及离子注入等工艺，而此时，由于所述保护光阻层105不被破坏，从而在对所述待处理结构进行所述后续的半导体制程的过程中，所述晶边区102所对应的区域因所述保护光阻层105的保护而保持完整或基本完整，不被进行所述半导体制程。在一示例中，所述工艺光阻层106对应覆盖所述器件区101，同时对应覆盖所述保护光阻层105，则图形化所述工艺光阻层106形成所述图形化掩膜层107时，同时在对应于所述器件区101的区域形成第一图案107a，在对应于所述晶边区102的区域形成第二图案107b，从而可以在现有掩膜版不变的情况下，实现所述晶边区102不被破坏。

另外，如图6所示，参见图1-5及图7，本发明还提供一种半导体结构，其中，所述半导体结构优选采用本实施例提供的半导体结构的制备方法制备，所述半导体结构包括：

待处理晶圆结构100，所述待处理晶圆结构100包括器件区101及晶边区102；

保护光阻层105，位于所述待处理晶圆结构100上，所述保护光阻层105对应显露出所述器件区101且所述保护光阻层105至少对应覆盖所述晶边区102；以及

图形化掩膜层107，位于所述待处理晶圆结构100上，所述图形化掩膜层107至少对应覆盖所述器件区101，用于基于所述图形化掩膜层107对所述待处理结构进行处理，其中，所述图形化掩膜层107的材料包括与所述保护光阻层105的光阻材料反性的光阻材料。

具体的，所述待处理晶圆结构100可以是半导体工艺中任意需要处理的结构，可以是晶圆，也可以是对晶圆进行了处理的结构，还可以是晶圆上形成有器件结构或者中间材料层的待处理结构。其中，在一示例中，所述待处理晶圆结构100可以是一需要进行洗边工艺的半导体结构，在另一示例中，所述待处理晶圆结构100可以是不进行洗边，会在半导体工艺制程中，在对应晶圆边缘的区域形成辅助图形或者无用图形的待处理结构，如可以是需要制备连接通孔的半导体结构。

本发明的所述待处理晶圆结构100包括器件区101及晶边区102，其中，所述器件区101的位置可以用于形成半导体器件结构，所述晶边区102可以位于所述器件区101的外围，在一示例中，所述晶边区102可以是指晶圆边缘的一部分区域，该区域中或者该区域上在半导体器件的制程工艺中可以形成无用图形或者辅助图形，可选地，所述晶边区102可以呈环形设置，环绕所述器件区101，在另一示例中，所述待处理晶圆结构100还可以包括隔离区103，可以在所述隔离区103中布置隔离结构，如浅沟槽隔离结构sti，可选地，所述隔离区103设置于所述器件区101与所述晶边区102之间，以将二者隔离。

作为示例，所述保护光阻层105的形状包括环形。

具体的，该步骤中，在所述晶边区102对应的位置上形成保护光阻层105，所述保护光阻层105可以在后续半导体工艺制程中对所述晶边区102进行保护，如可以是在对所述器件区101进行器件结构制备时，保护所述晶边区102不受其制备工艺的影响，可以保护晶边区102在进行洗边的工艺中不被破坏，另外，还可以是在器件区101的器件结构制备中，保护晶边区102以及晶边,102上对应的位置不形成图形，从而防止这些图形在后续工艺中对晶边区102的影响，减少晶边区剥离缺陷等的产生，保护晶边区，保护晶边区上对应的区域，从而有利于保证后续工艺的进行及产品良率的提升。其中，所述保护光阻层105显露所述器件区101，以保证对所述器件区101的工艺顺利进行，另外，当所述待处理晶圆结构100还包括隔离区103时，所述保护光阻层105还可以对应覆盖所述隔离区103，如图4所示，当所述隔离区103位于所述器件区101与所述晶边区102之间时，所述保护光阻层105对应连续覆盖所述晶边区102和所述隔离区103，进一步实现晶边区102的保护。在一示例中，所述保护光阻层105可以呈环形设置，设置在晶圆边缘一圈，对应包围所述器件区101设置。

作为示例，所述保护光阻层105可以呈环形设置，所述保护光阻层105的外缘与所述待处理晶圆结构100的外缘重合，所述保护光阻层105的宽度w1小于10mm。

作为示例，所述保护光阻层105的厚度d1介于0.01μm-10μm之间。

具体的，在一示例中，所述保护光阻层105可以呈环形设置，设置在晶圆边缘一圈，对应包围所述器件区101设置，其中，所述保护光阻层105的外缘与所述待处理晶圆结构100的外缘相重合，所述保护光阻层105的宽度w1小于10mm，该宽度是指所述保护光阻层105的边缘至中心方向上所述保护光阻层105的距离，如图4中宽度w1所示，在一示例中，所述保护光阻层105的中心与所述待处理晶圆结构100的中心重合，在另一示例中，所述保护光阻层105的厚度可以依据实际的工艺设置，实现所述晶边区102的保护，且简化制备工艺，节约成本，其厚度可以选择为0.01μm-10μm之间，如可以0.1μm、0.5μm。

具体的，所述半导体结构还包括一图形化掩膜层107，可以基于所述图形化掩膜层107对所述待处理晶圆结构100进行后续的半导体工艺，其中，所述图形化掩膜层107的材料包括光阻材料，且其材料与所述保护光阻层105的光阻材料反性，也就是说，如果所述图形化掩膜层107为正光阻(如聚甲基丙烯酸甲酯，poly(methylmethacrylate)，简称pmma)，则所述保护光阻层105的材料为负光阻(如b-橡胶阻抗剂)，如果所述图形化掩膜层107为负光阻，则所述保护光阻层105的材料为正光阻，从而使得在基于所述图形化掩膜层107对所述待处理晶圆结构100处理时，所述保护光阻层105不被破坏，即在形成所述图形化掩膜层107的工艺过程中，由于所述图形化掩膜层107的材料与所述保护光阻层105反性，图形化形成图形化掩膜层107可以同时保证保护光阻层105不被破坏，进而基于所述保护光阻层105保护所述晶边区102，本示例中，所述保护光阻层105选择为负光阻，所述工艺光阻层106选择为正光阻。

作为示例，所述图形化掩膜层107对应覆盖所述器件区并延伸覆盖所述保护光阻层105。

作为示例，对应覆盖于所述保护光阻层105上的部分所述图形化掩膜层107的厚度d2介于0.01μm-0.03μm之间。

具体的，在一示例中，所述图形化掩膜层107除对应覆盖所述器件区101外，还对应延伸覆盖周围的所述晶边区102，使得所述保护光阻层105的周围被所述图形化掩膜层107连续覆盖，从而可以有利于保证所述保护光阻层105对所述晶边区102的保护。另外，位于所述保护光阻层105正上方的所述图形化掩膜层107的厚度可以设置为0.01μm-0.03μm之间，可以是0.015μm、0.02μm，可以有利于保证所述保护光阻层105在工艺过程中不被破坏，并有利于保证整个待处理晶圆结构100的光阻的厚度一致，利于制程工艺进行。

作为示例，所述待处理晶圆结构100包括中间结构层，其中，所述中间结构层覆盖所述器件区101及所述晶边区102，且所述保护光阻层105及所述工艺光阻层106均形成于所述中间结构层上。

具体的，在一示例中，所述待处理晶圆结构100还可以包括一中间结构层，可以是形成半导体器件结构的中间层，在一示例中，所述中间结构层可以是一介质层，该示例中，所述介质层覆盖在所述器件区101及所述晶边区102上，在进一步可选示例中，用于基于所述介质层形成半导体器件结构，如可以是所述器件区101包括一待连接结构，可以在所述介质层中形成连接孔109，形成处理后晶圆结构108，从而实现所述待连接结构与其他结构的连接，该示例中，所述保护光阻层105及所述图形化掩膜层107均形成于所述介质层上，从而可以基于所述工艺光阻层106在所述介质层中形成器件结构，如连接孔结构，而此时，由于晶边区102对应的所述介质层被所述保护光阻层105保护，从而该位置对应的所述介质层不被破坏，使得待处理晶圆结构100中不形成无用图形，从而可以防止待处理晶圆结构100中的潜在缺陷形成，保护所述晶边区102。

作为示例，所述图形化掩膜层107上形成有对应于所述器件区101的第一图案107a及对应于所述晶边区102的第二图案107b。

具体的，基于所述图形化掩膜层107对所述待处理晶圆结构100进行后续的半导体制程，包括但不限于刻蚀及离子注入等工艺，此时，由于所述保护光阻层105与所述图形化掩膜层107的光阻材料反性，所述保护光阻层105不被破坏，从而在对所述待处理结构进行所述后续的半导体制程的过程中，所述晶边区102所对应的区域因所述保护光阻层105的保护而保持完整或基本完整，不被进行所述半导体制程。在一示例中，所述图形化掩膜层107对应覆盖所述器件区101，同时对应覆盖所述保护光阻层105，在对应于所述器件区101的区域形成第一图案107a，在对应于所述晶边区102的区域形成第二图案107b，从而可以在现有掩膜版不变的情况下，实现所述晶边区102不被破坏。

实施例二：

如图8-14所示，本发明还提供一种半导体连接孔结构的制备方法，包括如下步骤：

提供待处理晶圆结构，所述待处理晶圆结构包括器件区及晶边区；

于所述待处理晶圆结构上形成保护光阻层，所述保护光阻层对应显露出所述器件区且所述保护光阻层至少对应覆盖所述晶边区；

于形成有所述保护光阻层的所述待处理晶圆结构上形成工艺光阻层，所述工艺光阻层至少对应覆盖所述器件区，且所述工艺光阻层与所述保护光阻层反性；

图形化所述工艺光阻层形成图形化掩膜层，其中，所述图形化掩膜层对应于所述器件区的位置形成有连接孔开口；以及

基于所述图形化掩膜层对所述待处理晶圆结构进行刻蚀，以于所述待处理晶圆结构中形成与所述连接孔开口对应的连接孔。

上述各步骤可以依据实际制备工艺进行调换，另外，本实施例二中与实施例一中对应的结构可以参考实施例一的描述，可以与实施例一设置相同或相似，下面将结合附图中具体实施例详细说明本发明的半导体连接孔结构的制备工艺。

首先，如图8中的s1’及图9所示，提供待处理晶圆结构200，所述待处理晶圆结构200包括器件区201及晶边区202。

作为示例，所述器件区201包括晶体管结构205，所述晶体管结构205包括栅区206、源区207及漏区208。

作为示例，所述待处理晶圆结构200还包括隔离区203，其中，所述隔离区203形成于所述晶边区202与所述器件区201之间。

具体的，所述待处理晶圆结构200可以是半导体工艺中任意需要处理的结构，可以是晶圆，也可以是对晶圆进行了处理的结构，还可以是晶圆上形成有器件结构或者中间材料层的待处理结构。其中，在一示例中，所述待处理晶圆结构200可以是一需要进行洗边工艺的半导体结构，在另一示例中，所述待处理晶圆结构200可以是不进行洗边，会在半导体工艺制程中，在对应晶圆边缘的区域形成辅助图形或者无用图形的待处理结构，如可以是需要制备连接通孔的半导体结构。

本发明的所述待处理晶圆结构200包括器件区201及晶边区202，其中，所述器件区201的位置可以用于形成半导体器件结构，所述晶边区202可以位于所述器件区201的外围，在一示例中，所述晶边区202可以是指晶圆边缘的一部分区域，该区域中或者该区域上在半导体器件的制程工艺中可以形成无用图形或者辅助图形，可选地，所述晶边区202可以呈环形设置，环绕所述器件区201，在另一示例中，所述待处理晶圆结构200还可以包括隔离区203，可以在所述隔离区203中布置隔离结构，如浅沟槽隔离结构sti，可选地，所述隔离区203设置于所述器件区201与所述晶边区202之间，以将二者隔离。

另外，在一示例中，如图9所示，所述器件区201包括晶体管结构205，所述晶体管结构205包括栅区206、源区207及漏区208，所述待处理晶圆结构用于在所述栅区206、所述源区207以及所述漏区208对应的位置上分别形成连接孔。

接着，如图8中的s2’及如图9-10所示，于所述待处理晶圆结构200上形成保护光阻层210，所述保护光阻层210对应显露出所述器件区201且至少对应覆盖所述晶边区202；

作为示例，形成所述保护光阻层210的步骤包括：于所述待处理晶圆结构200上形成一层保护光阻材料层209，并对所述保护光阻材料层进行曝光显影，以形成所述保护光阻层210。

作为示例，所述保护光阻层210的形状包括环形。

具体的，该步骤中，在所述晶边区202对应的位置上形成保护光阻层210，所述保护光阻层210可以在后续半导体工艺制程中对所述晶边区202进行保护，如可以是在对所述器件区201进行器件结构制备时，保护所述晶边区202不受其制备工艺的影响，可以保护晶边区202在进行洗边的工艺中不被破坏，另外，还可以是在器件区201的器件结构制备中，保护晶边区202以及晶边202上对应的位置不形成图形，从而防止这些图形在后续工艺中对晶边区202的影响，减少晶边区剥离缺陷等的产生，保护晶边区，保护晶边区上对应的区域，从而有利于保证后续工艺的进行及产品良率的提升。其中，所述保护光阻层210显露所述器件区201，以保证对所述器件区201的工艺顺利进行，另外，当所述待处理晶圆结构200还包括隔离区203时，所述保护光阻层210还可以对应覆盖所述隔离区203，如图10所示，当所述隔离区203位于所述器件区201与所述晶边区202之间时，所述保护光阻层210对应连续覆盖所述晶边区202和所述隔离区203，进一步实现晶边区202的保护。在一示例中，所述保护光阻层210可以呈环形设置，设置在晶圆边缘一圈，对应包围所述器件区201设置。

另外，如图9及图10所示，在一示例中，对于所述保护光阻层210的形成方式，可以是现在所述待处理晶圆结构200上形成一层保护光阻材料层209，再对其进行曝光工艺(如wee，waferedgeexposure)，显影处理以形成所述保护光阻层210，另外，还可以进行固化的工艺，从而可以实现所述晶边区202的保护，本示例中，对所述保护光阻材料层209进行曝光以及后续固化，显影处理，以形成所述保护光阻层210。

作为示例，所述保护光阻层210可以呈环形设置，所述保护光阻层210的外缘与所述待处理晶圆结构200的外缘重合，所述保护光阻层210的宽度w2小于10mm。

作为示例，所述保护光阻层210的厚度d3介于0.01μm-10μm之间。

具体的，在一示例中，所述保护光阻层210可以呈环形设置，设置在晶圆边缘一圈，对应包围所述器件区201设置，其中，所述保护光阻层210的外缘与所述待处理晶圆结构200的外缘相重合，所述保护光阻层210的宽度w2小于10mm，该宽度是指所述保护光阻层210的边缘至中心方向上所述保护光阻层210的距离，如图4中宽度w2所示，在一示例中，所述保护光阻层210的中心与所述待处理晶圆结构200的中心重合，在另一示例中，所述保护光阻层210的厚度可以依据实际的工艺设置，实现所述晶边区202的保护，且简化制备工艺，节约成本，其厚度可以选择为0.01μm-10μm之间，如可以0.1μm、0.5μm。

继续，如图11所示，于形成有所述保护光阻层210的所述待处理晶圆结构200上形成工艺光阻层211，所述工艺光阻层211至少对应覆盖所述器件区201，且所述工艺光阻层211与所述工艺光阻层211反性；

作为示例，所述保护光阻层210包括负光阻，所述工艺光阻层211包括正光阻，或者，所述保护光阻层210包括正光阻，所述工艺光阻层211包括负光阻。

具体的，形成所述保护光阻层210之后形成工艺光阻层211，可以基于所述工艺光阻层211对所述待处理晶圆结构200进行后续的半导体工艺，其中，所述工艺光阻层211的材料与所述保护光阻层210的材料反性，也就是说，如果所述工艺光阻层211为正光阻(如聚甲基丙烯酸甲酯，poly(methylmethacrylate)，简称pmma)，则所述保护光阻层210的材料为负光阻(如b-橡胶阻抗剂)，如果所述工艺光阻层211为负光阻，则所述保护光阻层210的材料为正光阻，从而使得在基于所述工艺光阻层211对所述待处理晶圆结构200处理时，所述保护光阻层210不被破坏，即在对所述工艺光阻层211进行处理时，由于所述工艺光阻层211与所述保护光阻层210反性，工艺光阻层211被图形化，而能使工艺光阻层211图形化的工艺可以同时保证保护光阻层210不被破坏，进而基于所述保护光阻层210保护所述晶边区202，本示例中，所述保护光阻层210选择为负光阻，所述工艺光阻层211选择为正光阻。

作为示例，所述工艺光阻层211对应覆盖所述器件区201并延伸覆盖所述保护光阻层210。

作为示例，对应覆盖于所述保护光阻层210上的部分所述工艺光阻层211的厚度d4介于0.01μm-0.03μm之间。

具体的，在一示例中，所述工艺光阻层211除对应覆盖所述器件区201外，还对应延伸覆盖周围的所述晶边区202，使得所述保护光阻层210的周围被所述工艺光阻层211连续覆盖，从而可以有利于保证所述保护光阻层210对所述晶边区202的保护。另外，位于所述保护光阻层210正上方的所述工艺光阻层211的厚度d4可以设置为0.01μm-0.03μm之间，可以是0.015μm、0.02μm，可以有利于保证所述保护光阻层210在工艺过程中不被破坏，并有利于保证整个待处理晶圆结构200的光阻的厚度一致，利于制程工艺进行。

作为示例，所述待处理晶圆结构200包括介质层204，其中，所述介质层204覆盖所述器件区201及所述晶边区202，且所述保护光阻层210及所述工艺光阻层211均形成于所述介质层204上。

具体的，在一示例中，所述待处理晶圆结构200还可以包括一介质层204，可以是形成半导体器件结构的中间层，所述介质层204的材料可以是氧化硅等，该示例中，所述介质层204覆盖在所述器件区201及所述晶边区202上，在进一步可选示例中，用于基于所述介质层204形成半导体器件结构，如可以是所述器件区201包括一待连接结构，可以在所述介质层204中形成连接孔，从而实现所述待连接结构与其他结构的连接，该示例中，所述保护光阻层210及所述工艺光阻层211均形成于所述介质层204上，从而可以基于所述工艺光阻层211在所述介质层204中形成器件结构，如连接孔结构，在一示例中，可以是对应于器件区201的晶体管结构205的栅区206、源区207和漏区208的连接孔，而此时，由于晶边区202对应的所述介质层204被所述保护光阻层210保护，从而该位置对应的所述介质层204不被破坏，使得待处理晶圆结构200中不形成无用图形，从而可以防止待处理晶圆结构200中的潜在缺陷形成，保护所述晶边区202。

接着，如图12所示，图形化所述工艺光阻层211形成图形化掩膜层212，其中，所述图形化掩膜层212对应于所述器件区201的位置形成有连接孔开口213；

作为示例，所述图形化掩膜层212上形成有对应于所述器件区201的第一图案及对应于所述晶边区202的第二图案。

具体的，该步骤中，对所述工艺光阻层211进行图形化，形成图形化掩膜层212，其中，在形成所述图形化掩膜层212的过程中，由于光阻材料反性，所述保护光阻层210不被破坏，进而再基于所述图形化掩膜层212对所述待处理晶圆结构200进行后续的半导体制程，本实施例的方案中，基于所述图形化掩膜层212在所述待处理晶圆结构200中形成连接孔结构，而此时，由于所述保护光阻层210不被破坏，从而在对所述待处理结构进行所述后续的半导体制程的过程中，所述晶边区202所对应的区域因所述保护光阻层210的保护而保持完整或基本完整，不被进行所述半导体制程。在一示例中，所述工艺光阻层211对应覆盖所述器件区201，同时对应覆盖所述保护光阻层210，则图形化所述工艺光阻层211形成所述图形化掩膜层212时，同时在对应于所述器件区201的区域形成第一图案，如所述第一图案包括所述连接口开口213的图案，在对应于所述晶边区202的区域形成第二图案，如图13所示，所述晶边区对应的区域上也形成有开口图形，从而可以在现有掩膜版不变的情况下，实现所述晶边区202不被破坏。

最后，如图13所示，基于所述图形化掩膜层212对所述待处理晶圆结构200进行刻蚀，以于所述待处理晶圆结构200中形成与所述连接孔开口213对应的连接孔。

作为示例，所述连接孔包括第一连接孔214、第二连接孔215及第三连接孔216，所述器件区201包括晶体管结构205，所述晶体管结构205包括栅区206、源区207及漏区208，其中，所述第一连接孔214形成于所述栅区206上，所述第二连接孔215形成于所述源区207上，所述第三连接孔216形成于所述漏区208上。

具体的，本实施例中，基于本发明的工艺形成的所述图形化掩膜层212在所述待处理晶圆结构200中形成所述连接孔，在一示例中，所述器件区201包括晶体管结构205，在对应单个所述晶体管结构205的区域中形成三个连接孔，即第一连接孔214、第二连接孔215及第三连接孔216，另外，所述器件区201还可以包括两个或两个以上的所述晶体管结构205，从而可以在对应所述晶体管结构205的区域中形成连接孔，其中，所述第一连接孔214形成于所述栅区206上，所述第二连接孔215形成于所述源区207上，所述第三连接孔216形成于所述漏区208上，在一可选示例中，所述待处理晶圆结构200还包括形成在所述器件区201和所述晶边区202上的介质层204，其中，各连接孔形成在所述介质层204中，以实现后续晶体管结构205与其他器件的电连接。本发明的连接孔结构的制备工艺，可以在器件区形成有效的连接孔，如可以是ct(contact)/via/tsv(throughsiliconvias)，并在晶边区对应的区域施加保护光阻层的保护，在形成各连接孔的同时，在其周围的材料层中不形成图案，由于周围材料层中没有图案形成，因此，不会导致图案对晶边区在后续工艺中的影响，减少在后续的工艺过程中的该对应区域的剥离等缺陷的产生，保护晶边区域，有利于保证后续工艺的进行及产品良率的提升。

综上所述，本发明提供一种半导体结构及制备方法、半导体连接孔结构的制备方法，半导体结构制备方法包括：提供待处理晶圆结构，所述待处理晶圆结构包括器件区及晶边区；于所述待处理晶圆结构上形成保护光阻层，所述保护光阻层对应显露所述器件区且所述保护光阻层至少对应覆盖所述晶边区；于形成有所述保护光阻层的所述待处理晶圆结构上形成工艺光阻层，所述工艺光阻层至少对应覆盖所述器件区，且所述工艺光阻层与所述保护光阻层反性；以及图形化所述工艺光阻层形成图形化掩膜层，以基于所述图形化掩膜层对所述待处理晶圆结构进行处理。通过上述方案，本发明在待处理晶圆结构的晶边区域对应形成一光阻材料的保护层，使得该材料层覆盖的区域在洗边工艺以及半导体制程工艺中得到保护，可以是在刻蚀工艺中，在器件区域形成器件结构，而晶边区域可以不形成刻蚀图形结构，从而该部分区域不被破坏，减少在后续的工艺过程中的该对应区域的剥离等缺陷的产生，保护晶边区域，有利于保证后续工艺的进行及产品良率的提升。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。