FE-FET存储器设备和用于对此类设备进行编程的方法与流程

本发明构思涉及fefet存储器设备，特别涉及可通过在栅极结构与源极和漏极区域之间施加电场来编程的fefet存储器设备。背景随着半导体工业的发展，通常需要具有更高单位面积密度的存储器设备。铁电(ferroelectric)存储器是非易失性存储器设备，包括存储单元的逻辑状态的铁电材料。传统的fefet通过跨栅极和主体电容器施加电压来编程。然而，这种编程方式不适用于其中主体可能很难访问的现代纳米级设备。因此，在此上下文中需要改进。概述本发明构思的一个目的是提供一种fefet存储器设备，其可通过在栅极结构与源极和漏极区域之间施加电场来编程。根据本发明构思的一个方面，提供了一种fefet存储器设备，包括：-由沟道区域分离的源极区域和漏极区域；-被布置成与沟道区域交互的栅极结构；-被布置在栅极结构与沟道区域之间的介电结构；-进一步被至少部分地布置在栅极结构与源极区域之间、和在栅极结构与漏极区域之间的介电结构；-其中介电结构包括铁电存储器区域，-其中栅极结构定义具有源极区域的第一重叠区域，以及具有漏极区域的第二重叠区域，-其中，第一和第二重叠区域的组合面积与介电结构和沟道区域之间的界面的面积之间的比率被调整，使得铁电存储器区域可通过在跨铁电区域的栅极结构与源极和漏极区域之间施加电场来编程。如本文所使用的，“栅极结构”指的是fefet存储器设备的栅极，可能包括任何绝缘层(例如，栅极介电)。在存储器设备的上下文中，此类栅极通常被称为控制栅极。“介电结构和沟道区域之间的界面的面积”通常被称为有效沟道区域。第一和第二重叠区域通常被称为“栅极重叠”。在本发明中，栅极结构将因此至少与源极和漏极区域的边缘重叠。传统的fefet通过跨栅极和主体电容器施加电压来编程。然而，这种编程方式与诸如fd-soimosfet、finfet、全环绕栅极fet、以及纳米线之类的现代纳米级设备不兼容，因为其主体往往很难访问。发明人已经认识到，通过增加栅极结构与源极区域和漏极区域之间的耦合面积，使得该区域大于或可比于有效沟道区域，铁电存储器区域可通过在跨铁电区域的栅极与源极和漏极区域之间施加电场来编程。换言之，为了解决所提及的问题，有利地产生低掺杂的源极/漏极到栅极重叠，并且通过确保重叠区域的长度大于或可比于有效沟道长度，铁电存储器区域可通过施加在栅极与源极和漏极区域之间的电场来编程，从而无需访问主体即可编程。而且，该设备可以是无需施加任何负栅极电压即可编程的。在利用高栅极电压编程期间，与标称设备相比，根据此实施例的fefet的阈值电压被降低。在利用低栅极电压编程期间，与利用高栅极电压编程的设备相比，源极/漏极到栅极重叠区域的阈值电压被增加。因此，取决于编程条件和设备，设备提供两种不同的导通电流。此外，根据此实施例的设备允许在编程功率方面的降低以及更小的占用面积，因为在多个fefet存储器设备之间不需要主体分离。如果对fefet存储器设备进行编程需要访问主体，则需要fefet存储器设备具有其自己的主体(也可被称为陷(well))。但是利用本发明，多个fefet存储器设备可共享相同的主体，因此移除了主体分离的需要，并从而减小了占用面积。根据一些实施例，栅极结构定义栅极长度，并且其中第一和第二重叠区域的组合长度是栅极长度的至少5％。根据其他实施例，第一和第二重叠区域的组合长度是栅极长度的至少10％、20％或25％。根据一些实施例，第一和第二重叠区域的组合面积大于介电结构和沟道区域之间的界面的面积。根据一些实施例，介电结构包括栅极与介电结构和沟道区域之间的界面之间的区域，并且其中所述区域包括非铁电高k材料。由于沟道区域的vt偏移对设备特性的影响小于重叠区域，因此有效沟道顶部上的铁电材料可以用常规的高k栅极材料代替以改进读取窗口。因此，包括在有效沟道上不具有铁电的fefet设备结构是有利的。此设备提供最大读取窗口。根据一些实施例，铁电存储器区域在沟道的电流流动方向上进一步延伸到栅极旁边的位置。已经观察到所提出的fefet设备的导通电流被源极/漏极到栅极重叠区域的阈值电压所支配。通过改进重叠区域上的栅极控制，例如，通过延伸本实施例中定义的铁电存储器区域，将改进在编程期间的vt偏移。通过术语“沟道的电流流动方向，应理解为穿过通过沟道从源极区域到漏极区域的方向，反之亦然。根据一些实施例，介电结构进一步包括在沟道的电流流动方向上位于栅极旁边的两个另外的介电结构。此类另外的介电结构通常可被称为“间隔物”。如上文所描述的，通过改进重叠区域上的栅极控制，编程期间的vt偏移将被改进。所提出的具有铁电栅极间隔物的fefet将提供增加的读取窗口。fefet存储器设备可以是fd-soi(完全耗尽的绝缘体上硅)、pd-soi(部分耗尽的绝缘体上硅)或单栅极块状铁fet。在这些实施例中，此设备进一步包括基板，其中该基板的表面部分包括：-由沟道区域分离的源极区域和漏极区域，-其中栅极结构被布置在沟道区域上方，该栅极结构具有面向基板的表面部分的第一表面；根据一些实施例，栅极在基板的表面部分上的投影与源极和漏极区域重叠，重叠的面积大于介电结构与fefet存储器设备的沟道区域之间的界面的面积。在此实施例中，减小了有效沟道面积，并且增加了栅极-源极-漏极重叠，这进一步降低了沟道vt偏移的重要性。如上文所描述的，根据一些实施例，重叠的面积是栅极长度的至少5％。根据其他实施例，重叠的面积大于介电结构和沟道区域之间的界面的面积。根据一些实施例，栅极结构具有不面向基板的表面部分的第二表面，其中铁电存储器区域包括具有所述第一和第二表面的界面。根据一些实施例，两个另外的介电结构相对于栅极的第一表面横向地定位到栅极。fefet存储器设备可以是finfet(鳍式fet)设备。在此实施例中，此设备进一步包括基板，其中该基板的表面部分包括；-由鳍形沟道区域分离的源极区域和漏极区域，其中栅极结构在沟道区域上方延伸；-被布置在栅极结构与沟道区域之间的介电结构。fefet存储器设备可以是全环绕栅极设备。在此实施例中，栅极结构被布置为至少部分地封包沟道区域，其中介电结构被形成在栅极结构的内表面上，其中沟道延伸穿过栅极结构，其中栅极结构进一步至少部分地封包源极区域和漏极区域的至少一些部分。根据本发明构思的第二方面，提供了一种根据第一方面的用于对fefet存储器设备进行编程的方法包括：-通过在栅极结构与漏极和源极之间提供第一电压差来将第一逻辑状态写入铁电存储器；-通过在栅极结构与漏极和源极之间提供第二电压差来将第二逻辑状态写入铁电存储器。根据一些实施例，通过向栅极提供电源电压并向源极和漏极提供接地来实现第一电压差。根据一些实施例，通过向源极和漏极提供电源电压并向栅极提供接地来实现第二电压差。第二方面可通常呈现与第一方面相同或相对应的优点。附图简述参考附图，通过以下解说性和非限制性详细描述，将更好地理解本发明构思的以上以及附加目标、特征和优点。如在附图中所解说的，层和区域的尺寸出于说明的目的被放大，并且因而被用于解说本发明的各实施例的通用结构。除非另有说明，否则相同的标号始终指相同的元件。图1是根据第一实施例的平面单栅极fefet存储器设备的横截面示意图。图2是根据第二实施例的平面单栅极fefet存储器设备的横截面示意图。图3是根据第三实施例的平面单栅极fefet存储器设备的横截面示意图。图4是根据第四实施例的平面单栅极fefet存储器设备的横截面示意图。图5是根据第一实施例的多栅极fefet存储器设备的横截面示意图。图6是根据第二实施例的多栅极fefet存储器设备的横截面示意图。具体实施方式图1例示了平面单栅极存储器设备的第一实施例(诸如单栅极块状铁fet、pd-soi、pd-soi)。该设备包括基板110。基板110可以是块状氧化结构，但该基板也可被分成多个层，例如，下氧化层和位于该下氧化层顶部的部分耗尽的硅层。在基板110的表面上提供了源极区域102和漏极区域104。源极102和漏极104由沟道区域112分离。沟道区域的材料可以是诸如si(硅)之类的结晶半导体材料。在沟道区域112上方，提供了栅极结构108。此外，提供了布置在栅极结构108和沟道区域114之间的介电结构114、106a、106b。介电结构114、106a、106b包括例如来自hf(铪)基铁电材料的铁电存储器区域114。可从图1中看出，沟道区域112的上部部分可朝向铁电存储器区域114变窄。这可以例如通过掺杂、形成ldd/hdd结的手段来实现，从而沟道区域112的有效面积(即，在图1的实施例中，铁电存储器区域114和沟道区域112之间的界面的面积)被减小。换言之，栅极108在基板110的表面部分上的投影与源极102和漏极104区域重叠，并且与源极区域一起定义第一重叠区域118a，并且与漏极区域一起定义第二重叠区域118b。根据一些实施例，栅极结构定义栅极长度116，并且其中第一重叠区域118a和第二重叠区域118b的组合长度是栅极长度116的至少5％。根据一些实施例，第一重叠区域118a和第二重叠区域118b的组合面积大于介电结构114、106a、106ba和沟道区域112之间的界面的面积。通过所描述的实施例，第一重叠区域118a和第二重叠区域118n的组合面积与介电结构和沟道区域之间的界面的面积(有效沟道面积)之间的比率被调整，使得铁电存储器区域可通过在跨铁电区域的栅极结构与源极和漏极区域之间施加电场来编程。此外，在图1的实施例中，提供了相对于栅极108的第一表面(图1中的下表面)横向地定位到栅极108的另外两个介电结构106a、106b。换句话说，在沟道112的电流流动方向上在栅极结构108旁边提供介电结构106a、106b。此类结构也可被称为间隔物。介电结构106a-b可以由铁电材料形成。因此，设备的读取窗口可被增加。图2例示了平面单栅极存储器设备的第二实施例(诸如单栅极块状铁fet、pd-soi、pd-soi)，类似于图1的实施例。然而，在此实施例中，在栅极结构108周围提供铁电存储器区域。换言之，栅极结构108具有不面向基板110的表面部分的第二表面，其中铁电存储器区域114包括具有所述第一和第二表面的界面。换言之，也提供了横向地定位到栅极结构108的铁电存储器区域114。图3例示了平面单栅极存储器设备的第三实施例(诸如单栅极块状铁fet、pd-soi、pd-soi)，类似于图2的实施例。在此实施例中，也提供了横向地定位到栅极结构108的铁电存储器区域114，与图2类似。此外，通过在铁电存储器区域114外部提供横向地定位到栅极结构108的间隔物106a、106b，进一步增加了设备的读取窗口。图4例示了平面单栅极存储器设备的第四实施例(诸如单栅极块状铁fet、pd-soi、pd-soi)，类似于图3的实施例。然而，在图4中，栅极108和有效沟道面积之间的区域包括非铁电高k材料116，以便为设备提供进一步增加的读取窗口。如上文所描述的，本公开的发明构思可进一步在finfet存储器设备中实施。图4例示了此类设备，其中该图被示为y-z平面的横截面(在y-z平面中提供基板)，其中设备的栅极沿着x轴从基板升起。在此实施例中，基板的表面部分(未示出但在源极区域和漏极区域102、104下方被提供)包括栅极结构108。源极区域102和漏极区域104由鳍形沟道区域112分离，其中沟道区域112延伸穿过栅极结构108。换言之，栅极结构108在沟道区域112上方延伸。因此，栅极结构108可以是拱形。在栅极结构108和沟道区域112之间提供介电结构114，在此情况下是铁电存储器区域114。任选地，提供间隔物106a-106b。间隔物106a-106b(可能来自铁电材料)可被成形为栅极结构108并且被设置成在y方向上横向地定位到栅极结构108。替换地或附加地，铁电存储器区域114可以在沟道的电流流动方向上延伸到栅极旁边的位置，并因此被设置成在y方向上横向地定位到栅极结构108。栅极结构108定义具有源极区域102的第一重叠区域118a，以及具有漏极区域104的第二重叠区域118b。如上文所描述的，栅极结构108定义栅极长度116，并且第一重叠区域118a和第二重叠区域118b的组合长度是栅极长度116的至少5％。根据一些实施例，第一重叠区域118a和第二重叠区域118b的组合面积大于介电结构114和沟道区域112之间的界面的面积(即有效沟道面积)。图6例示了多栅极设备的第二实施例，其类似于图5的设备。在图6中，介电结构(在此情况下是区域114、116、106a、106b)包括在栅极108和有效沟道面积之间的区域116，其中所述区域116包括非铁电高k材料。本发明构思可进一步被提供用于全环绕栅极fefet存储器设备。在此实施例中，栅极结构被布置成至少部分地封包沟道区域(因此基本上是管形)，其中介电结构被形成在栅极结构的内表面上。在此布置中，沟道因此延伸穿过栅极结构。为了增加介电结构与源极区域和漏极区域之间的界面的面积，栅极结构进一步至少部分地封包源极区域和漏极区域的至少一些部分。通过上文公开的发明构思，可在不访问fefet存储器设备的主体的情况下实现fefet存储器设备的编程。本发明构思因此包括如本文所描述的用于对fefet存储器设备进行编程的方法，该方法包括：-通过在栅极结构与漏极和源极之间提供第一电压差来将第一逻辑状态(例如，1)写入铁电存储器；-通过在栅极结构与漏极和源极之间提供第二电压差来将第二逻辑状态(例如，0)写入铁电存储器。如本文所描述的设备的优点在于不需要负电压来对fefet进行编程。这可能是有利的，因为它减少了对设备进行编程所需的功率，并且可以简化该设备的控制电路。因此，对设备进行编程的方法可以包括通过向栅极提供电源电压和向源极和漏极提供接地来实现第一电压差的步骤。此外，对设备进行编程的方法可以包括通过向源极和漏极提供电源电压和向栅极提供接地来实现第二电压差的步骤。与对fefet进行编程的传统方法相比，下面的表1公开了对本文公开的设备进行编程的优选方式。在表中，x代表设备的该部分不需要输入电流。写0写0写1写1传统的本发明设备传统的本发明设备vgate(v栅极)-vdd或00vdd或0vddvdrain(v漏极)x或vbodyvddx或vbody0vsource(v源极)x或vbodyvddx或vbody0vbody(v主体)0或vddx0或-vddx表1在上文中已经参考了有限数量的示例主要地描述了发明构思。然而，如本领域技术人员容易领会的，除了上文所公开的各示例以外的其他示例在如所附权利要求限定的发明构思的范围内是同样是可能的。当前第1页12