一种沟槽肖特基二极管及其制造方法与流程

本发明涉及半导体分立器件领域，特别指一种沟槽肖特基二极管及其制造方法。

背景技术：

肖特基二极管(schottkybarrierdiode)的简称是sbd，是利用金属与半导体之间接触势垒进行工作的一种多数载流子器件。由于这种二极管与普通的p-n结构型二极管相比，具有正向压降小、速度快等特点，因此在现代通讯、超高速器件，微波电路以及高速集成电路中具有广泛用途。

对于肖特基二极管来说，影响功耗最重要的两个参数分别是正向压降vf和反向漏电流ir。对于硅外延工艺的肖特基二极管，正向压降vf取决于使用的势垒合金层、外延条件(外延层厚度以及电阻率)以及有源区域面积。对于特定规格的肖特基二极管来说外延条件的优化空间较为有限，而通过增大有源区面积来降低正向压降vf与器件小型化要求相冲突，并且还会提高二极管电容，从而增大电路损耗，同时还要考虑当正向电压降低时，反向漏电流会变大。

对于上述问题，传统的做法是利用沟槽技术以及mos结构围绕肖特基势垒，改变在mos结构之间漂移区的电场分布来抑制肖特基势垒结表面峰值电场强度，使得峰值电场出现在器件体内，可以实现肖特基二极管正反向电参数特性的优化。但是，传统的做法存在有如下缺点：肖特基二极管内的电场分布不均匀，导致肖特基二极管的反向阻断效果有待提升。

技术实现要素：

本发明要解决的技术问题之一，在于提供一种沟槽肖特基二极管，用于提升肖特基二极管的反向阻断特性。

本发明是这样实现技术问题之一的：一种沟槽肖特基二极管，包括一n-外延层以及一n+衬底层，所述n-外延层设于所述n+衬底层的上方；所述n-外延层的掺杂剂浓度在垂直方向线性变化，且靠近n+衬底层处的掺杂剂浓度最大。

进一步地，所述n-外延层设有复数个有源区的沟槽以及两个终端区的沟槽；各所述有源区的沟槽之间的间距相等，相邻两所述有源区的沟槽的间距大于两所述终端区的沟槽的间距；所述沟槽内壁以及终端区的n-外延层上表面设有一厚度大于50nm的栅氧层，且所述沟槽内填充满掺磷多晶硅；所述沟槽深度大于0.5um。

进一步地，所述有源区的上表面设有一势垒金属层，所述终端区上表面设有一钝化层；所述势垒金属层以及钝化层的上方设有一阳极金属层。

进一步地，所述n+衬底层的下方设有一阴极金属层。

本发明要解决的技术问题之二，在于提供一种沟槽肖特基二极管制造方法，用于提升肖特基二极管的反向阻断特性。

本发明是这样实现技术问题之二的：一种沟槽肖特基二极管制造方法，所述方法包括如下步骤：

步骤s1、将n-外延层设于n+衬底层的上方；n-外延层以及n+衬底层均参杂有掺杂剂；n-外延层的掺杂剂的参杂浓度小于设定的第一浓度，且在垂直方向线性变化，越往下浓度越高；n+衬底层的掺杂剂的参杂浓度大于设定的第一浓度并小于设定的第二浓度；

步骤s2、在n-外延层上方沉积一氧化层，并在氧化层上形成复数个沟槽窗口；

步骤s3、通过沟槽窗口在n-外延层上刻蚀生成复数个有源区的沟槽以及两个终端区的沟槽，然后去除氧化层；

步骤s4、在n-外延层上表面以及沟槽内壁生成一栅氧层，并沉积多晶硅；

步骤s5、去除有源区的n-外延层上表面的栅氧层以及多晶硅，去除终端区高于n-外延层上表面的多晶硅；

步骤s6、在终端区的上表面沉积一钝化层；

步骤s7、在有源区的上表面溅射一势垒金属层后，溅射一阳极金属层覆盖势垒金属层以及钝化层；

步骤s8、在n+衬底层的下方生成一阴极金属层。

进一步地，所述步骤s1中，所述第一浓度为1×10¹⁹个/cm³，第二浓度为1×10²¹个/cm³。

进一步地，所述步骤s3中，各所述有源区的沟槽之间的间距相等；相邻两所述有源区的沟槽的间距大于两所述终端区的沟槽的间距。

进一步地，所述步骤s3中，所述沟槽的深度大于0.5um。

进一步地，所述步骤s4具体为：在n-外延层上表面以及沟槽内壁采用热氧化的方式生成一厚度不小于50nm的栅氧层，并沉积掺磷多晶硅。

进一步地，所述步骤s5具体为：通过多晶干法刻蚀工艺去除沉积在n-外延层表面的掺磷多晶硅。

本发明的优点在于：

1、通过n-外延层的掺杂剂的参杂浓度在垂直方向线性变化，越往下浓度越高，使得n-外延层的电场在水平方向上均匀分布，进而提升肖特基二极管的反向阻断特性。

2、通过n-外延层的掺杂剂的参杂浓度在垂直方向线性变化，越往下浓度越高，使得在n-外延层上实现高浓度掺杂，进而使肖特基二极管具有更低的正向导通电阻。

3、通过同时刻蚀出有源区以及终端区的沟槽，减小了沟槽肖特基二极管的尺寸，降低了制造成本。

4、通过刻蚀出两个所述终端区的沟槽，提高了沟槽肖特基二极管的耐压性，使得沟槽肖特基二极管的可靠性大大提升。

附图说明

下面参照附图结合实施例对本发明作进一步的说明。

图1是本发明氧化层刻蚀示意图。

图2是本发明沟槽以及沟槽终端刻蚀示意图。

图3是本发明多晶硅刻蚀示意图。

图4是本发明钝化层刻蚀示意图。

图5是本发明沟槽肖特基二极管结构示意图。

图6是本发明n-外延层掺杂剂浓度示意图。

标记说明：

100-沟槽肖特基二极管，1-n-外延层，2-n+衬底层，3-氧化层，4-有源区的沟槽，5-终端区的沟槽，6-栅氧层，7-掺磷多晶硅，8-钝化层，9-阳极金属层，10-阴极金属层，11-势垒金属层，12-有源区，13-终端区，14-沟槽窗口。

具体实施方式

请参照图1至图6所示，本发明一种沟槽肖特基二极管100的较佳实施例，包括一n-外延层1以及一n+衬底层2，所述n-外延层1设于所述n+衬底层2的上方；所述n-外延层1的掺杂剂浓度在垂直方向线性变化，且靠近n+衬底层2处的掺杂剂浓度最大；所述掺杂剂为磷或砷，通过掺杂掺杂剂可改变n-外延层1以及n+衬底层2的电阻率，进而改变导电性；n+衬底层2的掺杂剂浓度大于n-外延层1的掺杂剂浓度，且n+衬底层2的掺杂剂浓度大于1×10¹⁹个/cm³，n-外延层1的掺杂剂浓度小于1×10¹⁹个/cm³。

所述n-外延层1设有复数个有源区的沟槽4以及两个终端区的沟槽5(双环沟槽终端)；各所述有源区的沟槽4之间的间距相等，相邻两所述有源区的沟槽4的间距大于两所述终端区的沟槽5的间距；所述沟槽4(5)内壁以及终端区13的n-外延层1上表面设有一厚度大于50nm的栅氧层6，且所述沟槽4(5)内填充满掺磷多晶硅7；所述沟槽4(5)深度大于0.5um。通过同时刻蚀出有源区的沟槽4以及终端区的沟槽5，减小了沟槽肖特基二极管100的尺寸，降低了制造成本；通过刻蚀出两个所述终端区的沟槽5，提高了沟槽肖特基二极管100的耐压性，使得沟槽肖特基二极管100的可靠性大大提升。

所述有源区12的上表面设有一势垒金属层11，所述终端区13上表面设有一钝化层8；所述势垒金属层11以及钝化层8的上方设有一阳极金属层9。

所述n+衬底层2的下方设有一阴极金属层10。

本发明要解决的技术问题之二，在于提供一种沟槽肖特基二极管制造方法，用于提升肖特基二极管的反向阻断特性。

本发明一种沟槽肖特基二极管制造方法的较佳实施例，包括如下步骤：

步骤s1、将n-外延层1设于n+衬底层2的上方；n-外延层1以及n+衬底层2均参杂有掺杂剂；n-外延层1的掺杂剂的参杂浓度小于设定的第一浓度，且在垂直方向线性变化，越往下浓度越高；n-外延层1的掺杂剂的参杂浓度在垂直方向线性变化通通过分层制作不同参杂浓度的n-外延层1后合并在一起实现的；n+衬底层2的掺杂剂的参杂浓度大于设定的第一浓度并小于设定的第二浓度；通过n-外延层1的掺杂剂的参杂浓度在垂直方向线性变化，越往下浓度越高，使得n-外延层1的电场在水平方向上均匀分布，进而提升所述沟槽肖特基二极管100的反向阻断特性；使得在所述n-外延层1上实现高浓度掺杂，进而使所述沟槽肖特基二极管100具有更低的正向导通电阻；

步骤s2、在n-外延层1上方沉积一氧化层3，并通过光刻在氧化层3上形成复数个沟槽窗口14；

步骤s3、利用沟槽刻蚀工艺，通过沟槽窗口14在n-外延层1上生成复数个有源区的沟槽4以及两个终端区的沟槽5(双环沟槽终端)，然后去除氧化层3；通过同时刻蚀出有源区以及终端区的沟槽4(5)，减小了所述沟槽肖特基二极管100的尺寸，降低了制造成本；

步骤s4、在n-外延层1上表面以及沟槽4(5)内壁生成一栅氧层6，并沉积多晶硅；

步骤s5、去除有源区12的n-外延层1上表面的栅氧层6以及多晶硅7，去除终端区13高于n-外延层1上表面的多晶硅7；

步骤s6、在终端区13的上表面沉积一钝化层8；

步骤s7、在有源区12的上表面溅射一势垒金属层11后，溅射一阳极金属层9覆盖势垒金属层11以及钝化层8；

步骤s8、在n+衬底层2的下方生成一阴极金属层10，最后测试划片，即将批量生产的所述沟槽肖特基二极管100分割为最小使用单元。

所述步骤s1中，所述第一浓度为1×10¹⁹个/cm³，第二浓度为1×10²¹个/cm³，即n+衬底层2高浓度掺杂磷或砷，n-外延层1低浓度掺杂磷或砷；所述掺杂剂为磷或砷，通过掺杂掺杂剂可改变n-外延层1以及n+衬底层2的电阻率，进而改变导电性；所述n-外延层1以及n+衬底层2均由硅制造。

所述步骤s3中，各所述有源区的沟槽4之间的间距相等；相邻两所述有源区的沟槽4的间距大于两所述终端区的沟槽5的间距；两所述终端区的沟槽5的间距可以根据不同规格的沟槽肖特基二极管的耐压值进行优化设计。

所述步骤s3中，所述沟槽4(5)的深度大于0.5um。

所述步骤s4具体为：在n-外延层1上表面以及沟槽4(5)内壁采用热氧化的方式生成一厚度不小于50nm的栅氧层6，并沉积掺磷多晶硅7；mos晶体管的性能依赖于栅氧层6的厚度，栅氧层6厚度的降低，增强了晶体管的电流驱动能力，提高了速度和功率特性，因此降低栅氧化层6厚度可以有效地提高晶体管性能，然而薄的栅氧层6会加重电流遂穿效应并降低氧化层可靠性。

所述步骤s5具体为：通过多晶干法刻蚀工艺去除沉积在n-外延层1表面的掺磷多晶硅7。

所述步骤s6具体为：在n-外延层1上沉积二氧化硅钝化层8，通过光刻工艺去除覆盖在有源区12表面的二氧化硅钝化层8。

所述步骤s8具体为：在n+衬底层2的下方通过溅射或者多层金属蒸发生成一阴极金属层10。

综上所述，本发明的优点在于：

1、通过n-外延层的掺杂剂的参杂浓度在垂直方向线性变化，越往下浓度越高，使得n-外延层的电场在水平方向上均匀分布，进而提升肖特基二极管的反向阻断特性。

2、通过n-外延层的掺杂剂的参杂浓度在垂直方向线性变化，越往下浓度越高，使得在n-外延层上实现高浓度掺杂，进而使肖特基二极管具有更低的正向导通电阻。

3、通过同时刻蚀出有源区以及终端区的沟槽，减小了沟槽肖特基二极管的尺寸，降低了制造成本。

4、通过刻蚀出两个所述终端区的沟槽，提高了沟槽肖特基二极管的耐压性，使得沟槽肖特基二极管的可靠性大大提升。

虽然以上描述了本发明的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本发明的范围的限定，熟悉本领域的技术人员在依照本发明的精神所作的等效的修饰以及变化，都应当涵盖在本发明的权利要求所保护的范围内。