一种倒装LED芯片的制作方法

本实用新型涉及半导体技术领域，特别涉及一种倒装LED芯片。

背景技术：

发光二极管(英文：Light Emitting Diode，简称：LED)作为一种新型发光器件，技术发展迅速、应用领域广泛、产业带动性强、节能潜力大，符合低碳的生态经济要求和当代新兴产业的发展趋势，具有节能、环保、长寿、高效等优点。

LED的心脏是一个半导体的晶片，称为LED芯片。LED芯片按照封装方式的不同，可划分为正装结构、倒装结构和垂直结构。其中，倒装结构的LED芯片具有电流大、可靠性高和使用简便的特点，目前已得到大规模应用。

倒装LED芯片包括衬底、N型半导体层、发光层、P型半导体层、P型电极、N型电极、反射层和钝化层。N型半导体层、发光层、P型半导体层、反射层和钝化层依次层叠在衬底上；钝化层上设有延伸至P型半导体层的通孔和延伸至N型半导体层的通孔，P型电极设置在钝化层上并通过延伸至P型半导体层的通孔与P型半导体层形成欧姆接触，N型电极设置在钝化层上并通过延伸至N型半导体层的通孔与N型半导体层形成欧姆接触。

形成上述结构的LED芯片之后，通常会在P型电极和N型电极的整个表面铺设一层焊接材料，以在后续的封装过程中使用共晶工艺将LED芯片焊接在封装支架上。

在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题：

P型电极设置在钝化层上并通过延伸至P型半导体层的通孔与P型半导体层形成欧姆接触，N型电极设置在钝化层上并通过延伸至N型半导体层的通孔与N型半导体层形成欧姆接触，P型电极和N型电极都没有设置在平整的表面上，造成P型电极和N型电极的表面不平整(即表面的所有区域不在同一个平面上，具体为设置在通孔内部分的表面相对于设置在钝化层上部分的表面下凹)，进而导致铺设在P型电极和N型电极的整个表面上的焊接材料的表面也不平整。

由于焊接材料的热膨胀系数大，因此焊接材料中非平面区域在使用共晶工艺时很容易形成空洞，而空洞率是评价共晶工艺好坏的重要指标，所以现有封装工艺并不能确保将LED芯片牢牢地固定在封装支架上，极大影响了LED应用的可靠性。

技术实现要素：

为了解决现有技术焊接材料中容易形成空洞、极大影响LED可靠性的问题，本实用新型实施例提供了一种倒装LED芯片。所述技术方案如下：

本实用新型实施例提供了一种倒装LED芯片，所述倒装LED芯片包括衬底以及依次层叠在所述衬底上的N型半导体层、发光层、P型半导体层、反射层、第一钝化层、电极层、第二钝化层、焊盘层和焊接层；所述第一钝化层上设有延伸至所述N型半导体层的第一通孔和延伸至所述P型半导体层的第二通孔，所述电极层包括间隔设置的N型电极和P型电极，所述N型电极通过所述第一通孔与所述N型半导体层形成欧姆接触，所述P型电极通过所述第二通孔与所述P型半导体层形成欧姆接触；所述第二钝化层上设有延伸至所述N型电极的第三通孔和延伸至所述P型电极的第四通孔，所述焊盘层包括间隔设置的N型焊盘和P型焊盘，所述N型焊盘通过所述第三通孔与所述N型电极连接，所述P型焊盘通过所述第四通孔与所述P型电极连接；

所述焊接层上设有延伸至所述焊盘层的第五通孔和第六通孔，所述第五通孔在基准面上的投影区域包括所述第三通孔在所述基准面上的投影区域，所述第六通孔在所述基准面上的投影区域包括所述第四通孔在所述基准面上的投影区域，所述基准面为所述衬底设置所述N型半导体层的表面。

可选地，所述第五通孔在所述基准面上的投影区域还包括第一边框区域，所述第一边框区域所包围的区域与所述第三通孔在所述基准面上的投影区域重合；所述第六通孔在所述基准面上的投影区域还包括第二边框区域，所述第二边框区域所包围的区域与所述第四通孔在所述基准面上的投影区域重合。

优选地，所述第一边框区域的内边缘和外边缘之间的距离为2μm～5μm；所述第二边框区域的内边缘和外边缘之间的距离为2μm～5μm。

可选地，所述焊接层上还设有延伸至所述焊盘层的第七通孔和第八通孔，所述第七通孔在所述基准面上的投影区域包括所述第一通孔在所述基准面上的投影区域，所述第八通孔在所述基准面上的投影区域包括所述第二通孔在所述基准面上的投影区域。

优选地，所述第七通孔在所述基准面上的投影区域还包括第三边框区域，所述第三边框区域所包围的区域与所述第一通孔在所述基准面上的投影区域重合；所述第八通孔在所述基准面上的投影区域还包括第四边框区域，所述第四边框区域所包围的区域与所述第二通孔在所述基准面上的投影区域重合。

更优选地，所述第三边框区域的内边缘与外边缘之间的距离为2μm～5μm；所述第四边框区域的内边缘与外边缘之间的距离为2μm～5μm。

可选地，所述焊接层的材料包括金和锡中的至少一种。

可选地，所述焊接层的厚度为2μm～10μm。

可选地，所述反射层包括设置在所述P型半导体层上的金属反射层。

优选地，所述金属反射层中的第一通孔在所述基准面上的投影区域的面积，大于所述P型半导体层中的第一通孔在所述基准面上的投影区域的面积。

本实用新型实施例提供的技术方案带来的有益效果是：

通过在焊接层中与焊盘层设置的不平整表面对应的区域开设通孔，从而避免在不平整的表面设置焊接层，进而有效避免焊接层在使用共晶工艺时形成空洞，提高共晶工艺的可靠性。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种倒装LED芯片的结构示意图；

图2是本实用新型实施例提供的第五通孔和第六通孔在基准面上投影的示意图；

图3是本实用新型实施例提供的第七通孔和第八通孔在基准面上投影的示意图；

图4是本实用新型实施例提供的电极层的俯视图；

图5是本实用新型实施例提供的第一钝化层的俯视图；

图6是本实用新型实施例提供的焊盘层的俯视图；

图7是本实用新型实施例提供的第二钝化层的俯视图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

本实用新型实施例提供了一种倒装LED芯片，图1为本发明实施例提供的倒装LED芯片的结构示意图，参见图1，该倒装LED芯片包括衬底10以及依次层叠在衬底10上的N型半导体层21、发光层22、P型半导体层23、反射层30、第一钝化层41、电极层42、第二钝化层43、焊盘层44和焊接层45。第一钝化层41上设有延伸至N型半导体层21的第一通孔51和延伸至P型半导体层23的第二通孔52，电极层42包括间隔设置的N型电极42a和P型电极42b，N型电极42a通过第一通孔51与N型半导体层21形成欧姆接触，P型电极42b通过第二通孔52与P型半导体层23形成欧姆接触。第二钝化层43上设有延伸至N型电极42a的第三通孔53和延伸至P型电极42b的第四通孔54，焊盘层44包括间隔设置的N型焊盘44a和P型焊盘44b，N型焊盘44a通过第三通孔53与N型电极42a连接，P型焊盘44b通过第四通孔54与P型电极42b连接。

在实际应用中，第一钝化层41可以设置在第一通孔51的侧壁上，以免N型电极42a接触到P型半导体层23而造成LED芯片漏电。

在本实施例中，焊接层45上设有延伸至焊盘层44的第五通孔55和第六通孔56。图2为第五通孔和第六通孔在基准面上投影的示意图，参见图2，第五通孔55在基准面上的投影区域55a包括第三通孔53在基准面上的投影区域53a，第六通孔56在基准面上的投影区域56a包括第四通孔54在基准面上的投影区域54a，基准面为衬底10设置N型半导体层21的表面。

本实用新型实施例通过在焊接层中与焊盘层设置的不平整表面对应的区域开设通孔，从而避免在不平整的表面设置焊接层，进而有效避免焊接层在使用共晶工艺时形成空洞，提高共晶工艺的可靠性。

可选地，第五通孔55在基准面上的投影区域55a还可以包括第一边框区域55b，第一边框区域55b所包围的区域与第三通孔53在基准面上的投影区域重合。

同样地，第六通孔56在基准面上的投影区域56a还可以包括第二边框区域56b，第二边框区域56b所包围的区域与第四通孔54在基准面上的投影区域54a重合。

通过将第五通孔和第六通孔向边缘扩展，可以避免由于第三通孔和第四通孔的顶部边缘不平整(比如由于生产工艺的限制使得通孔边缘为斜坡)而导致在不平整的表面设置焊接层，提高共晶工艺的可靠性。

优选地，如图2所示，第一边框区域55b的内边缘和外边缘之间的距离d1可以为2μm～5μm。

同样地，如图2所示，第二边框区域56b的内边缘和外边缘之间的距离d2可以为2μm～5μm。

若内边缘和外边缘之间的距离小于2μm，则可能会由于距离太小而无法完全避免焊接层不平整的情况发生，进而影响共晶工艺的可靠性；若内边缘和外边缘之间的距离大于5μm，则可能会由于距离太大而造成焊接层的面积太小，影响共晶工艺的可靠性。

进一步地，如图1所示，焊接层45上还可以设有延伸至焊盘层44的第七通孔57和第八通孔58。图3为第七通孔和第八通孔在基准面上投影的示意图，参见图3，第七通孔57在基准面上的投影区域57a包括第一通孔51在基准面上的投影区域51a，第八通孔58在基准面上的投影区域58a包括第二通孔52在基准面上的投影区域52a。

通过在焊接层中与电极层设置的不平整表面对应的区域开设通孔，从而避免由于电极层的不平整导致焊盘层的不平整，进而造成在不平整的表面设置焊接层，有效避免焊接层在使用共晶工艺时形成空洞，提高共晶工艺的可靠性。

可选地，第七通孔57在基准面上的投影区域57a还可以包括第三边框区域57b，第三边框区域57b所包围的区域与第一通孔51在基准面上的投影区域51a重合。

同样地，第八通孔58在基准面上的投影区域58a还可以包括第四边框区域58b，第四边框区域58b所包围的区域与第二通孔52在基准面上的投影区域52a重合。

通过将第七通孔和第八通孔向边缘扩展，可以避免由于第七通孔和第八通孔的顶部边缘不平整(比如由于生产工艺的限制使得通孔边缘为斜坡)而导致在不平整的表面设置焊接层，提高共晶工艺的可靠性。

优选地，如图3所示，第三边框区域57b的内边缘与外边缘之间的距离d3可以为2μm～5μm。

同样地，如图3所示，第四边框区域58b的内边缘与外边缘之间的距离d4可以为2μm～5μm。

若内边缘和外边缘之间的距离小于2μm，则可能会由于距离太小而无法完全避免焊接层不平整的情况发生，进而影响共晶工艺的可靠性；若内边缘和外边缘之间的距离大于5μm，则可能会由于距离太大而造成焊接层的面积太小，影响共晶工艺的可靠性。

可选地，焊接层的材料可以包括金和锡中的至少一种。例如，焊接层可以为金锡合金层；又如，焊接层可以包括依次层叠的金层和锡层。焊接效果好，成本低廉。

可选地，焊接层的厚度可以为2μm～10μm。

若焊接层的厚度小于2μm，则可能会由于厚度太小而无法将LED芯片牢牢焊接在封装支架上；若焊接层的厚度大于10μm，则可能会由于厚度太大而造成材料的浪费以及后期支架使用限制。

可选地，反射层30可以包括设置在P型半导体层23上的金属反射层，在实现反射效果的同时，可以利用金属良好的导电性能实现电流在P型半导体层上的横向扩展，提高LED芯片的发光效率。

优选地，如图1所示，金属反射层中的第一通孔51在基准面上的投影区域的面积，可以大于P型半导体层23中的第一通孔51在基准面上的投影区域的面积，以避免金属反射层在形成过程中将P型半导体层23和N型半导体层21连通而导致LED芯片漏电。

进一步地，反射层30还可以包括设置在金属反射层上的分布式布拉格反射镜(英文：Distributed Bragg Reflection，简称：DBR)，一方面与金属反射层形成全角反射镜(英文：Omni-Directional Reflector，简称：ODR)，另一方面起到保护金属反射层的作用。

图4为电极层的俯视图，参见图4，可选地，P型电极42b在基准面上的投影区域的形状可以为椭圆形，N型电极42a在基准面上的投影区域包围在椭圆形外并与椭圆形之间相隔一个环形区域，以利于电极将电流均匀注入半导体材料中。

图5为第一钝化层的俯视图，参见图5，优选地，第一通孔51和第二通孔52的数量可以有多个，多个第二通孔52沿椭圆形的长度方向等间隔排列，多个第一通孔51分别在椭圆形的两侧沿椭圆形的长度方向等间隔排列，以利于电极将电流均匀注入半导体材料中。

具体地，第一通孔51在基准面上的投影区域的形状可以为圆形、椭圆形和方形中的一种，第二通孔52在基准面上的投影区域的形状可以为圆形、椭圆形和方形中的一种。

例如，如图5所示，三个正方形的第二通孔52沿椭圆形的长度方向等间隔排列，三个圆形的第一通孔51在椭圆形的一侧沿椭圆形的长度方向等间隔排列，三个圆形的第一通孔51在椭圆形的另一侧沿椭圆形的长度方向等间隔排列。

图6为焊盘层的俯视图，参见图6，进一步地，N型焊盘44a和P型焊盘44b对称设置，N型焊盘44a和P型焊盘44b之间的间隔区域的延伸方向与椭圆形(P型电极42b在基准面上的投影区域的形状)的长度方向垂直，以便于将LED芯片固定在封装支架上。

图7为第二钝化层的俯视图，参见图7，第四通孔54的数量可以为一个，第三通孔53的数量可以为两个，以匹配电极层的图形设置。

具体地，第三通孔53在基准面上的投影区域的形状可以为圆形、椭圆形和方形中的一种，第四通孔54在基准面上的投影区域的形状可以为圆形、椭圆形和方形中的一种。

例如，如图7所示，一个椭圆形的第四通孔54对应P型焊盘44b的中心区域设置，两个椭圆形的第三通孔53对称设置在椭圆形的两侧。

具体地，衬底10的材料可以为蓝宝石；N型半导体层21的材料可以为N型掺杂的氮化镓，P型半导体层23的材料可以为P型掺杂的氮化镓；发光层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置，量子阱的材料可以为铟镓氮，量子垒的材料可以为氮化镓；第一钝化层41和第二钝化层43的材料可以为氮化硅或者二氧化硅；电极层42的材料可以为铝、金、铂、镍、铬、钛、铜中的一种或多种，焊盘层44的材料可以为铝、金、铂、镍、铬、钛、铜中的一种或多种。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。