技术总结
本实用新型提供了一种像素结构，包括共用数据线、第一薄膜晶体管、第二薄膜晶体管、第一补偿层和第二补偿层；第一像素单元的漏极靠近第一补偿层一端的设计端线与第一补偿层的设计端线交接；第二像素单元的漏极靠近第二补偿层一端的设计端线与第二补偿层的设计端线交接；第一薄膜晶体管的漏极靠近第一补偿层一端的线宽等于其靠近第一薄膜晶体管的栅极的一端的线宽的两倍，第二薄膜晶体管的漏极靠近第二补偿层一端的线宽等于其靠近第二薄膜晶体管的栅极的一端的线宽的两倍。本实用新型提供的像素结构在不出现制作偏差的情况下，寄生电容最小化，在出现制作偏差的情况下，保证了共用数据线的左右两侧的寄生电容的相等，有效保证了显示效果。
技术研发人员：于靖;庄崇营;李林
受保护的技术使用者：信利半导体有限公司
技术研发日：2018.06.14
技术公布日：2018.12.07