基板及显示装置的制作方法

本实用新型涉及显示技术，特别涉及一种基板及显示装置。

背景技术：

现有的显示装置的阵列基板，在阵列基板的边缘一侧为接合(Bonding)区，在所述接合区上设置众多配线用于传输信号。所述配线是采用掩膜对金属层进行刻蚀形成的。然而，蚀刻液存在一定的黏度，在蚀刻形成较多较密的配线图案时，蚀刻液难以进入较小空间进行蚀刻，造成线路短路，影响制程良率。

技术实现要素：

为了解决前述问题，本实用新型提供一种基板及显示装置。

一种基板，包括衬底及设于所述衬底上的多个间隔设置的配线单元，每相邻的两个所述配线单元之间形成第一间隙，每个所述配线单元包括多个第一导电部及至少一个第二导电部，多个所述第一导电部间隔设于所述衬底上，每个所述配线单元的相邻的两个第一导电部之间形成第二间隙，每个所述配线单元的第二导电部与同个所述配线单元的多个所述第一导电部电性连接，用于实现第一电子部件与第二电子部件之间的电性连接。

进一步地，每个所述配线单元中，一个第一导电部的第二端部与另一个第一导电部的第一端部相邻且间隔设置以形成所述第二间隙。

进一步地，所述基板还包括绝缘层，所述绝缘层填充所述第二间隙，所述第二导电部位于所述绝缘层及所述第一导电部上。

进一步地，所述绝缘层设于所述第一导电部与所述第二导电部之间，所述绝缘层形成多个镂空区域，每个所述镂空区域位于一个第一导电部上，所述第二导电部填充所述镂空区域从而与所述第一导电部电性连接。

进一步地，所述镂空区域与所述第一导电部相邻一端的宽度小于所述第二导电部的线宽，所述第二导电部的线宽要小于所述第一导电部的线宽。

进一步地，所述第二导电部的数量为多个，每个配线单元的相邻两个第一导电部通过一个第二导电部电性连接。

进一步地，所述基板包括第一功能区、接合区及第二功能区，所述接合区位于所述第一功能区与所述第二功能区之间，所述配线单元分布于所述接合区，所述第一电子部件分布于所述第一功能区，所述第二电子部件分布于所述第二功能区。

进一步地，所述基板为阵列基板，所述第一电子部件为薄膜晶体管，所述第二电子部件为驱动电路。

进一步地，所述第一导电部为蚀刻形成所述第一电子部件的栅极图案时形成的导电线，所述第二导电部为蚀刻形成所述第一电子部件的源漏极图案时形成的导电线。

进一步地，所述第二间隙的宽度范围为大于等于1.6μm且小于或等于2.5μm。

一种显示装置，包括如上所述的基板。

本实用新型提供的基板及显示装置，由于每个配线单元中的相邻的第一导电部之间形成第二间隙，在刻蚀形成所述基板时，蚀刻液能够从所述第二间隙渗入以形成相邻的配线单元之间的第一间隙，避免由于蚀刻液的自身黏度而无法进入过小空间形成配线之间的较小间隙造成短路的问题，从而提高了制程良率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施方式提供的基板的俯视图。

图2为基板的接合区的部分区域示意图。

图3为基板的剖面示意图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

请参阅图1，本实用新型实施方式提供一种基板100。基板100包括衬底10 及设于衬底10上的多个相互绝缘且间隔设置于衬底10上的配线单元30。请参阅图2，每相邻的两个配线单元30之间形成第一间隙301。每个配线单元30包括多个第一导电部31及至少一个第二导电部35。多个第一导电部31间隔设于衬底10上。每个配线单元30的相邻的两个第一导电部31之间形成第二间隙311。每个配线单元30的第二导电部35与同一个配线单元30内的多个第一导电部31 均电性连接，用于实现第一电子部件40与第二电子部件50之间的电性连接。图1与图2仅示例性地展示出若干个配线单元30。

由于每个配线单元30中的相邻的第一导电部31形成第二间隙311，在刻蚀形成基板100时，蚀刻液能够从第二间隙311渗入以形成相邻的配线单元30之间的第一间隙301，避免传统制程中由于蚀刻液的自身黏度而无法进入过小空间形成配线之间较小的间隙造成短路的问题，从而提高了制程良率。由于每个配线单元30中的多个第一导电部31间隔设置的图案设计，能够制备出更为密集的配线，段状的图案在现有的工艺条件下可以轻松的在1.6μm左右的空间下做到蚀刻无残留。本实施方式中，第一间隙301的宽度为1.6μm。第一间隙301 的宽度范围可以为大于等于1.6μm及小于或等于2.5μm。可以理解，第一间隙 301的宽度范围可以依据实际需要进行更改。

第一导电部31包括相对设置的第一端部313及第二端部315。每个配线单元30中，一个第一导电部31的第二端部315与另一个第一导电部313的第一端部313相邻且间隔设置以形成所述第二间隙311。每个配线单元30的相邻的两个第一导电部31中，一个第一导电部31的第二端部315与另一个第一导电部31的第一端部313通过第二导电部35电性连接，使得配线单元30沿一方向延伸。

请再次参阅图1，衬底10包括第一功能区101、接合区103及第二功能区105。接合区103位于第一功能区101与第二功能区105之间。多个配线单元30 间隔且相互绝缘设置地分布于接合区103。第一电子部件40分布于第一功能区 101，第二电子部件50分布于第二功能区105。

本实施方式中，基板100为阵列基板，第一电子部件40为薄膜晶体管，第一电子部件40的数量为多个，多个第一电子部件40呈阵列分布于第一功能区 101，第二电子部件50为驱动电路。第一功能区101为显示区，接合区103及第二功能区105位于基板100的非显示区域。每个配线单元30电性连接于第二电子部件50与一个第一电子部件40之间，用于将第二电子部件50的信号传送至相应的薄膜晶体管40。

请参阅图2与图3，基板100还包括绝缘层70，绝缘层70设于第一导电部 31与第二导电部35之间。绝缘层70填充第二间隙311。本实施方式中，绝缘层70分布于接合区103，即绝缘层70覆盖第一导电部31并填充第一间隙311。在一实施方式中，绝缘层70未覆盖第一导电部31，绝缘层70填充第一间隙311，以使多个第一导电部31相互绝缘，第二导电部35位于绝缘层70及第一导电部 31上。

每个配线单元30的第二导电部35的数量为多个，绝缘层70形成多个镂空区域71，镂空区域71位于第一导电部31上。每个第二导电部35通过镂空区域 71电性连接于两个相邻的第一导电部31之间。

第二间隙311与衬底10相邻一端的宽度小于第二间隙311远离衬底10的一端的宽度。

镂空区域71与第一导电部31相邻一端的宽度小于镂空区域71远离第一导电部31的一端。镂空区域71与第一导电部31相邻一端的宽度小于第二导电部 35的线宽，第二导电部35的宽度要小于第一导电部31的线宽。

在其他实施方式中，第二导电部35的数量可以为一个，每个配线单元30 的第二导电部35设于绝缘层70上并通过镂空区域71与同个配线单元30内的多个第一导电部35电性连接。

制备基板100时，于衬底10上形成第一导电层，采用第一掩膜对所述第一导电层进行光刻蚀形成多个配线单元30，每个配线单元30包括多个间隔设置的第一导电部31。采用第二掩膜于多个第一导电部31上进行光刻蚀形成图形化的绝缘层70。采用第三掩膜于绝缘层70上形成第二导电部35。所述第一导电层、所述第二导电层可以由金属材料或其它导电材料制成。本实施方式中，第一导电部31的线宽度大致为4μm，以尽量在制备时增加光阻与所述第一导电层的接触面积，避免光阻因与所述第一导电层之间的附着力不足而脱落，而导致配线单元30断路。可以理解，第一导电部31的宽度可以依据实际需要进行更改，例如第一导电部31的线宽度大致为3.5μm或其它。

本实施方式中，第一导电部31为蚀刻形成第一电子部件40的栅极图案时形成的导电线，绝缘层70为蚀刻形成第一电子部件40的栅极绝缘层图案时共同形成，第二导电部35为蚀刻形成第一电子部件40的源漏极图案时形成的导电线。

更改斜配线区的图案设计，将线性图案进行分段，从而在有限的空间内，将金属线宽设计更宽或更密，这样空间虽然会减小，但蚀刻液可通过侧面的第二间隙311渗入以形成较小的第一间隙301，同样能够达到更好的蚀刻效果，避免残留问题发生。

通过优化设计，可在同样的空间内将栅极的宽度设计的更宽，同时在空间较小的情况下达到更好的蚀刻效果。

本实用新型还提供一种显示装置，其包括如上所述的基板100。

以上所揭露的仅为本实用新型较佳实施例而已，当然不能以此来限定本实用新型之权利范围，因此依本实用新型权利要求所作的等同变化，仍属本实用新型所涵盖的范围。