埋入式字线结构及存储器的制作方法

本实用新型涉及集成电路领域，特别涉及一种埋入式字线结构以及包含所述埋入式字线结构的存储器。

背景技术：

DRAM(Dynamic Random Access Memory)，即动态随机存储器是较为常见的系统内存，其中每个存储单元(cell)包括一个晶体管和一个对应的电容，利用电容内存储电荷的多寡来代表0和1，为了避免电荷不足导致数据出错，需要周期性地刷新电容。为提升DRAM的集成度以加快对每个存储单元的操作速度，以及应对来自PC、智能手机、平板等市场对DRAM的强劲需求，近年来发展出了埋入式字线DRAM(即buried word line DRAM)结构以满足上述需求。

在埋入式字线DRAM结构中，埋入式字线形成于衬底内并与衬底内的有源区相交，从而部分字线可以用作存储单元的晶体管的栅极，晶体管的源漏区形成于该栅极两侧的衬底中。但是，利用目前工艺虽然DRAM的集成度得到了提高，但是埋入式字线与基底接触的下端宽度较小，较尖，导致字线电阻值大以及尖端聚集效应明显，造成晶体管的性能和可靠性均较差。

技术实现要素：

针对目前工艺形成的埋入式字线DRAM结构存在的晶体管性能及可靠性较差的问题，本实用新型提供了一种埋入式字线结构以及包含所述埋入式字线结构的存储器，目的是减小字线的电阻值以及提高晶体管的可靠性。

根据本实用新型的一个方面，提供了一种埋入式字线结构，包括：

基底，所述基底中具有沟槽，所述沟槽沿平行于所述基底表面的方向延伸，所述沟槽包括沿深度方向相互连通的第一沟槽和第二沟槽，其中，所述第二沟槽远离所述基底表面，且所述第二沟槽的平均宽度大于所述第一沟槽的平均宽度；以及形成于所述沟槽中的字线，所述字线填满所述第二沟槽并填充部分所述第一沟槽。

可选的，所述埋入式字线结构还包括：

栅介质层，所述栅介质层覆盖于所述沟槽的内壁以将所述字线与所述基底隔开；以及覆盖层，所述覆盖层覆盖所述字线并填满所述第一沟槽。

可选的，所述第一沟槽包括相对的第一侧壁和第二侧壁，所述第一侧壁和所述第二侧壁相互平行。

可选的，沿垂直于所述沟槽延伸的方向，所述第二沟槽的截面包括非封闭的圆形、椭圆形、方形、梯形、五边形、六边形中的一种或者两种以上的组合。

可选的，所述字线的材料包括金属、金属硅化物、金属氮化物、导电的多晶硅所组成的组中的一种或者两种以上的组合。

根据本实用新型的另一方面，还提供一种存储器，包括上述埋入式字线结构。

本实用新型提供的埋入式字线结构包括具有沟槽的基底以及形成于所述沟槽中的字线，所述沟槽包括沿深度方向相互连通的第一沟槽和第二沟槽，其中，所述第二沟槽远离基底表面，且所述第二沟槽的平均宽度大于所述第一沟槽的平均宽度，即填充于基底内的字线的下端较上端宽，在用作存储器的晶体管的栅极时，有助于减小尖端聚集效应，提高晶体管的可靠性。并且，本实用新型提供的埋入式字线结构的与基底的接触面积较大，从而可以减小字线的电阻值，在用作存储器时，有利于提高存储器的操作速度。

本实用新型提供的存储器包括上述埋入式字线结构，因而具有与上述埋入式字线结构相同或类似的优点。

附图说明

图1是一种存储器的埋入式字线结构的剖面示意图。

图2是本实用新型实施例的埋入式字线结构的形成方法的流程图。

图3是依照本实用新型实施例的埋入式字线结构的形成方法在形成第一沟槽后的剖面示意图。

图4是依照本实用新型实施例的埋入式字线结构的形成方法在形成第二掩模材料层后的剖面示意图。

图5是依照本实用新型实施例的埋入式字线结构的形成方法形成第二掩模层后的剖面示意图。

图6是依照本实用新型一个实施例的埋入式字线结构的形成方法在形成第二沟槽后的剖面示意图。

图6a至图6c是依照本实用新型另一些实施例的埋入式字线结构的形成方法在形成第二沟槽后的剖面示意图。

图7是依照本实用新型实施例的埋入式字线结构的形成方法在去除所述第一掩模层和所述第二掩模层后的剖面示意图。

图8依照本实用新型实施例的埋入式字线结构的形成方法在形成栅介质层后的剖面示意图。

图9依照本实用新型实施例的埋入式字线结构的形成方法在形成导电层后的剖面示意图。

图10是依照本实用新型实施例的埋入式字线结构的形成方法在形成字线后的剖面示意图。

图11是依照本实用新型实施例的埋入式字线结构的形成方法在形成覆盖层后的剖面示意图。

图11a至图11c是本实用新型另外一些实施例的埋入式字线结构的剖面示意图。

附图标记说明：

100、200：基底； 101：字线沟槽；

110、210：字线； 120、220：隔离结构；

201：第一沟槽； 201a：底壁；

201b：侧壁； 201b-1：第一侧壁；

201b-2：第二侧壁； 202：垫氧化层；

203：第一掩模层； 230：第二掩模材料层；

204：第二掩模层； 205：第二沟槽；

206：栅介质层； 207：导电层；

208：覆盖层。

具体实施方式

如背景技术所述的，利用目前埋入式字线工艺虽然DRAM的集成度得到了提高，但是字线的下端宽度较小较尖，使得字线电阻值较大且尖端聚集效应明显，影响晶体管的性能和可靠性。图1是一种存储器的埋入式字线结构的剖面示意图。参照图1，基底100中形成有字线沟槽101，字线110形成于字线沟槽101中，字线110沿平行于基底100的表面延伸，在用作存储器时，基底100中还可具有有源区(未示出)以及用于限定有源区范围的隔离结构120，字线110与有源区相交的部分可以用作存储器的晶体管的源极，本申请发明人研究发现，如图1所示，目前工艺通过一次刻蚀形成的字线沟槽101的底部宽度通常较窄，甚至具有明显的尖端，因而填充于字线沟槽101内的字线110的下端也较窄较尖，也即字线下端的曲率较大，会使得晶体管的栅极与沟道之间的面电荷密度较高，造成这部分字线下端附近的场强较强，使晶体管会产生明显的尖端聚集效应，可靠性变差。并且，较尖的下端容易使得字线及晶体管的栅极的电阻值过大，增加晶体管的功耗和响应时间，导致性能变差。

针对目前埋入式字线工艺和所形成的埋入式字线结构存在的问题，本实用新型提供了一种埋入式字线结构，以及包含所述埋入式字线结构的存储器，目的是提高晶体管的性能及可靠性。

以下结合附图和具体实施例对本实用新型的埋入式字线结构及存储器作进一步详细说明。根据下面的说明，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。应该理解，在以下的描述中，可以基于附图进行关于在各层“上”和“下”的指代。但应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置或者以其他不同方式定位(如旋转)，示例性术语“在……上”也可以包括“在……下”和其他方位关系。当层、区域、图案或结构被称作在衬底、层、区域和/或图案“上”时，它可以直接位于另一个层或衬底上，和/或还可以存在插入层。类似的，当层被称作在另一个层“下”时，它可以直接位于另一个层下，和/或还可以存在一个或多个插入层。

本实用新型实施例包括一种埋入式字线结构的形成方法。图2是本实用新型实施例的埋入式字线结构的形成方法的流程图。参照图2，所述埋入式字线结构的形成方法包括以下步骤：

S1：形成第一沟槽于基底中，所述第一沟槽沿平行于所述基底表面的方向延伸，所述第一沟槽具有相互连接的底壁和侧壁，所述基底表面覆盖有第一掩模层；

S2：形成第二掩模层于所述第一沟槽内，所述第二掩模层覆盖所述侧壁且暴露出所述底壁；

S3：沿所述底壁刻蚀所述基底以形成第二沟槽于所述基底中，所述第二沟槽的平均宽度大于所述第一沟槽的平均宽度；

S4：去除所述第一掩模层和所述第二掩模层；

S5：形成字线于所述第一沟槽和所述第二沟槽内，所述字线填满所述第二沟槽并填充部分所述第一沟槽；

S6：形成覆盖层于所述第一沟槽，所述覆盖层覆盖所述字线并填满所述第一沟槽。

图3至图11依照本实用新型实施例所示出的埋入式字线结构的形成方法的剖面示意图。以下结合图2至图11对本实用新型实施例的埋入式字线结构的形成方法作进一步说明。

图3是依照本实用新型实施例的埋入式字线结构的形成方法在形成第一沟槽后的剖面示意图。参照图2和图3，首先执行步骤S1，形成第一沟槽201于基底200中，所述第一沟槽201沿平行于所述基底200表面的方向延伸，所述第一沟槽201具有相互连接的底壁201a和侧壁201b，所述基底200表面覆盖有第一掩模层203。

本实施例中，基底200例如是硅基底。基底200中可形成有多个第一沟槽201，并且，基底201中还可形成有多个隔离结构220。隔离结构220例如是浅沟槽隔离结构(STI)，每个隔离结构220包括在基底200中形成的隔离沟槽以及在所述隔离沟槽中填充的隔离介质(例如是氧化硅)。

第一掩模层203覆盖于基底200表面，本实施例中，在基底200表面与第一掩模层203之间还形成有垫氧化层202。第一沟槽201的形成方法可包括以下过程：在基底200上沉积衬垫层(与垫氧化层202属于同一膜层)以及第一掩模材料层(与第一掩模层203属于同一膜层)；在第一掩模材料层的上表面旋涂一层光刻胶，之后借助掩模版进行曝光显影工艺，将基底上对应第一沟槽区域的光刻胶打开，然后利用具有开口图案的光刻胶为掩模向下刻蚀，刻蚀方法例如是等离子体干法蚀刻，将对应第一沟槽区域的部分第一掩模材料层和部分衬垫层蚀刻出开口，然后以具有开口图案的第一掩模材料层和衬垫层为掩模，继续蚀刻基底200，从而在基底200中形成第一沟槽201。剩余的衬垫层可作为上述垫氧化层202，其材料例如是氧化硅，剩余的第一掩模材料层可作为第一掩模层203，其材料例如是氮化硅，但不限于此，第一掩模层203的材料也可以是氧化物USG(undoped silicate glass，非掺杂硅玻璃)、BPSG(borophosphosilicate glass，硼磷硅玻璃)、BSG(硼硅玻璃)、PSG(磷硅玻璃)、TEOS(tetraethoxysilane，硅酸乙酯)中的一种或两种以上的组合。所述第一掩模材料层和衬垫层的形成方法包括化学气相沉积(CVD)、物理气相沉积(PVD)、原子层沉积(ALD)、高密度等离子CVD(HDPCVD)、金属有机CVD(MOCVD)、等离子体增强CVD(PECVD)或其他适合的沉积工艺，此外，衬垫层(以氧化硅为例)还可以利用热氧化、RTA(快速热退火)、ISSG(原位蒸汽生成)、DPN(脱耦等离子体氮化)或其他适合的工艺形成。下文所描述的第二掩模层、栅介质层和介质层等膜层也可以利用类似的沉积方法制作，因而在下文对埋入式字线结构的形成方法的描述中，将不再介绍各膜层的沉积方法。

第一沟槽201沿平行于基底200表面的方向延伸，从而可以与基底200中位于隔离结构220之间的有源区相交。所述第一沟槽201具有相互连接的底壁201a和侧壁201b。本实施例中，所述第一沟槽201的侧壁201b包括相对的第一侧壁201b-1和第二侧壁201b-2，所述第一侧壁201b-1和所述第二侧壁201b-2相互平行。但不限于此，在其他实施例中，第一侧壁201b-1和第二侧壁201b-2也可以是不平行的。

本实用新型实施例中，为了避免后续形成的字线的下端宽度太窄导致尖端聚集效应，利用单独的刻蚀工艺继续刻蚀第一沟槽201的底壁201a，因而步骤S1形成的第一沟槽201的深度小于要形成的字线的下端深度。

图4是依照本实用新型实施例的埋入式字线结构的形成方法在形成第二掩模材料层后的剖面示意图。图5是依照本实用新型实施例的埋入式字线结构的形成方法形成第二掩模层后的剖面示意图。参照图2、图4和图5，执行步骤S2，形成第二掩模层204于第一沟槽201，所述第二掩模层204覆盖第一沟槽201的侧壁201b且暴露出底壁201a。

作为示例，第二掩模层204的形成过程具体可包括以下子步骤：

首先，参照图4，形成第二掩模材料层230于基底200上和第一沟槽201内，所述第二掩模材料层230保形地覆盖于所述第一掩模层203的表面和第一沟槽201的侧壁201b和底壁201a。第二掩模材料层230的材料例如是氮化硅。此处“保形地覆盖”指的是沿所覆盖表面顺应性地沉积而成，也可称为共形(conformal)覆盖。

然后，参照图5，利用自对准刻蚀工艺，刻蚀第二掩模材料层230，以去除对应覆盖于第一沟槽201的底壁201a的部分第二掩模材料层230，以剩余的第二掩模材料层230作为本实施例的第二掩模层204。所述自对准刻蚀工艺采用了非等向的干法蚀刻工艺。

图6是依照本实用新型一个实施例的埋入式字线结构的形成方法在形成第二沟槽后的剖面示意图。参照图6，执行步骤S3，沿第一沟槽201的底壁201a刻蚀基底200，以形成第二沟槽205于基底200中，所述第二沟槽205的平均宽度大于所述第一沟槽201的平均宽度。从而，第二沟槽205与第一沟槽201相互连通，第一沟槽201连接基底200的表面，相对的，第二沟槽205远离基底200的表面。在底壁201a下方形成第二沟槽205之后，第一沟槽201的位置可由第一侧壁201b-1和第二侧壁201b-2确定。

刻蚀所述底壁201a并形成所述第二沟槽205的方法可以采用湿法蚀刻工艺和/或干法蚀刻工艺，对于湿法蚀刻工艺，采用的刻蚀液可以是酸性刻蚀液或碱性刻蚀液。例如，在本实用新型的一个实施例中，刻蚀所述底壁201a利用了包括强酸性物质的酸性刻蚀液，例如其中包括HNO3和HF，以使所形成的第二沟槽205的内壁为弧面，如图6所示。而在本实用新型的另一些实施例中，刻蚀所述底壁201a利用了包括碱性物质的碱性刻蚀液，例如其中包括NH4OH和/或KOH，所述碱性刻蚀液还可以包括TMAH((CH3)4NOH)刻蚀液。通过调整所述碱性物质的浓度，可形成不同大小和内壁形状的第二沟槽205。第二沟槽205也可以通过多次刻蚀工艺形成。可以理解，无论是干法蚀刻工艺还是湿法蚀刻工艺，均应该具有能够被调节的蚀刻参数，比如所用的蚀刻液(或刻蚀气体)、蚀刻温度、蚀刻液(或刻蚀气体)浓度、蚀刻压力、电源功率、RF偏置电压、RF偏置功率、蚀刻液(或刻蚀气体)流速以及其他合适的参数，以便得到本实用新型实施例所描述的第二沟槽205的尺寸及形状。

图6a至图6c是依照本实用新型另一些实施例的埋入式字线结构的形成方法在形成第二沟槽后的剖面示意图，参照图6a至图6c，在本实用新型的另一些实施例中，所形成的第二沟槽205沿垂直于其延伸方向的截面可以是非封闭的长方形(如图6a)、弧形椭圆形(如图6b)或梯形(如图6c)。但本实用新型不限于此，在本实用新型的其他一些实施例中，沿垂直于第一沟槽201或第二沟槽205延伸的方向，第二沟槽205的截面还可以是非封闭的五边形、六边形等，优选的，第二沟槽205的截面可以是非封闭的圆形、椭圆形、方形、梯形、五边形、六边形中的一种或者两种以上的组合。

本实用新型实施例中，经过步骤S3形成的第二沟槽205的平均宽度大于第一沟槽201的平均宽度。此处“平均宽度”可以指的是第一沟槽201或第二沟槽205在垂直于其延伸方向上的两侧边缘的平均距离，例如，可以通过控制步骤S3的刻蚀工艺使得第二沟槽205在平行于基底200表面且远离第一侧壁201b-1和第二侧壁201b-2的方向延伸一段距离，以增加第二沟槽205的平均宽度。在第二沟槽205的深度方向上，第二沟槽205的底壁深度基本确定了后续要形成的字线的下表面位置。

图7是依照本实用新型实施例的埋入式字线结构的形成方法在去除所述第一掩模层和所述第二掩模层后的剖面示意图。参照图7，执行步骤S4，去除上述第一掩模层203和第二掩模层204。具体可以利用干法蚀刻工艺或者湿法蚀刻工艺，例如可以利用包括磷酸的刻蚀液湿法去除氮化硅材料的第一掩模层203和第二掩模层204。执行步骤S4之后，可以保留位于基底200表面的垫氧化层202，以保护基底200表面。

图8依照本实用新型实施例的埋入式字线结构的形成方法在形成栅介质层后的剖面示意图。图9依照本实用新型实施例的埋入式字线结构的形成方法在形成导电层后的剖面示意图。图10是依照本实用新型实施例的埋入式字线结构的形成方法在形成字线后的剖面示意图。参照图2及图8至图10，执行步骤S5，形成字线210于第一沟槽201和所述第二沟槽205内，所述字线201填满所述第二沟槽205并填充部分所述第一沟槽201。

作为示例，形成字线201具体可包括以下过程：

首先，参照图8，形成栅介质层206于第一沟槽201和第二沟槽205内，所述栅介质层206保形地覆盖于所述第一沟槽201和所述第二沟槽205的内壁。栅介质层206的材料例如是氧化硅。

接着，参照图9，形成导电层207于所述栅介质层表面，所述导电层207覆盖栅介质层206表面并填满第一沟槽201和第二沟槽205。本实用新型一些实施例中，在形成导电层207之前，可选择地先形成一衬层(未示出)于栅介质层206表面，衬层的材料例如是氮化钛或者导电的多晶硅等。导电层207的材料可选自金属(例如钽、钛、钼、钨、铂、铝、铪、钌)、金属硅化物(例如硅化钛、硅化钴、硅化镍、硅化钽)、金属氮化物(例如氮化钛、氮化钽)、导电的多晶硅所组成的组中的一种或者多种。导电层207还可以覆盖于垫氧化层202表面。

然后，参照图10，回刻蚀导电层207，使剩余的导电层207仅填充部分第一沟槽201，即，使得剩余的导电层207的上表面距基底200表面保持一定距离。经过回刻蚀之后，对应于第二沟槽205和部分第一沟槽201内的剩余的导电层可以作为本实施例要形成的埋入式字线结构的字线210。

图11是依照本实用新型实施例的埋入式字线结构的形成方法在形成覆盖层后的剖面示意图。参照图2和图11，本实施例的埋入式字线结构的形成方法还可包括步骤S6，形成覆盖层208于第一沟槽201，所述覆盖层208覆盖所述字线210并填满所述第一沟槽201。覆盖层208的材料可包括氮化硅、氧化硅、氮氧化硅、其他绝缘材料或者它们的组合。覆盖层208也可以延伸覆盖于基底200表面。

从以上描述可以看出，依照本实施例的埋入式字线结构的形成方法，所形成的第二沟槽205的平均宽度大于第一沟槽201的平均宽度，从而填满于第二沟槽205且填充部分第一沟槽201而得到的字线210的下端较上端更宽。相较于如图1所示的字线110来说，利用本实施例的上述形成方法所形成的字线210具有较小的电阻值，在用作存储器的晶体管的栅极时，有利于减小尖端聚集效应，提高晶体管的可靠性，以及提高存储器的操作速度。

本实用新型实施例还包括一种埋入式字线结构。参照图11，所述埋入式字线结构包括基底200以及形成于基底200中的沟槽中的字线210，所述沟槽沿平行于基底200表面的方向延伸，所述沟槽包括沿深度方向相互连通的第一沟槽201和第二沟槽205，其中，所述第二沟槽205远离基底200表面，且第二沟槽205的平均宽度大于所述第一沟槽201的平均宽度；所述字线210填满第二沟槽205并填充部分第一沟槽201。此处“深度方向”指的是第一沟槽(或第二沟槽)的深度方向，即垂直于基底200表面的方向。此处“平均宽度”指的是第一沟槽(或第二沟槽)在垂直于其延伸方向上的两侧边缘之间的平均距离。

具体而言，基底200中可形成有多个填充有字线210的上述沟槽。基底200中还可形成有隔离结构220，以用于限定基底200中的有源区。作为示例，同一个有源区可与两条字线210相交。在用于存储器例如DRAM时，在基底200中的有源区可形成有晶体管，从而与有源区相交的部分字线210可以作为所述晶体管的栅极。

所述第一沟槽201可包括相对的第一侧壁210b-1和第二侧壁201b-2(参照图7)，所述第一侧壁210b-1和所述第二侧壁201b-2相互平行，即沿垂直于第一沟槽201延伸的方向，第一沟槽201的截面可以是矩形(相对的两边未封闭)。在同一平面内，第二沟槽205的截面可以是非封闭的圆形，可以显著地减小尖端聚集效应。在本实用新型另外的实施例中，沿垂直于第二沟槽205延伸的方向，第二沟槽205的截面还可包括非封闭的圆形、椭圆形、方形、梯形、五边形、六边形中的一种或者两种以上的组合。图11a至图11c是本实用新型另外一些实施例的埋入式字线结构的剖面示意图。参照图11a至图11c，在本实用新型另外一些实施例的埋入式字线结构中，第二沟槽205的截面也可以是非封闭的长方形、椭圆形或梯形，其形成方法可以利用与前述埋入式字线结构的形成方法相同或类似的方法。

参照图11及图11a至图11c，上述埋入式字线结构还包括栅介质层206以及覆盖层208，所述栅介质层206配置在第一沟槽201和第二沟槽205的内壁表面，以将字线210与基底200隔开。栅介质层206的材料例如是氧化硅、氮氧化硅或者高k介电材料。字线210的材料例如是钨。覆盖层208覆盖所述字线210并填满所述第一沟槽201(例如覆盖层208填充了第一沟槽201在填充一部分字线210后的剩余空间)以隔离字线210与基底200上形成的其他导电结构。覆盖层208的材料可包括氮化硅、氧化硅、氮氧化硅、其他绝缘材料中的一种或者它们的组合。

本实用新型实施例的埋入式字线结构中，第二沟槽205的平均宽度大于第一沟槽201的平均宽度，从而所形成的字线210的下端较宽(即具有较大的下端)，在用作存储器的晶体管的栅极时，有助于减小尖端聚集效应，提高晶体管的可靠性。并且，由于字线210的下端较宽，因而较下端较窄的情形相比，字线210与基底的接触面积变大，从而可以减小字线210的电阻值，有利于提高存储器的操作速度。

本实用新型实施例还包括一种存储器，包括上述埋入式字线结构。所述存储器例如具有DRAM的结构。具体的，参照图11及图11a至图11c，所述存储器可包括形成于基底200中的多条字线210，其中部分或全部字线210可以具有上述埋入式字线结构中的字线形状，基底200中还可设置有多个有源区，每个有源区形成有至少一个晶体管，以控制对应电容进行电荷存储。多条字线210与有源区相交，并分隔相应的源区和漏区，从而，位于所述源区和漏区之间的部分字线可以作为存储器中晶体管的栅极。由于埋置于基底200中的字线210的下端较宽，有利于减小字线的电阻值，以及减小或避免在栅极附近形成尖端聚集效应，可以提高晶体管的可靠性，并且有利于提高存储器的操作速度。

需要说明的是，本说明书中的实施例采用递进的方式描述，每个实施例重点说明的都是与前述实施例的不同之处，各个实施例之间相同和相似的地方互相参见即可。

上述描述仅是对本实用新型较佳实施例的描述，并非对本实用新型权利范围的任何限定，任何本领域技术人员在不脱离本实用新型的精神和范围内，都可以利用上述揭示的方法和技术内容对本实用新型技术方案做出可能的变动和修改，因此，凡是未脱离本实用新型技术方案的内容，依据本实用新型的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本实用新型技术方案的保护范围。