阵列基板及包括该阵列基板的显示装置的制作方法

本实用新型涉及显示技术领域。更具体地，涉及一种阵列基板及包括该阵列基板的显示装置。

背景技术：

LTPO(LTPS+Oxide，即低温多晶硅与氧化物半导体的组合)技术结合了低温多晶硅薄膜晶体管和氧化物薄膜晶体管这两种晶体管各自的优势，在Mobile AMOLED产品的高PPI、低功耗、高画质等方面具备一定的技术优势。

技术实现要素：

本实用新型的一个目的在于提供一种阵列基板，避免氧化物薄膜晶体管的有源层在制造工艺过程中被氢氟酸腐蚀，并降低工艺复杂度。本实用新型的另一个目的在于提供一种显示装置。

为达到上述目的，本实用新型采用下述技术方案：

本实用新型公开了一种阵列基板，包括衬底以及形成在所述衬底上的低温多晶硅薄膜晶体管和氧化物薄膜晶体管，其中所述氧化物薄膜晶体管为顶栅结构，包括第一有源层、第一栅极、第一源漏极和第一过孔，

所述第一有源层对应所述第一过孔的区域覆盖有导电保护部，第一源漏极通过第一过孔与所述导电保护部连接。

优选地，所述导电保护部在所述衬底上的正投影覆盖所述第一过孔在所述衬底上的正投影。

优选地，所述导电保护部与所述第一栅极同层设置。

优选地，所述氧化物薄膜晶体管的第一有源层与第一栅极间形成有第一栅绝缘层，所述第一栅绝缘层的宽度大于所述第一栅极的宽度。

优选地，所述低温多晶硅薄膜晶体管包括第二有源层、第二过孔、通过第二过孔与所述第二有源层连接的第二源漏极以及形成于所述第二有源层上方的第二栅极和第三栅极。

优选地，所述第三栅极与所述氧化物薄膜晶体管的所述导电保护部和所述第一栅极同层设置。

优选地，所述第三栅极与所述氧化物薄膜晶体管的所述导电保护部和所述第一栅极的材料相同。

优选地，所述氧化物薄膜晶体管的第一有源层的材料为氧化铟锡锌、氧化铟镓、氧化铟镓锌、氧化铟钨、氧化锌、氧化锡、氧化镓锌、氧化锌锡中的一种或多种的组合。

本实用新型还公开了一种显示装置，包括如上所述的阵列基板。

本实用新型的有益效果如下：

本实用新型通过在氧化物薄膜晶体管的有源层上对应第一过孔的区域设置导电保护部，利用导电保护部对有源层进行有效保护，可实现一次构图工艺制作过孔后氢氟酸清洗的正常进行，避免了氢氟酸对氧化物薄膜晶体管的有源层的影响，同时简化了制作流程，进而降低生产成本，同时，氧化物薄膜晶体管采用顶栅结构，导电保护部可与氧化物薄膜晶体管的第一栅极同层设置，可通过一次构图工艺形成以减少工艺步骤。

附图说明

下面结合附图对本实用新型的具体实施方式作进一步详细的说明。

图1示出现有技术中阵列基板的示意图。

图2示出本实用新型阵列基板一个具体实施例的示意图。

图3示出本实用新型阵列基板一个具体实施例的制作方法的流程图。

图4-13示出本实用新型阵列基板的制作过程的剖面示意图。

附图说明：

S、衬底，100、第一区域，200、第二区域，111、柔性层，112、第五绝缘层，113、第一缓冲层，120、第二有源层，170、第一有源层，130、第一绝缘层，180、第一栅绝缘层，140、第二栅极，193、第一栅极，150、第三绝缘层，160、第二缓冲层，191、第三栅极，192、第一保护部，194、第二保护部，210、第四绝缘层，211、第二过孔，212、第一过孔，221、第二源极，222、第二漏极，223、第一源极，224、第一漏极。

具体实施方式

为了更清楚地说明本实用新型，下面结合优选实施例和附图对本实用新型做进一步的说明。附图中相似的部件以相同的附图标记进行表示。本领域技术人员应当理解，下面所具体描述的内容是说明性的而非限制性的，不应以此限制本实用新型的保护范围。

如图1所示，现有技术中，一方面，LTPO阵列基板中为了减少掩膜板的使用，简化工艺流程，低温多晶硅薄膜晶体管的第一过孔102’和氧化物薄膜晶体管的第二过孔202’通常采用一次曝光刻蚀工艺形成，但是由于第一过孔102’的深度比第二过孔202’的深度更深，当第二过孔202’已经刻蚀完成，第一过孔102’仍有一部分未刻蚀完成，需要延长刻蚀时间以使第一过孔102’能够到达多晶硅半导体层101’，将多晶硅半导体层101’暴露出来，在继续刻蚀的过程中，第二过孔202’中继续刻蚀氧化物半导体201’，会导致氧化物半导体201’在后续的刻蚀时间中完全被刻蚀掉，进而导致氧化物薄膜晶体管的性能异常。而如果第一过孔102’和第二过孔202’通过两次工艺分别形成，则会增加掩膜板的使用数量，增大工艺复杂度，进而增加阵列基板的制作成本。另一方面，低温多晶硅薄膜晶体管在第一过孔102’形成后需要先用氢氟酸(HF)进行清洗，去除多晶硅(p-Si)表面的氧化层，再进行源极和漏极的沉积，以保证源极和漏极与多晶硅半导体层形成良好的欧姆接触，但是在采用HF对阵列基板进行清洗时，HF会与氧化物半导体层201’发生反应导致氧化物半导体201’被刻蚀掉，导致氧化物薄膜晶体管的性能异常，而如果在HF清洗之前先在第二过孔202’处形成阻挡层，HF清洗之后再去掉，同样会导致工艺复杂，成本增加。还一方面，目前阵列基板的工艺限制，导致氧化物半导体的栅极203’和栅极绝缘层204’通常通过一次工艺形成，导致栅极绝缘层204’的宽度较短，在氧化物半导体层201’导体化时，由于没有足够的栅极绝缘层204’保护，氧化物半导体沟道的有效长度会减小，会出现短沟道效应，导致氧化物薄膜晶体管的特性不稳定。

如图2所示，根据本实用新型的一个方面，公开了阵列基板的一个具体实施例。本实施例中，阵列基板包括衬底S以及形成在衬底S上的低温多晶硅薄膜晶体管(LTPS TFT)和氧化物薄膜晶体管(Oxide TFT)，其中氧化物薄膜晶体管为顶栅结构。氧化物薄膜晶体管包括第一有源层170、第一栅极193、第一源漏极和第一过孔212。第一有源层170对应所述第一过孔212的区域覆盖有导电保护部，第一源漏极通过第一过孔212与所述导电保护部连接。其中，第一有源层170对应所述第一过孔212的区域覆盖有导电保护部，表示导电保护部在所述衬底S上的正投影覆盖所述第一过孔212在所述衬底S上的正投影，即导电保护部在衬底S上的正投影与第一过孔212在衬底S上的正投影交叠。低温多晶硅薄膜晶体管包括第二有源层120、第二过孔211、通过第二过孔211与第二有源层120连接的第二源漏极以及形成在第二有源层120上方的第二栅极140和第三栅极191。

阵列基板包括形成在第一有源层170上的导电保护部，导电保护部包括分别位于第一有源层两端的第一保护部192和第二保护部194，在具体例子中，第一源漏极可包括第一源极223和第一漏极224，第一源极223和第一漏极224通过第一过孔212与第一保护部192和第二保护部194分别连接，导电保护部可实现第一源极223和第一漏极224与第一有源层的电连接，使氧化物薄膜晶体管正常工作，也能够防止形成第二过孔211和第一过孔212时、对两个过孔进行氢氟酸清洗时对第一有源层170造成损伤，通过导电保护部对第一有源层170进行保护，起到刻蚀阻挡的作用，从而能够使第二过孔211和第一过孔212通过一次工艺实现，第二过孔211和第一过孔212的形成可只用一个掩膜板进行图案化，能够减少掩膜板的使用数量，减少阵列基板的工艺流程，简化工艺，降低成本。本实用新型通过在氧化物薄膜晶体管的有源层上对应第一过孔的区域设置导电保护部，利用导电保护部对有源层进行有效保护，可实现一次构图工艺制作过孔后对第一过孔212和第二过孔211的氢氟酸清洗的正常进行，避免了氢氟酸对氧化物薄膜晶体管的有源层的影响，同时氧化物薄膜晶体管采用顶栅结构，导电保护部可与氧化物薄膜晶体管的第一栅极同层设置，可通过一次构图工艺形成以减少工艺步骤。

在优选地实施方式中，衬底S包括第一区域100和第二区域200，可在衬底S的第一区域100形成低温多晶硅薄膜晶体管，在第二区域200形成氧化物薄膜晶体管。其中，在第一区域100形成第二有源层120，在第二区域200形成第一有源层170。

第二有源层120的材料可为多晶硅，用于作为低温多晶硅薄膜晶体管的有源区，第一有源层170的材料为氧化物，可作为氧化物薄膜晶体管的有源区。优选地，所述氧化物的材料可为氧化铟锡锌、氧化铟镓、氧化铟镓锌、氧化铟钨、氧化锌、氧化锡、氧化镓锌、氧化锌锡中的一种或多种的组合。在可选地实施方式中，氧化物薄膜晶体管可作为显示面板显示区域中像素的开关元件，而低温多晶硅薄膜晶体管可作为驱动电路的驱动元件。

在优选地实施方式中，第一有源层170上进一步形成有第一栅绝缘层180。本实用新型中，由于导电保护部的设置，可减少阵列基板制作过程中的掩膜板的使用数量，从而本实用新型中，第一栅绝缘层180可通过一次单独的构图工艺形成，使第一栅绝缘层180的宽度W更宽，大于设置于第一栅绝缘层180上第一栅极的宽度，从而避免由于第一栅绝缘层180的宽度W小而导致的短沟道效应。

在优选地实施方式中，第一栅极193与导电保护部的材料可选用相同的金属材料，例如Al、Cr、Mo和W中的一种或多种的组合。在选用相同的金属材料时，第一栅极193和导电保护部优选地可通过一次构图工艺形成，可节省工艺步骤，简化阵列基板制作流程。

在优选的实施方式中，低温多晶硅薄膜晶体管可包括第二有源层、通过第二过孔与所述第二有源层连接的第二源漏极以及形成于所述第二有源层上方的第二栅极和第三栅极。

第二栅极140上进一步形成有第三栅极191，可选地，第三栅极191可作为像素电极，用于控制像素显示。

在优选地实施方式中，第三栅极191可选用与导电保护部相同的金属材料，即同样的，第三栅极191的材料可选用例如Al、Cr、Mo或W等金属中的一种或多种的组合。更优选地，第三栅极191可与第一栅极193和导电保护部同层设置，通过一次构图工艺形成，以节省工艺步骤，简化阵列基板制作流程。

本实用新型的阵列基板能够通过更简化的工艺同时形成低温多晶硅薄膜晶体管和氧化物薄膜晶体管，因此能够使用低温多晶硅薄膜晶体管和氧化物薄膜晶体管的各种组合，从而能够获得图像品质优异、且能够减小功耗的有机电致发光显示装置。

如图3所示，本实施例中还公开了阵列基板的制作方法，该方法包括：

S101：在衬底S的第一区域100形成第二有源层120。

S102：形成至少覆盖第二有源层120的第一绝缘层130。

S103：在第一区域100的第一绝缘层130上形成第二栅极140。

S104：形成覆盖第二栅极140的第三绝缘层150。

S105：在第二区域200的第三绝缘层150上形成第一有源层170。

S106：在第一有源层170上形成第一栅绝缘层180；

S107：通过一次构图工艺，在第一区域100形成第三栅极191，在第二区域200形成分别位于第一有源层170两端的第一保护部192和第二保护部194以及位于第一栅绝缘层180上的第一栅极193。

S108：形成覆盖第三栅极191、第一保护部192、第二保护部194和第一栅极193的第四绝缘层210。

S109：在第一区域100形成贯穿第一绝缘层130、第三绝缘层150和第四绝缘层210的第二过孔211，在第二区域200形成贯穿第四绝缘层210的第一过孔212；以及

S110：形成通过第二过孔211与第二有源层120连接的第二源极221和第二漏极222，形成通过第一过孔212与第一保护部192和第二保护部194分别连接的第一源极223和第一漏极224。

具体的，图4-图13示出本实施例中阵列基板的制作过程的剖面图。

如图4所示，在衬底S的第一区域100形成第二有源层120。其中，阵列基板的衬底S的材料可以是石英玻璃、无碱玻璃以及硅片、聚酰亚胺或塑料等。衬底S可具有多个第一区域100和多个第二区域200(图中仅示出各一个)，以用于能够在两个区域中分别形成不同类型的晶体管，例如氧化物薄膜晶体管作为显示区域中像素的开关元件，而低温多晶硅薄膜晶体管作为驱动电路的驱动元件。

可选地，第二有源层120的材料为多晶硅。其中，多晶硅半导体图案的形成可先在衬底S的第一区域100形成非晶硅(a-Si)，之后对非晶硅照射准分子激光，从而可将非晶硅转化为多晶硅。

在可选地实施方式中，在形成第二有源层120之前，可在衬底S上先形成柔性层111，该柔性层111的材料可选用聚酰亚胺(PI)，当阵列基板完成后，可将衬底S去除，以制成柔性显示屏。在其他实施方式中，当显示装置并非柔性显示装置时，可不设置柔性层111，本实用新型对此并不作限定。

优选地，在设置第二有源层120前，还可设置第五绝缘层112以及第一缓冲层113，绝缘层和缓冲层可起到绝缘的作用以及防止衬底S中的杂质污染第二有源层120。绝缘层和缓冲层的材料可选用氮化硅或氧化硅等常用的透明绝缘材料。

如图5所示，在第二有源层120上形成至少覆盖第二有源层120的第一绝缘层130。其中，第一绝缘层130至少覆盖第二有源层120，还可覆盖第一区域100，还可进一步覆盖第二区域200。第一绝缘层130的材料可以是氮化硅(Si3N4)，也可以是四乙氧基硅烷(TEOS)，并可利用化学气相沉积法(CVD)形成，CVD法可采用低压化学气相沉积法、热气相沉积法、催化化学气相沉积法、等离子增强化学气相沉积法等方法，本实用新型对此并不作限定。

如图6所示，在第一区域100的第一绝缘层130上形成第二栅极140。其中，第二栅极140的位置与第二有源层120对应，作为多晶硅晶体管的栅极。第二栅极140的材料可选用Al、Cr、Mo或W中的一种或多种形成，当采用多种金属时，通过各个金属的层叠膜等形成第二栅极140。第二栅极140可通过镀膜的方式形成，包括但不限于真空蒸镀、磁控溅射镀膜、离子溅射镀膜等镀膜工艺。

如图7所示，在第二栅极140上形成覆盖第二栅极140的第三绝缘层150。第三绝缘层150至少覆盖第二栅极140，并可进一步覆盖第一区域100，还可进一步覆盖第二区域200。为了保证氧化物薄膜晶体管的性能，第三绝缘层150上进一步还可形成第二缓冲层160。其中，第三绝缘层150的材料可选用氮化硅，第二缓冲层160的材料可选用氧化硅，由氧化硅形成的第二缓冲层160与氧化物薄膜晶体管直接接触。

第三绝缘层150和第二缓冲层160的形成方法与第一绝缘层130的形成方法类似。就形成氮化硅层的原料气体而言，作为氮源气体，可使用NH3、NH2H2N或N2等，优选NH3和N2，作为硅源气体，可使用SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3或SiF4等，优选SiH4。氮化硅层也可通过化学气相沉积方法(CVD)形成。

需要说明的是，对于低温多晶硅薄膜晶体管，由于在制作源漏电极与有源层连接的过孔后，需要对多晶硅半导体图案通过过孔暴露出的表面进行氢氟酸清洗，同时，氢氟酸清洗后需要在小于半小时之内制作源/漏极，否则清洗后的多晶硅表面接触水汽或者空气会氧化而重新形成表面氧化物，对搭接造成影响，降低清洗效果。为了进一步节约工艺流程，降低制作成本，需要先制作第一有源层170(通常为氧化物半导体层，例如IGZO)，然后进行干刻蚀打孔，之后依次进行氢氟酸清洗和源、漏极沉积。因此，形成第一栅绝缘层180后，在第二区域200形成第一有源层170，第一有源层170是作为第二区域所对应晶体管的有源层，其材料可为金属氧化物，此时第二区域200所对应的晶体管为氧化物薄膜晶体管。

如图8所示，在第二区域200的第三绝缘层150上形成第一有源层170。优选地，第一有源层170的材料可选用氧化铟锌(indium zinc oxide,IZO)、氧化铟锡锌(Indium-Tin-Zinc Oxide,ITZO)、氧化铟镓(indium gallium oxide,IGO)、氧化铟镓锌(indium gallium zinc oxide,IGZO)、氧化铟钨(Indium tungsten Oxide,IWO)、氧化锌(ZnO)、氧化锡(SnO)、氧化镓锌(Gallium-Zinc Oxide,GZO)、氧化锌锡(Zinc-Tin Oxide,ZTO)中的任一种，也可以选用前述多种材料的组合。第一有源层170可通过镀膜的方式形成，包括但不限于真空蒸镀、磁控溅射镀膜、离子溅射镀膜等。以IGZO为例，可采用直流磁控溅射制备，其中靶材的原子比为In2O3-Ga2O3-ZnO＝1∶1∶1(摩尔比)，通过调节氧气流量、沉积功率、气体流量等参数来获得满足应用要求的IGZO薄膜。

如图9所示，在第一有源层170上形成第一栅绝缘层180。其中，第一栅绝缘层180部分覆盖第一有源层170，优选地，第一栅绝缘层180设置在第一有源层170的中央，以留出两侧的区域设置第一过孔212，使第一有源层170可与第一源极223和第一漏极224连接。本实用新型中，第一栅绝缘层180通过一次构图工艺形成，可通过掩膜板的形状控制第一栅绝缘层180的宽度W，从而可通过设置掩膜板，使第一栅绝缘层180的宽度W适当增大，在第一有源层170导体化的时候能够对第一有源层170进行保护，防止短沟道效应。

如图10所示，通过一次构图工艺，在第一区域100形成第三栅极191，在第二区域200形成分别位于第一有源层170两端的第一保护部192和第二保护部194以及位于第一栅绝缘层180上的第一栅极193。其中，第三栅极191、第一保护部192、第二保护部194和第一栅极193的材料可选择常温下不与氢氟酸(HF)反应或反应极慢的金属，例如Mo。

第三栅极191位于第一区域100的第三绝缘层150上，其可充当走线，连接起不同作用的低温多晶硅薄膜晶体管，例如可作为连接开关晶体管及驱动晶体管的连线；也可与第二栅极140相对应，起到存储电容的作用，保持发光单元像素显示。

第一保护部192和第二保护部194分别形成于第一有源层170的两侧并与其连接，考虑到连接的稳定性，优选采用搭接的方式使第一保护部192和第二保护部194各自的一部分位于第一有源层170的侧边，同时各自的另一部分位于第一有源层170之上，以形成稳固的连接结构，不会轻易断路。

如图11所示，进一步形成覆盖第三栅极191、第一保护部192、第二保护部194和第一栅极193的第四绝缘层210。

如图12所示，形成第四绝缘层210后，在第一区域100形成贯穿第一绝缘层130、第三绝缘层150和第四绝缘层210的第二过孔211，在第二区域200形成贯穿第四绝缘层210的第一过孔212。第二过孔211将第二有源层120暴露出来，第一过孔212将第一保护部192和第二保护部194暴露出来。本实用新型的阵列基板中，第二过孔211和第一过孔212可通过一次构图工艺形成，工艺可选用干式刻蚀的方法同时进行。其中，干式刻蚀可选用CF系(CF4)、或者CHF系(CHF3)的气体来进行。

由于第二过孔211贯穿第一绝缘层130、第三绝缘层150和第四绝缘层210，而第一过孔212仅贯穿第四绝缘层210，从而第二过孔211的深度远远大于第一过孔212，在干式刻蚀的过程中，第一过孔212已经刻蚀至暴露出第一保护部192和第一保护部194时，第二过孔211仍有一部分没有刻蚀掉，需继续刻蚀以使第二过孔211能够暴露出第二有源层。此时，第一保护部192和第二保护部194能够阻挡刻蚀，防止第一有源层170被刻蚀掉，破坏氧化物薄膜晶体管的有源层。

形成第二过孔211和第一过孔212后，可对LTPS进行氢化工艺，以氢原子填补界面态、晶粒间界态及氧化层缺陷等，通常可采用等离子体氢化法、固态扩散法或氢离子注入法等来实施氢化工艺。

由于第一绝缘层130的材料通常为氧化硅，并且刻蚀过程中有氧气气氛容易氧化多晶硅，因此在氢化工艺后，需要对第二过孔211进行氢氟酸清洗，以去除第二过孔211中多晶硅(p-Si)表面的氧化硅及聚合物，防止氧化硅及聚合物影响后续源/漏极与多晶硅的搭接及接触，以此来保证LTPS的器件特性。由于第一过孔212仅暴露第一保护部192和第二保护部194，因此在进行氢氟酸清洗时，氢氟酸与第一有源层170不会接触，也不会进行反应，同时氢氟酸对第一保护部192和第二保护部194的腐蚀也很有限，不会出现将其腐蚀完全而接触第一有源层170的情况，因此可避免氢氟酸腐蚀氧化物半导体而造成损伤，不会影响氧化物薄膜晶体管的性能。

如图13所示，氢氟酸清洗之后，在第一区域100上形成第二源极221和第二漏极222，在第二区域200上形成第一源极223和第一漏极224。低电阻率是晶体管对源漏电极的要求，除此之外，源漏电极与半导体层形成良好的欧姆接触是晶体管对于源漏电极材料另一个重要要求，它可以降低漏源之间的电阻，防止产生电流拥挤效应。

第二源极221、第二漏极222、第一源极223和第一漏极224可利用一次构图工艺同时形成，其材料可为金属Ti、ITO等，金属Ti材料不仅与IGZO层有较好的粘附能力，并且能够减少与有源层的接触电阻，而ITO材料具有较低的电阻率，还能与IGZO有源层形成较好的欧姆接触，并且具有较好的透明度。

第二源极221和第二漏极222的一部分形成于第四绝缘层210上，并分别通过两个第二过孔211与第二有源层120连接；第一源极223通过一个第一过孔212与第一保护部192连接，第一漏极224通过另一个第一过孔212与第二保护部194连接，而第一保护部192和第二保护部194分别与第一有源层170搭接，从而实现第一源极223和第一漏极224与第一有源层170的电性连接。

形成源漏电极后，可以在第四绝缘层210上进一步形成钝化层并使其覆盖源漏电极，之后可顺利进行后续工艺。

在以上说明中，以将氧化物薄膜晶体管用于显示区域、将低温多晶硅薄膜晶体管用于周边驱动电路的形式进行了说明，但根据制品规格，也可以向周边电路添加氧化物薄膜晶体管，向显示区域添加低温多晶硅薄膜晶体管。

基于相同原理，本实施例还公开了一种显示装置，该显示装置包括本实施例的阵列基板。其中，该显示装置可为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、智能手表等任何具有显示功能的产品或部件。当然，本实用新型的显示装置还具有常规的显示装置的外框等结构，该结构为本领域常规技术手段，在此不再赘述。

显然，本实用新型的上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非是对本实用新型的实施方式的限定，对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动，这里无法对所有的实施方式予以穷举，凡是属于本实用新型的技术方案所引伸出的显而易见的变化或变动仍处于本实用新型的保护范围之列。