具有薄膜晶体管器件的集成装置、显示装置及电子设备的制作方法

本申请实施例涉及电子领域，并且更具体地，涉及具有薄膜晶体管器件的集成装置、显示装置及电子设备。

背景技术：

目前，由于将薄膜晶体管(Thin film transistor，TFT)制作在液晶面板中，可以减少各像素间的互相干扰并提升画面的稳定度。进一步地，采用非硅基底(如玻璃基底，有机高分子基底等)的TFT技术能够从根本上解决了大规模半导体集成电路的成本问题。此外，由于TFT技术也能够实现大面积生产、规模化生产以及电路器件一体化生产(例如，可以一体形成驱动电路区域和像素区域)。因此，TFT技术被广泛应用于平板显示以及平面光电传感器等领域。

但是，由于TFT工艺本身的局限性，使得TFT的线宽、工作速度等性能都不及集成电路。因此，在进行TFT阵列的驱动以及信号读取的工作时需要外接相应的集成电路(Integrated Circuit，IC)芯片。通常TFT阵列与IC芯片通过柔性电路板(Flexible Printed Circuit，FPC)进行连接，然后再通过FPC和PCB等的电气连接部件连接至外部分立器件。例如，电源部件等。

具体地，TFT阵列的每行与每列都需要与IC芯片进行连接，假如共有200*200个像素单元(一般显示器件远远大于此数值)，至少有400个端子要与IC芯片进行连接，因此，TFT阵列在与IC芯片之间的连接会占用过大的空间，同时需要大量FPC作为连接介质，降低了整个系统结构中显示或探测的有效面积，使得液晶面板的内部结构臃肿繁杂。

因此，如何精简化、小型化TFT阵列在与IC芯片之间的连接是本领域当前急需解决的技术问题。

技术实现要素：

提供了一种具有薄膜晶体管器件的集成装置及其制备方法，能够精简化、小型化TFT阵列在与IC芯片之间的连接。

第一方面，提供了一种包括薄膜晶体管器件的集成装置，包括：

基底、芯片和薄膜晶体管器件；

所述薄膜晶体管器件设置在所述基底的上方；

其中，所述基底的上表面向下延伸形成有槽状结构，所述槽状结构内设置有至少一条连接线，所述芯片设置在所述槽状结构内，并通过所述至少一条连接线与所述薄膜晶体管器件连接。

在一些可能的实现方式中，所述薄膜晶体管器件至少覆盖所述槽状结构的开口。

在一些可能的实现方式中，所述芯片的厚度小于或等于所述槽状结构的深度。

在一些可能的实现方式中，所述槽状结构的深度大于100微米um。

在一些可能的实现方式中，所述槽状结构的侧面与所述槽状结构的下表面形成的角度大于预设角度。

在一些可能的实现方式中，所述至少一条连接线采用的材料为以下材料中的任一种：

钼-铝-钼Mo-Al-Mo结构金属材料，钛-铝-钛Ti-Al-Ti结构金属材料、导电玻璃材料和金属材料。

在一些可能的实现方式中，所述芯片通过导电胶与所述至少一条连接线相连。

在一些可能的实现方式中，所述芯片设置有至少一个焊盘。

在一些可能的实现方式中，所述芯片的下表面上设置有所述至少一个焊盘。

在一些可能的实现方式中，所述芯片的上表面上设置有所述至少一个焊盘。

在一些可能的实现方式中，所述至少一个焊盘和所述至少一条连接线一一对应。

在一些可能的实现方式中，所述芯片包括数据驱动芯片，所述数据驱动芯片通过所述至少一条连接线连接至所述薄膜晶体管器件内的电极层。

在一些可能的实现方式中，所述芯片包括扫描驱动芯片，所述扫描驱动芯片通过所述至少一条连接线连接至所述薄膜晶体管器件内的电极层。

在一些可能的实现方式中，所述集成装置还包括：

所述槽状结构内的填充材料，所述填充材料用于将所述芯片固定在所述槽状结构内。

在一些可能的实现方式中，所述填充材料的热膨胀系数与所述基底的热膨胀系数的差值小于或等于预设阈值。

在一些可能的实现方式中，所述填充材料和所述基底的材料为同一种材料。

在一些可能的实现方式中，所述填充材料在固化前可流动。

在一些可能的实现方式中，所述至少一条连接线设置在所述基底和所述填充材料之间。

在一些可能的实现方式中，所述至少一条连接线设置在所述填充材料的上表面和所述槽状结构的上表面。

在一些可能的实现方式中，所述填充材料完整填充所述槽状结构。

在一些可能的实现方式中，所述填充材料部分填充所述槽状结构。

在一些可能的实现方式中，所述薄膜晶体管器件包括：

连接层，所述连接层连接至外部器件和/或所述至少一条连接线。

在一些可能的实现方式中，所述集成装置还包括：

光电二极管，所述光电二极管设置在所述基底的上方，所述光电二极管与所述薄膜晶体管器件内的电极层相连。

在一些可能的实现方式中，所述基底采用的材料为玻璃材料或聚酰亚胺材料。

在一些可能的实现方式中，所述集成装置还包括：

至少一个连接端，所述至少一个连接端用于与外界器件电连接，所述至少一个连接端设置在所述基底的上方。

在一些可能的实现方式中，所述至少一个连接端中的一个连接端与所述至少一条连接线中的一条连接线相连。

在一些可能的实现方式中，所述至少一个连接端与所述薄膜晶体管器件内的电极层相连。

在一些可能的实现方式中，所述连接端为焊盘或锡球。

第二方面，提供了一种显示装置，包括：

第一方面或第一方面中任一种可能实现的方式中所述的集成装置。

第三方面，提供了一种电子设备，包括：

第二方面所述的显示装置。

第四方面，提供了一种制备集成装置的方法，在一些可能的实现方式中，包括：

在基底的上表面形成槽状结构；

在所述槽状结构内设置至少一个连接线；

将芯片设置在所述槽状结构内；

在所述基底的上方制备薄膜晶体管器件，所述芯片通过所述至少一条连接线与所述薄膜晶体管器件连接。

在一些可能的实现方式中，所述在基底的上表面形成槽状结构，包括：

通过光刻工艺确定所述槽状结构的位置；

在所述槽状结构的位置，通过刻蚀工艺形成所述槽状结构。

在一些可能的实现方式中，所述刻蚀工艺包括以下工艺中的至少一种：

干法刻蚀工艺、湿法刻蚀工艺和激光刻蚀工艺。

在一些可能的实现方式中，所述芯片的厚度小于或等于所述槽状结构的深度。

在一些可能的实现方式中，所述槽状结构的深度大于100微米um。

在一些可能的实现方式中，所述槽状结构的侧面与所述槽状结构的下表面形成的角度大于预设角度。

在一些可能的实现方式中，所述在所述槽状结构内设置至少一个连接线，包括：

通过沉积的方式或电镀的方式，在所述槽状结构内形成连接线所在层；

通过光刻工艺在所述连接线所在层上确定至少一条连接线的位置；

在所述连接线所在层中除所述至少一条连接线的位置进行刻蚀，形成所述至少一条连接线。

在一些可能的实现方式中，所述沉积的方式包括：物理气相沉积PVD方式和化学气相沉积CVD方式。

在一些可能的实现方式中，所述至少一条连接线采用的材料为以下材料中的任一种：

钼-铝-钼Mo-Al-Mo结构金属材料，钛-铝-钛Ti-Al-Ti结构金属材料、导电玻璃材料和金属材料。

在一些可能的实现方式中，所述芯片通过导电胶与所述至少一条连接线相连。

在一些可能的实现方式中，所述芯片设置有至少一个焊盘。

在一些可能的实现方式中，所述芯片的下表面上设置有所述至少一个焊盘。

在一些可能的实现方式中，所述芯片的上表面上设置有所述至少一个焊盘。

在一些可能的实现方式中，所述至少一个焊盘和所述至少一条连接线一一对应。

在一些可能的实现方式中，所述芯片包括数据驱动芯片，所述数据驱动芯片通过所述至少一条连接线连接至所述薄膜晶体管器件内的电极层。

在一些可能的实现方式中，所述芯片包括扫描驱动芯片，所述扫描驱动芯片通过所述至少一条连接线连接至所述薄膜晶体管器件内的电极层。

在一些可能的实现方式中，所述在所述基底的上方制备薄膜晶体管器件之前，所述方法还包括：

采用充填材料充填所述槽状结构，所述填充材料用于将所述芯片固定在所述槽状结构内。

在一些可能的实现方式中，所述填充材料的热膨胀系数与所述基底的热膨胀系数的差值小于或等于预设阈值。

在一些可能的实现方式中，所述填充材料和所述基底的材料为同一种材料。

在一些可能的实现方式中，所述填充材料在固化前可流动。

在一些可能的实现方式中，所述至少一条连接线设置在所述基底和所述填充材料之间。

在一些可能的实现方式中，所述至少一条连接线设置在所述填充材料和所述槽状结构的上表面。

在一些可能的实现方式中，所述采用充填材料充填所述槽状结构，包括：

采用所述填充材料完整填充所述槽状结构。

在一些可能的实现方式中，所述采用充填材料充填所述槽状结构，包括：

采用填充材料部分填充所述槽状结构。

在一些可能的实现方式中，所述方法还包括：

在所述薄膜晶体管器件内设置连接层，所述连接层连接至外部器件和/或所述至少一条连接线。

在一些可能的实现方式中，所述方法还包括：

在所述基板的上方设置光电二极管，所述光电二极管与所述薄膜晶体管器件内的电极层相连。

在一些可能的实现方式中，所述基底采用的材料为玻璃材料或聚酰亚胺材料。

在一些可能的实现方式中，所述方法还包括：

在所述基底的上方设置至少一个连接端，所述至少一个连接端用于与外界器件电连接。

在一些可能的实现方式中，所述至少一个连接端中的一个连接端与所述至少一条连接线中的一条连接线相连。

在一些可能的实现方式中，所述至少一个连接端与所述薄膜晶体管器件内的电极层相连。

在一些可能的实现方式中，所述连接端为焊盘或锡球。

第五方面，提供了一种显示装置，所述显示装置可以包括根据上述第四方面所述的制备集成装置的方法制备的集成装置。

第六方面，提供了一种电子设备，所述电子设备可以包括上述第五方面所述的显示装置。

基于以上技术方案，本申请实施例提供的集成装置和制备集成装置的方法，将用于控制薄膜晶体管器件的芯片集成在所述薄膜晶体管器件的基底内，不仅避免了芯片占用薄膜晶体管器件的有效工作面积，还能够大幅度减少集成装置的外部连接端子，进而有效简化了集成装置的整体结构。

附图说明

图1是本申请实施例的包括薄膜晶体管器件的集成装置的示例性侧截面图。

图2是图1所示的集成装置的薄膜晶体管器件的示例性侧截面图。

图3是本申请实施例的包括薄膜晶体管器件的集成装置的示例性平面截面图。

图4是本申请实施例的集成装置的制备方法的示例性工艺流程图。

图5是本申请实施例的开槽前的基底的示例性截面图。

图6是本申请实施例的开槽后的基底的示例性截面图。

图7是在图6所示的基底的槽状结构内设置至少一条连接线后形成的结构的示例性截面图。

图8是将芯片和图7所示的结构内的至少一条连接线绑定后形成的结构的示例性截面图。

图9是填充图8所示的结构内的槽状结构后形成的结构的示例性截面图。

具体实施方式

本申请实施例提供了一种包含TFT器件的集成装置和该集成装置的制备方法，所述包含TFT器件的集成装置可以包括多个TFT，所述多个TFT呈阵列式分布时，所述TFT器件又称为TFT阵列、TFT阵列器件或者光电传感器。本申请实施例的包含TFT器件的集成装置能够精简化、小型化TFT器件与IC芯片之间的连接。

本申请实施例中的集成装置可以应用于TFT平板显示领域及基于TFT的平板传感器以及其他基于TFT工艺的产品及应用。例如，所述集成装置可应用于具有有源矩阵(active matrix)的光电显示装置或者自发光的光电显示装置。例如。液晶显示装置和有机电致发光(Electroluminescence，EL)显示装置。

可选地，在本申请的一些实施例中，所述集成装置可以作为光学生物特征传感器，例如光学指纹传感器，用于实现生物特征感应操作。具体地，用户将手指放置于显示屏的上方时，所述集成装置接收到经由手指反射后形成的光信号，并将所述光信号转化为电信号，所述电信号能够反映用户手指的指纹信息。

在指纹识别过程中，所述集成装置的所在区域为所述集成装置的感应区域。所述感应区域可以位于显示屏的显示区域的下方，由此，用户在需要对所述终端设备进行解锁或者其他生物特征验证的时候，只需要将手指按压在位于所述显示屏上，位于所述感应区域的集成装置就可以进行指纹感应操作。

申请本实施例对用于进行指纹识别的光信号的发光源不做具体限定。例如，所述发光源可以是显示屏内的发光像素发出的光，也可以是显示屏下方的背光源发出的光，所述背光源可以是LED灯芯发出的光，所述LED灯芯可以包括：红光LED灯芯、蓝光LED灯芯、绿光LED灯芯、红外LED灯芯、紫外LED灯芯以及白光LED灯芯。应理解，本申请实施例对LED灯芯具体包括的LED灯芯种类不做限制，可以根据具体应用场合搭配不同种类的LED灯芯。

应理解，所述集成装置用作光学指纹传感器仅为示例，在其他可替代实施例中，所述集成装置也可以应用于彩色文件扫描，还可以应用于静脉成像，还可以应用于伪钞识别。本申请实施例对集成装置的用途不作特殊限制。

下面将结合结合图1至图9，详细介绍本申请实施例的集成装置以及制备集成装置的方法。

需要说明的是，为便于说明，在本申请的实施例中，相同的附图标记表示相同的部件，并且为了简洁，在不同实施例中，省略对相同部件的详细说明。应理解，附图示出的本申请实施例中的各种部件的厚度、长宽等尺寸，以及集成装置的整体厚度、长宽等尺寸仅为示例性说明，而不应对本申请构成任何限定。

图1是本申请实施例的包括薄膜晶体管器件的集成装置的示例性框图。

如图1所示，所述集成装置可以包括：

基底100、芯片103和薄膜晶体管器件105。

所述薄膜晶体管器件105设置在所述基底100的上方。

其中，所述基底100的上表面向下延伸形成有槽状结构101，所述槽状结构101内设置有至少一条连接线102，所述芯片103设置在所述槽状结构101内，并通过所述至少一条连接线102与所述薄膜晶体管器件105连接。

在具体实现中，可以通过对集成装置的基底100的上表面的部分区域进行开槽处理，以形成图1所示的槽状结构101。进一步地，在所述槽状结构101内进行金属电器连接层的布置(即图1所示的至少一条连接线102)。然后，将芯片103安装在所述槽状结构101内，并与所述至少一条连接线102进行电连接。最后，在所述基底100上制备所述膜层105时，将所述薄膜晶体管器件105的电极层连接至所述至少一条连接线102。由此实现所述芯片103和所述薄膜晶体管器件105之间的连接。

本申请实施例中的集成装置，将用于控制薄膜晶体管(TFT)器件105的芯片103集成在TFT器件105的基底100内，不仅避免了芯片103占用TFT器件105的有效工作面积，还能够大幅度减少集成装置的外部连接端子，进而有效简化了集成装置的整体结构。

可选地，在本申请的一些实施例中，所述基底100的材料可以是TFT工艺涉及的标准基底材料，例如玻璃材料或聚酰亚胺材料。应理解，本申请实施例对基底100的具体材料型号不做限定。例如，所述基底100的材料为玻璃材料时可以为无碱玻璃。由于所述无碱玻璃的应变温度可以高于625℃，因此，可以使得所述基底100具有良好的化学稳定性。

可选地，在本申请的一些实施例中，图1所示的集成装置用于进行指纹识别且所述发光源为背光源时，所述基底100的材料可以是透光材料，由此保证所述背光源发出的光能够通过所述基底100传输至显示屏。例如，所述基底100可以为玻璃基底。但是本申请对此不做限制，在其他实施例中，所述基底100的材料还可以为透光塑料等其它透光材料。

可选地，在本申请的一些实施例中，所述芯片103可以是经过再布线层(Redistribution Layer，RDL)处理和微凸点工艺处理后的芯片。

可选地，在本申请的一些实施例中，所述芯片103可以是倒装芯片(FlipChip)。

可选地，在本申请的一些实施例中，所述芯片103的厚度小于或等于所述槽状结构101的深度，进而保证所述芯片103能够完全集成设置在所述基底100内。

可选地，在本申请的一些实施例中，所述槽状结构101的深度大于100微米(um)。应理解，所述槽状结构101的深度大于100微米(um)仅为示例性描述，本申请实施例不限于此。例如，也可以根据集成装置的应用场景确定所述槽状结构101的深度。

可选地，在本申请的一些实施例中，所述薄膜晶体管器件105至少覆盖所述槽状结构101的开口。

例如，所述薄膜晶体管器件105在所述基底100的上表面所在平面内的最大宽度大于所述槽状结构101的开口在所述基底100的上表面所在平面内的最大宽度。

又例如，沿某一方向上，所述薄膜晶体管器件105在所述基底100的上表面所在平面内的宽度大于所述槽状结构101的开口在所述基底100的上表面所在平面内的宽度。

可选地，在本申请的一些实施例中，所述槽状结构101的侧面与所述槽状结构101的下表面形成的角度大于预设角度，由此，能够降低将所述芯片103安装在所述槽状结构101时的操作难度。

可选地，在本申请的一些实施例中，所述至少一条连接线102采用的材料为以下材料中的任一种：钼-铝-钼(Mo-Al-Mo)结构金属材料，钛-铝-钛(Ti-Al-Ti)结构金属材料、导电玻璃材料和金属材料。其中，导电玻璃可以是氧化铟锡(Indium Tin Oxide，ITO)导电玻璃。

应理解，本申请实施例对所述至少一条连接线102的数量和具体布线方式不作特殊限制，只要上述所述至少一条连接线102可以满足将所述芯片103连接至所述薄膜晶体管器件105的要求便可。

应理解，在其他实施例中，所述基底100也可称为衬底100或者基板100。

应理解，本申请实施例中的薄膜晶体管器件105可以是在基板100上制备的各种不同的薄膜。例如，半导体主动层、介电层和金属电极层。应理解，本申请实施例对所述薄膜晶体管器件105的制作工艺不做具体限定。例如，所述薄膜晶体管器件105的制作工艺可以是现有技术的制作工艺。

图2是本申请实施例的薄膜晶体管器件105的示例性截面图。

如图2所示，所述薄膜晶体管器件105可以是具有底栅结构的薄膜晶体管器件。

所述薄膜晶体管器件105的栅极106可以与驱动扫描芯片相连，所述驱动扫描芯片与外部电源相连，用于为集成装置提供扫描电压。所述薄膜晶体管器件105的漏极109可以与所述薄膜晶体管器件105的内部器件连接，所述薄膜晶体管器件的源极108可以与图1所示的至少一条连接线102相连，所述薄膜晶体管器件105的漏极109和所述薄膜晶体管器件105的源极108之间存在沟道区107。

可选地，在本申请的一些实施例中，所述沟道区107的材料包括但不限于：非晶硅(a-Si)材料、铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)，以及低温多晶硅(low temperature poly-silicon，LTPS)。例如，氧化铟锡或氧化锌等透光材料。

可选地，在本申请的一些实施例中，如图2所示，所述薄膜晶体管器件105还可以包括：电介质层111。

所述电介质层包括但不限于：氧化物和氮化物等绝缘电介质层。

可选地，如图2所示，在本申请的一些实施例中，图1所示的所述集成装置还可以包括光电二极管110。

所述光电二极管110是各种光电检测系统中用于实现光电转换的元件，所述光电二极管110具体用于将光信号(例如，红外光信号、可见光信号及紫外光信号)转变成为电信号。进一步地，所述光电二极管110可以将转换的电信号发送给薄膜晶体管器件105，最终由所述薄膜晶体管器件105输出所述电信号。应理解，在其他实施例中，所述光电二极管110又称为光电感应单元或光探测器。

如图2所示，所述光电二极管110可以设置在所述基底100的上方，所述光电二极管110与所述薄膜晶体管器件105内的电极层相连。例如，所述光电二极管110与所述薄膜晶体管器件105内的电极层的漏极109相连。

可选地，在本申请的一些实施例中，图1所示的集成装置可以包括多个如图2所示的光电二极管110，多个所述光电二极管110可以呈阵列式分布。其中，每个光电二极管110与所述薄膜晶体管器件105的电极层中的一个漏极相连。

可选地，在本申请的一些实施例中，可以根据需要探测的光的波长范围、工艺能力等参数确定所述光电二极管110的结构以及具体材料构成。但本申请实施例不限于此。

可选地，在本申请的一些实施例中，所述光电二极管110可以是PIN型光电二极管或PN型光电二极管。

以所述光电二极管110为PIN型光电二极管为例，所述光电二极管110可以包括：自下而上的N型掺杂半导体层、本征半导体层、P型掺杂半导体层。其中，N型掺杂半导体层作为光电二极管110的阴极，本征半导体层作为光电二极管110的光吸收层，P型掺杂半导体层作为光电二极管110的阳极。

应理解，所述PIN型光电二极管也可称PIN结二极管、PIN二极管。

可选地，如图2所示，在本申请的一些实施例中，所述薄膜晶体管器件105还可以包括：

连接层112，所述连接层112连接至外部器件和/或所述至少一条连接线102。本申请实施例中，所述连接层112不仅能够实现所述薄膜晶体管器件105内部各个层之间的连接，还能够实现所述薄膜晶体管器件105和外部器件的连接以及所述芯片103和外部器件的连接，进而实现了集成装置的电性互联功能。换句话说，所述芯片103和所述薄膜晶体管器件105可以通过所述连接层112实现与其他外围电路或者所述芯片103所属设备的其他元件的电性互连和信号传输。

所述连接层112的材料可以是金属，也可以是ITO等透明导电材料。本申请实施例对所述连接层112的具体材料不做特殊限定。

本申请实施例中，可以根据所述薄膜晶体管器件105内部各个层之间的连接需求、所述薄膜晶体管器件内部各个层与所述芯片103之间的连接需求、以及所述薄膜晶体管器件105内部各个层与外部器件的连接需求确定所述连接层112的层数。但本申请实施例对所述连接层112的具体层数不做限定。

本申请实施例中，可以从基底100的上表面引出所述连接层112，也可以从所述薄膜晶体管器件105的任意层引出所述连接层112。可选地，若从薄膜晶体管器件105的上表面引出所述连接层112，所述连接层112的材料可以采用透明导电材料。例如ITO。由此保证光的正常传输。

可选地，如图1和图2所示，所述芯片103上可以设置有至少一个焊盘。

可选地，在本申请的一些实施例中，所述芯片103通过导电胶与所述至少一条连接线102相连。其中，所述导电胶包括但不限于：

各向异性导电膜(Anisotropic Conductive Film，ACF)和各向异性导电粘合剂(Anisotropic Conductive Adhesive，ACA)。

应理解，所述芯片103通过导电胶与所述至少一条连接线102相连仅为示例性描述，本申请实施例不限于此。例如，所述芯片103也可以通过焊接的方式与所述至少一条连接线102相连。又例如，所述芯片103也可以直接键合(Bonding)在所述至少一条连接线102上。

可选地，在本申请的一些实施例中，所述芯片103的下表面上设置有所述至少一个焊盘。所述至少一个焊盘可以均匀地或者不均匀地分布在芯片103的下表面。例如，如图2所示的焊盘104。由此，所述芯片103可以通过导电胶与所述至少一个焊盘相连。

本申请实施例中，通过所述至少一个焊盘和所述至少一条连接线102可以实现集成在所述基底100中的所述芯片103与外界器件以及薄膜晶体管器件105的电连接，但本申请实施例对所述至少一个焊盘的具体形式不作限定。比如所述至少一个焊盘可以是用于与柔性印刷电路(Flexible Printed Circuit，FPC)电连接的焊点或者锡球或者任何形式的连接端。

需要说明的是，本申请实施例中的芯片103在进入本集成工艺流程之前可以是已经在其一表面制备有焊盘(Pad)的芯片，例如，如图1所示的焊盘104，所述焊盘104通过所述至少一条连接线102电连接至薄膜晶体管器件105。所述焊盘104可以理解为芯片103与外界连接的管脚。在本申请实施例中，芯片103的下表面即为进入本集成工艺流程之前表面已制备有焊盘的一面，与所述芯片103的下表面相对的一面即为芯片103的上表面。

应理解，图1所示的焊盘104位于芯片103的下表面仅为示例，本申请实施例不限于此。例如，所述芯片103的上表面上设置有所述至少一个焊盘。进一步地，所述芯片103的下表面可以和所述槽状结构101的底面直接进行接触。又例如，也可以在所述芯片103的侧表面设置所述至少一个焊盘。

可选地，在本申请的一些实施例中，所述至少一个焊盘和所述至少一条连接线102一一对应。换句话说，可以根据所述至少一个焊盘的布置方式布置所述至少一条连接线102。

应理解，本申请实施例对所述芯片103在所述槽状结构101内的摆放位置以及摆放形式不做具体限定。

例如，所述芯片103可以是包括沿基底100的上表面的平行方向和/或垂直方向排列的多个芯片。即可以将沿基底100的上表面的平行方向和/或垂直方向排列的多个芯片封装在所述槽状结构101内。可选地，所述多个芯片103之间可以通过电连接的方式实现信号的传输。

可选地，在本申请的一些实施例中，所述芯片103包括数据驱动芯片，所述数据驱动芯片可以通过所述至少一条连接线102连接至所述薄膜晶体管器件105内的电极层。例如，所述数据驱动芯片可以通过所述至少一条连接线102连接至所述电极层内的源极。

可选地，在本申请的一些实施例中，所述芯片103包括扫描驱动芯片，所述扫描驱动芯片可以通过所述至少一条连接线102连接至所述薄膜晶体管器件105内的电极层。例如，所述扫描驱动芯片可以通过所述至少一条连接线102连接至所述电极层内的栅极。

可选地，如图1所示，在本申请的一些实施例中，所述集成装置还可以包括：

所述槽状结构101内的填充材料，所述填充材料用于将所述芯片103固定在所述槽状结构101内。

可选地，在本申请的一些实施例中，所述填充材料的热膨胀系数(Coefficient of thermal expansion，CTE)与所述基底100的热膨胀系数的差值小于或等于预设阈值。

可选地，在本申请的一些实施例中，所述填充材料和所述基底100的材料可以为同一种材料。

可选地，在本申请的一些实施例中，所述填充材料可以为环氧树脂注塑化合物(Epoxy Molding Compound，EMC)材料。

可选地，在本申请的一些实施例中，所述填充材料在固化前可流动，由此保证所述填充材料填充到所述槽状结构101并固化后，所述槽状结构101内的所述填充材料的上表面是平整表面。

在本申请的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请而不是要求本申请必须以特定的方位构造和操作，因此不能理解为对本申请的限制。

举例来说，在图1所示的实施例中，所述芯片103的下表面在进入本集成工艺流程之前制备有焊盘，用于与基板100的槽状结构101的底部贴合。但本申请实施例不限于此。例如，在其他可替代实施例中，图1所示的芯片103也可以在所述芯片的上表面制备焊盘，由此，在将所述芯片103固定到所述槽状结构101内时，可以将上表面与所述槽状结构101的底部贴合。

可选地，在本申请的一些实施例中，所述至少一条连接线102设置在所述基底100和所述填充材料之间。

可选地，在本申请的一些实施例中，所述至少一条连接线102设置在所述填充材料的上表面和所述槽状结构101的上表面。例如，所述芯片103的焊盘位于所述芯片103的上表面且所述充填材料的上表面低于所述芯片103的上表面时，所述至少一条连接线102可以在充填完所述充填材料后设置在所述填充材料的上表面和所述槽状结构101的上表面。

可选地，在本申请的一些实施例中，所述填充材料完整填充所述槽状结构101。

可选地，在本申请的一些实施例中，所述填充材料部分填充所述槽状结构101。

图3是本申请实施例的集成装置的平面截面图。

可选地，如图3所示，在本申请的一些实施例中，所述集成装置还包括至少一个连接端113，所述至少一个连接端113用于与外界器件电连接，所述至少一个连接端113设置在所述基底100的上方，所述至少一个连接端113使得所述集成装置可以与其他外围电路或者所述集成装置所属设备的其他元件的电性互连和信号传输。

可选地，在本申请的一些实施例中，所述至少一个连接端113中的一个连接端113与所述至少一条连接线102中的一条连接线102相连。

可选地，在本申请的一些实施例中，所述至少一个连接端113与所述薄膜晶体管器件105内的电极层相连。

可选地，在本申请的一些实施例中，所述连接端为焊盘或锡球。

应理解，在图3所示的实施例中，所述集成装置包括6个芯片103以及每个芯片103通过一条连接线102连接至一个连接端113，但本申请实施例不限于此。

可选地，在本申请实施例还提供了一种显示装置，所述显示装置可以包括上述集成装置。例如，液晶显示装置。

所述液晶显示装置可以包括液晶面板和用于给所述液晶面板提供光源的背光模组。所述液晶面板可以包括上文所述的集成装置(包括多个薄膜晶体管)、以及纵横交错的扫描线和数据线，每一行的扫描线控制一行的TFT的栅极，每一列的数据线连接一列TFT的源极，每个TFT的漏极连接一个像素电极以形成像素电容，像素电容包括相对置的像素电极和公共电极，像素电极连接到TFT的漏极，公共电极可以连接到一个恒定的电压信号。像素电极和公共电极之间充满了液晶分子，通过调整数据线的输出电压就可以控制像素电极和公共电极之间的压差，从而调整液晶分子的偏转角度，实现光通量的控制。

可选地，本申请实施例还提供了一种电子设备，所述电子设备可以包括上述显示装置。例如，所述电子设备可以是电视、手机、平板电脑或电子书等终端设备。

图4是本申请实施例的制备集成装置的方法的示意流程图。应理解，图4所示的方法200可以用于制备图1至图3所示的集成装置。图4所示的方法200也可以按照图5至图9、图1的顺序制备图1至图3所示的集成装置。下面结合图1、图4至图9对本申请实施例的制备集成装置的方法进行说明。

如图4所示，所述制备集成装置的方法200可以包括：

S210，在基底的上表面形成槽状结构。

可选地，在本申请的一些实施例中，所述S210可以具体包括：

通过光刻工艺确定所述槽状结构的位置；在所述槽状结构的位置，通过刻蚀工艺形成所述槽状结构。

例如，图5是本申请实施例的开槽前的基底的示例性截面图。图6是本申请实施例的开槽后的基底的示例性截面图。结合图5和图6来说，本申请实施例中，可以通过光刻工艺在图5所示的基底的100上确定出如图6所示的槽状结构101的位置，然后在所述槽状结构101的位置，通过刻蚀工艺形成所述槽状结构101。

可选地，在本申请的一些实施例中，所述刻蚀工艺包括但不限于以下工艺中的至少一种：干法刻蚀工艺、湿法刻蚀工艺和激光刻蚀工艺。

可选地，在本申请的一些实施例中，所述干法蚀刻(dry etching)工艺可以包括以下刻蚀工艺中的至少一种：采用将四氟甲烷(CF4)和六氟化硫(SF6)用作蚀刻气体(etching gas)的反应性离子蚀刻(ion etching)、化学干法蚀刻(chemical dry etching)以及等离子体蚀刻(plasma etching)等。

可选地，在本申请的一些实施例中，还可以通过改变蚀刻气体的混合比可以改变蚀刻速度。

可选地，在本申请的一些实施例中，所述湿法刻蚀工艺的化学原料可以包括但不限于含氢氟酸的刻蚀液。

可选地，在本申请的一些实施例中，采用干法刻蚀与湿法刻蚀相结合的刻蚀方法，或者采用激光刻蚀结合湿法刻蚀的方法，能够有效保证刻蚀的形状以及底面平整度等。

S220，在所述槽状结构内设置至少一个连接线。

可选地，在本申请的一些实施例中，所述S220可以具体包括：

通过沉积的方式或电镀的方式，在所述槽状结构内形成连接线所在层；通过光刻工艺在所述连接线所在层上确定至少一条连接线的位置；在所述连接线所在层中除所述至少一条连接线的位置进行刻蚀，形成所述至少一条连接线。

例如，图7是在图6所示的基底的槽状结构内设置至少一条连接线后形成的结构的示例性截面图。结合图6和图7来说，本申请实施例中，可以通过沉积的方式或电镀的方式，在图6所示的槽状结构101内如图7所示的至少一条连接线102所在的位置形成导电层；通过光刻工艺在所述导电层上确定如图7所示的至少一条连接线102的位置；刻蚀所述导电层上的除所述至少一条连接线102的部分，以形成图7所示的至少一条连接线102。

可选地，在本申请的一些实施例中，所述芯片的厚度小于或等于所述槽状结构的深度。

可选地，在本申请的一些实施例中，所述槽状结构的深度大于100微米um。

可选地，在本申请的一些实施例中，所述槽状结构的侧面与所述槽状结构的下表面形成的角度大于预设角度。

可选地，在本申请的一些实施例中，所述沉积的方式可以包括：

物理气相沉积(Physical Vapor Deposition，PVD)方式和化学气相沉积(Chemical Vapor Deposition，CVD)方式以及电镀的方式。

可选地，在本申请的一些实施例中，所述至少一条连接线采用的材料为以下材料中的任一种：

钼-铝-钼(Mo-Al-Mo)结构金属材料，钛-铝-钛(Ti-Al-Ti)结构金属材料、导电玻璃材料和金属材料。

S230，将芯片设置在所述槽状结构内。

可选地，在本申请的一些实施例中，所述芯片可以通过与所述至少一条连接线绑定(bonding)的方式，固定设置在所述槽状结构内。

可选地，在本申请的一些实施例中，所述芯片通过导电胶与所述至少一条连接线相连。

可选地，在本申请的一些实施例中，所述芯片设置有至少一个焊盘。

例如，图8是将芯片103和图7所示的结构内的至少一条连接线102绑定后形成的结构的示例性截面图。如图8所示，芯片103上设置的至少一个焊盘104，所述至少一个焊盘104可以与所述至少一条连接线102上的靠近所述槽状结构101的底部的一端相连。

可选地，在本申请的一些实施例中，所述芯片的下表面上设置有所述至少一个焊盘。

可选地，在本申请的一些实施例中，所述芯片的上表面上设置有所述至少一个焊盘。

可选地，在本申请的一些实施例中，所述至少一个焊盘和所述至少一条连接线一一对应。

可选地，在本申请的一些实施例中，所述芯片包括数据驱动芯片，所述数据驱动芯片通过所述至少一条连接线连接至所述薄膜晶体管器件内的电极层。

可选地，在本申请的一些实施例中，所述芯片包括扫描驱动芯片，所述扫描驱动芯片通过所述至少一条连接线连接至所述薄膜晶体管器件内的电极层。

应理解，本申请实施例对所述芯片在所述槽状结构内的摆放位置以及摆放方式不做具体限定。

S240，在所述基底的上方设置薄膜晶体管器件，所述芯片通过所述至少一条连接线与所述薄膜晶体管器件连接。

例如，如图1所示，可以在所述基底100的上方设置薄膜晶体管器件105，所述芯片103与所述至少一条连接线102的靠近所述槽状结构101的底部的一端相连，所述至少一条连接线102的另一端与所述薄膜晶体管器件105相连。

应理解，本申请实施例对在所述基底的上方设置所述薄膜晶体管器件的具体工艺和所述薄膜晶体管器件的具体用途不做限定。

例如，在所述基底的上方设置所述薄膜晶体管器件的具体工艺包括但不限于：基于非晶硅(amorphous silicon，a-Si)的TFT工艺、基于低温多晶硅(Low Temperature Poly-silicon，LTPS)技术的TFT工艺以及基于氧化銦鎵鋅(Indium Gallium Zinc oxide，IGZO)的TFT工艺。

又例如，所述薄膜晶体管器件的用途可以包括但不限于：平板显示器件、光电平板感应器件或温度平板感应器件。

可选地，在本申请的一些实施例中，所述在所述基底100的上方设置薄膜晶体管器件之前，所述方法200还可包括：

采用充填材料充填所述槽状结构，所述填充材料用于将所述芯片固定在所述槽状结构内。

例如，图9是填充图8所示的结构内的槽状结构101后形成的结构的示例性截面图。如图9所示，在所述基底100上方设置薄膜晶体管器件之前，先采用充填材料充填所述槽状结构101，所述填充材料用于将所述芯片103固定在所述槽状结构101内，然后在所述槽状结构101内的充填材料和所述基底101的上方，设置所述薄膜晶体管器件。

可选地，在本申请的一些实施例中，所述填充材料的热膨胀系数与所述基底的热膨胀系数的差值小于或等于预设阈值。

可选地，在本申请的一些实施例中，所述填充材料和所述基底的材料为同一种材料。

可选地，在本申请的一些实施例中，所述填充材料可以为环氧树脂注塑化合物(Epoxy Molding Compound，EMC)材料。

可选地，在本申请的一些实施例中，所述填充材料在固化前可流动。

可选地，在本申请的一些实施例中，所述至少一条连接线设置在所述基底和所述填充材料之间。

可选地，在本申请的一些实施例中，所述至少一条连接线设置在所述填充材料和所述槽状结构的上表面。

可选地，在本申请的一些实施例中，采用所述填充材料完整填充所述槽状结构。

可选地，在本申请的一些实施例中，采用填充材料部分填充所述槽状结构。

可选地，在本申请的一些实施例中，所述方法还包括：

在所述薄膜晶体管器件内设置连接层，所述连接层连接至外部器件和/或所述至少一条连接线。

例如，如图2所示，可以在所述薄膜晶体管器件105内设置连接层112，所述连接层112连接至外部器件和/或所述至少一条连接线。

可选地，在本申请的一些实施例中，所述方法200还可包括：

在所述基板的上方设置光电二极管，所述光电二极管与所述薄膜晶体管器件内的电极层相连。

例如，如图2所示，可以在所述薄膜晶体管器件105内设置光电二极管110，所述光电二极管110与所述薄膜晶体管器件105内的电极层相连。

可选地，在本申请的一些实施例中，所述基底采用的材料为玻璃材料或聚酰亚胺材料。

可选地，在本申请的一些实施例中，所述方法200还可包括：

在所述基底的上方设置至少一个连接端，所述至少一个连接端用于与外界器件电连接。

例如，如图3所示，可以在所述基底100的上表面设置平行排列的至少一连接端113。

可选地，在本申请的一些实施例中，所述至少一个连接端中的一个连接端与所述至少一条连接线102中的一条连接线102相连。

可选地，在本申请的一些实施例中，所述至少一个连接端与所述薄膜晶体管器件105内的电极层相连。

在一些可能的实现方式中，所述连接端为焊盘或锡球。

应理解，方法实施例与集成装置的实施例可以相互对应，类似的描述可以参照集成装置的具体实施例。为了简洁，在此不再赘述。

还应理解，上述列举的制备集成装置的方法200的各实施例，可以通过机器人或者数控加工方式来执行，用于执行所述方法200的设备软件或工艺可以通过执行保存在存储器中的计算机程序代码来执行上述方法200。

需要说明的是，在不冲突的前提下，本申请描述的各个实施例和/或各个实施例中的技术特征可以任意的相互组合，组合之后得到的技术方案也应落入本申请的保护范围。

应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。

例如，本申请实施例中，可以将填充材料填充到所述槽状结构101后再设置所述至少一条连接线102，也可以设置好所述至少一条连接线102后再将所述芯片103固定在所述槽状结构101内。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

在本申请所提供的几个实施例中，应该理解到，所揭露的集成装置、集成装置内的部件和制备集成装置的方法，可以通过其它的方式实现。例如，以上所描述的集成装置实施例仅仅是示例性的，例如，所述部件的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个部件或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，器件或部件的间接耦合或通信连接，可以是电性，机械或其它的形式。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。