一种低损耗电容器及集成芯片的制作方法

本实用新型涉及半导体领域，具体而言，涉及一种低损耗电容器及集成芯片。

背景技术：

损耗是无线通信及射频电路设计中的一个重要指标，在功率放大电路中，低损耗意味着较高的功放效率和较好的热量管理；在天线应用中，低电路损耗能够降低天线馈线的能量损耗，同时也可提高辐射单元的效率和天线的信号覆盖范围。随着电子技术的发展，电容器等无源元件的损耗在电路功率损耗中所占比例越来越大，为了降低电容器对电路功率损耗的影响，通常会采用较低损耗的电容器。目前市面上常见的电容器均是以低损耗材料为基础，采用成熟半导体工艺制备。但是电容器的材料确定后，其损耗也基本确定，无法对损耗作出进一步的降低。

技术实现要素：

本实用新型的目的之一在于提供一种低损耗电容器，其能够降低电容器的损耗，降低因发热所消耗的能量。

本实用新型的另一目的在于提供一种集成芯片，其能够降低电容器的损耗，降低因发热所消耗的能量。

为了实现上述目的，本实用新型提供一种技术方案：

本实用新型实施例提供了一种低损耗电容器，所述低损耗电容器包括基片、绝缘层、第一金属层、第二金属层和第三金属层，所述基片具有相对而设的第一表面和第二表面，所述绝缘层位于所述第一表面，所述第二金属层位于所述第二表面，所述第一金属层位于所述绝缘层远离所述基片的一面，所述第三金属层环绕所述绝缘层外，并设置于所述第一表面上。

进一步地，所述第三金属层为全封闭环或带缺口环。

进一步地，所述第三金属层采用光刻工艺制成。

进一步地，所述第三金属层在与所述第一表面平行方向的环状宽度为2至15微米。

进一步地，所述第三金属层在沿垂直所述第一表面方向的高度不小于所述绝缘层的高度。

进一步地，所述第三金属层所围面积不大于所述第一表面的面积。

进一步地，所述第二金属层与所述绝缘层的接触处的面积小于该接触处的所述绝缘层的面积。

进一步地，所述基片的所述第一表面和所述第二表面中至少一个表面为抛光面。

进一步地，所述基片的电阻率至少为0.001欧姆·厘米。

本实用新型实施例还提供了一种集成芯片，包括集成芯片本体及低损耗电容器。所述低损耗电容器包括基片、绝缘层、第一金属层、第二金属层和第三金属层，所述基片具有相对而设的第一表面和第二表面，所述绝缘层位于所述第一表面，所述第二金属层位于所述第二表面，所述第一金属层位于所述绝缘层远离所述基片的一面，所述第三金属层环绕所述绝缘层外，并设置于所述第一表面上。所述低损耗电容器与所述集成芯片本体电连接。

相对于现有技术，本实用新型提供的低损耗电容器及集成芯片的有益效果是：

本实用新型提供的一种低损耗电容器及集成芯片，基片具有相对而设的第一表面和第二表面，绝缘层位于第一表面，第二金属层位于第二表面，第一金属层位于绝缘层远离基片的一面，第三金属层环绕绝缘层外，并设置于第一表面上，通过第三金属层的环绕设置能够降低电容器的损耗，降低因发热所消耗的能量。

附图说明

为了更清楚地说明本实用新型实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本实用新型的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本实用新型实施例提供的集成芯片的连接示意图；

图2为本实用新型实施例提供的集成芯片的低损耗电容器的立体示意图；

图3为本实用新型实施例提供的集成芯片的低损耗电容器的剖视图；

图4为本实用新型实施例提供的集成芯片的低损耗电容器的第三视角示意图。

图标：1-集成芯片；11-集成芯片本体；12-低损耗电容器；120-基片；121-绝缘层；122-第一金属层；1221-第一表面；1222-第二表面；123-第二金属层；124-第三金属层。

具体实施方式

为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本实用新型实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本实用新型的实施例的详细描述并非旨在限制要求保护的本实用新型的范围，而是仅仅表示本实用新型的选定实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实用新型的描述中，需要理解的是，术语“中心”、“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该实用新型产品使用时惯常摆放的方位或位置关系，或者是本领域技术人员惯常理解的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的设备或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。

此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“开设”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

实施例

请参阅图1，图1为本实用新型实施例提供的集成芯片1的连接示意图。集成芯片1主要用于整合多种电子元器件功能于一体，是一种体积小巧便于用户实现运算和存储的电路模块。集成芯片1包括集成芯片本体11及低损耗电容器12，集成芯片本体11主要用于帮助用户快速运算和存储数据，集成芯片本体11与低损耗电容器12电连接。低损耗电容器12不限于一个，可以有多个与集成芯片本体11电连接。低损耗电容器12主要用于阻止直流通过而让交流通过、为交流电路中某些并联的元件提供低阻抗通路、储存电能，用于必须要的时候释放及对与频率相关的电路进行系统调谐等方面。本实施例中提供的低损耗电容器12，能够降低电容器的损耗，降低因发热所消耗的能量。

请参阅图2，图2为本实用新型实施例提供的集成芯片1的低损耗电容器12的立体示意图。

低损耗电容器12包括基片120、绝缘层121、第一金属层122、第二金属层123和第三金属层124，基片120具有相对而设的第一表面1221和第二表面1222，绝缘层121位于第一表面1221，第二金属层123位于第二表面1222，第一金属层122位于绝缘层121远离基片120的一面，第三金属层124环绕绝缘层121外，并设置于第一表面1221上。其中，第一金属层122和第二金属层123相距一个很近的距离，在此距离中加入绝缘层121。

需要说明地是，低损耗电容器12的损耗是普通硅芯片电容器的1/2-2/3，极大降低了低损耗电容器12在电路中的功率损耗，对于降低整个电路的功率损耗有着极其重大的作用，从而可以降低因发热所消耗的能量，使得集成芯片本体11发热量减小，有助于集成芯片本体11的功能顺利实现。

进一步地，第三金属层124采用光刻工艺制成。需要说明地是，在本实施例中，第一金属层122和第三金属层124一同采用光刻工艺制备。在制备第一金属层122和第三金属层124之前，将第三金属层124所在位置处的绝缘层121采用干法刻蚀刻蚀完成。采用光刻工艺制成的第三金属层124，与基片120和绝缘层121结合更为紧密，能够降低低损耗电容器12的辐射损耗和泄露损耗，从而从根本上降低低损耗电容器12在电路中的损耗。

进一步地，第三金属层124可以为全封闭环或带缺口环，本实施例中，第三金属层124为全封闭环。第三金属层124大致呈方环形，且不限于方环形，也可以是圆环形，中间位置只需能够将绝缘层121包围即可。

图3为本实用新型实施例提供的集成芯片1的低损耗电容器12的剖视图。图4为本实用新型实施例提供的集成芯片1的低损耗电容器12的第三视角示意图。

请结合参阅图2-图4，需要说明地是，在本实施例中，第三金属层124与基片120的第一表面1221平行方向的环状宽度为2至15微米，且不限于此范围，根据具体基片120的面积该环状宽度还可以在大于此范围波动。

进一步地，第三金属层124在沿垂直第一表面1221方向的高度不小于绝缘层121的高度。第三金属层124将绝缘层121的侧面完全包裹，有利于减少低损耗电容器12在电路中的损耗。

进一步地，第三金属层124所围面积不大于第一表面1221的面积。具体地说是，在本实施例中，第一金属层122的面积大于等于与之接触的第三金属层124和绝缘层121的面积总和。

进一步地，第一金属层122与绝缘层121的接触处的面积小于该接触处的绝缘层121的面积。具体地说是，在本实施例中，第一金属层122与绝缘层121的接触处的面积小于该接触处的绝缘层121的面积，避免第一金属层122与第三金属层124接触，产生电路导通，产生大量的热能，造成集成芯片本体11发热量变大，不利于集成芯片本体11的功能顺利实现的情况发生。

需要说明地是，在本实施例中，第二金属层123由溅射或者热蒸发的方式制备于基片120上，且不限于这两种方式，也可以采用光刻等方式制备，只需保证第二金属层123与基片120结合紧密，不发生脱落即可，保证在集成芯片本体11工作的顺利进行，避免造成低损耗电容器12的使用寿命变短。

进一步地，绝缘层121的厚度需要根据低损耗电容器12的容值做出相应的对应，还应该综合考虑低损耗电容器12的第一金属层122和第二金属层123的面积，以及低损耗电容器12所应具备的耐压值。需要说明地是，在本实施例中，绝缘层121可以是氧化硅-氮化硅层、氧化硅-氮化硅-氧化硅层和三氧化二铝，且不限于这些材料，只需起到绝缘作用即可。

进一步地，基片120为硅基体材料，且不限于硅基体材料。需要说明地是，在本实施例中，基片120的第一表面1221和第二表面1222中至少一个表面为抛光面。对基片120的第一表面1221和第二表面1222中至少一个表面进行抛光工艺，使得抛光后的第一表面1221和/或第二表面1222具有晶格完整性、高的平面度和洁净性，使得基片120获得无加工变质层的表面。

进一步地，基片120的电阻率至少为0.001欧姆·厘米。基片120的电阻率越小，低损耗电容器12的等效串联电阻(Equivalent Series Resistance，ESR)和等效电感(Equivalent Series Inductance，ESL)就会越小，电流流经基片120的损耗越小，低损耗电容器12的损耗就越小，从这个方面也可以降低因发热所消耗的能量，使得集成芯片本体11发热量减小，有助于集成芯片本体11的功能顺利实现。

以下介绍本实施例中的低损耗电容器12的组装过程：

将绝缘层121设置于基片120的第一表面1221上，将第二金属层123设置于基片120的第二表面1222上，将第一金属层122设置于绝缘层121远离基片120的一面上，将第三金属层124环绕绝缘层121外，并设置于第一表面1221上。

以下介绍本实施例提供的低损耗电容器12的工作原理：

第一金属层122和第二金属层123相距到一个很近的距离，二者之间又加入了绝缘层121。当在第一金属层122和第二金属层123间加上电压时，第一金属层122和第二金属层123会存储电荷，低损耗电容器12即完成储能作用。

综上，本实用新型提供的一种低损耗电容器12及集成芯片1，基片120具有相对而设的第一表面1221和第二表面1222，绝缘层121位于第一表面1221，第二金属层123位于第二表面1222，第一金属层122位于绝缘层121远离基片120的一面，第三金属层124环绕绝缘层121外，并设置于第一表面1221上，通过第三金属层124的环绕设置能够降低电容器的损耗，降低因发热所消耗的能量。

以上所述仅为本实用新型的优选实施例而已，并不用于限制本实用新型，对于本领域的技术人员来说，本实用新型可以有各种更改和变化。凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。