半导体器件的制作方法

本实用新型属于半导体制造技术领域，具体涉及一种半导体器件。

背景技术：

随着半导体制作技术的飞速发展，半导体器件为了达到更快的运算速度、更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展。而半导体芯片的集成度越高，半导体器件的特征尺寸越小。

三维集成电路是利用先进的芯片堆叠技术制备而成，其是将具不同功能的芯片堆叠成具有三维结构的集成电路。相较于二维结构的集成电路，三维集成电路的堆叠技术不仅可使三维集成电路信号传递路径缩短，还可以使三维集成电路的运行速度加快；简言之，三维集成电路的堆叠技术具有以下优点：满足半导体器件更高性能、更小尺寸、更低功耗以及更多功能的需求。

要实现三维集成电路的堆叠技术，硅通孔技术(TSV：TroughSiliconVia) 是新一代使堆叠的芯片能够互连的技术，是目前热门的关键技术之一。TSV 技术使得集成电路中芯片间的信号传递路径更短，因此三维集成电路的运行速度更快，寄生效应和功耗更低，尺寸更小且重量更轻，且不存在堆叠芯片数目的限制。

然而，现有技术形成的半导体器件中存在RC延迟差、可靠性差等问题。

技术实现要素：

为克服上述缺陷，本实用新型提供一种半导体器件及其制备方法。

本实用新型一方面提供一种半导体器件，包括至少一个互连结构，所述互连结构包括：衬底，所述衬底具有上表面和与所述上表面相对的下表面；位于所述衬底下表面的第一绝缘介质层；位于所述衬底上表面的第二绝缘介质层；第一连接垫，设置于所述第一绝缘介质层中；金属连接件，贯穿所述第一绝缘介质层的第二部份、所述衬底及所述第二绝缘介质层的第一部份，以连接所述第一连接垫，环绕孔形成于所述金属连接件的周围，所述环绕孔至少显露所述金属连接件的第一表面、显露所述衬底的第二表面和底面；内衬介质层，形成于所述环绕孔中并覆盖所述第一表面、所述第二表面和所述底面，所述内衬介质层的膜厚度小于所述环绕孔由所述第一表面至所述第二表面的间隙二分之一，以形成空气间隙；内衬封盖，形成于所述内衬介质层上，以气闭密封所述空气间隙，所述空气间隙围绕所述金属连接件；以及第二连接垫，设置于所述第二绝缘介质层中并位于所述内衬封盖上，所述第二连接垫连接所述金属连接件。

根据本实用新型的一实施方式，所述衬底包括硅、锗、锗化硅、碳化硅和砷化镓中的一种或多种。

根据本实用新型的另一实施方式，所述第一绝缘介质层和所述第二绝缘介质层包括氮化硅、二氧化硅及氮氧化硅中的一种或多种。

根据本实用新型的另一实施方式，所述第一连接垫、所述金属连接件和所述第二连接垫包括钨、铜、铝、银、铂及它们的合金中的一种或多种。

根据本实用新型的另一实施方式，所述环绕孔贯穿所述第一绝缘介质层的第二部份、所述衬底及所述第二绝缘介质层的第一部份。

根据本实用新型的另一实施方式，所述第一表面至所述第二表面的垂直距离为0.1-5μm。

在半导体器件的互连结构包括空气间隙(airgap)，能够有效的降低半导体器件内的寄生电容，降低RC延迟效应，提高半导体器件运行速度和可靠性。并且以本实用新型方法制备的半导体器件中空气间隙均匀，提高了半导体器件的可靠性。

附图说明

通过参照附图详细描述其示例实施方式，本实用新型的上述和其它特征及优点将变得更加明显。

图1是本实用新型实施例的半导体器件的示意性截面图。

图2A至2M是图解说明根据本实用新型一实施例的制备半导体器件过程的示意性横截面图。

图3A至3K是图解说明根据本实用新型另一实施例的制备半导体器件过程的示意性横截面图。

图4A至4J是图解说明根据本实用新型又一实施例的制备半导体器件过程的示意性横截面图。

其中，附图标记说明如下：

1：衬底

21：第一绝缘介质层

211：第一绝缘介质层的第一部分

212：第一绝缘介质层的第二部分

22：第二绝缘介质层

221：第二绝缘介质层的第一部分

222：第二绝缘介质层的第二部分

223：第三绝缘介质层

224：介质层

23：凹槽

3：金属导体

31：第一连接垫

32：金属连接件

33：第二连接垫

4：隔离件

41：内衬介质层

42：内衬封盖

5：空气间隙

61：第一掩模层

62：第二掩模层

71：通孔

72：环绕孔

721：第一表面

722：第二表面

723：底面

具体实施方式

本文中术语“半导体器件”通常是指包含一或多个半导体材料的固态装置。半导体器件的实例包含逻辑装置、存储器装置及二极管以及其它。此外，术语“半导体器件”可指成品装置或指在成为成品装置之前的各个处理阶段处的组合件或其它结构。取决于其中使用术语“衬底”的上下文，所述术语可指晶片级衬底或指经单个化裸片级衬底。相关领域的技术人员将认识到，可以晶片级或以裸片级执行本文中所描述的方法的适合步骤。此外，除非上下文另有指示，否则本文中所揭示的结构可使用常规半导体制造技术形成。材料可(举例来说)使用化学气相沉积、物理气相沉积、原子层沉积、旋涂及/ 或其它适合技术来沉积。类似地，材料可(举例来说)使用等离子蚀刻、湿法蚀刻、化学机械平面化或其它适合技术来移除。

本文中“上”、“下”等用语，仅为互为相对概念或是以产品的正常使用状态为参考的，而不应该认为是具有限制性的。“第一”、“第二”、“第三”等类似用语，并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。

首先，如图1所示，半导体器件包括至少一个互连结构，图中以两个互连结构为例解释说明本实用新型的构思。互连结构包括衬底1、第一绝缘介质层21、第二绝缘介质层22、金属导体3和隔离件4。第一绝缘介质层21 和第二绝缘介质层22分别层叠于衬底1的两个相对表面上。金属导体3包括设置于第一绝缘介质层21中第一连接垫31、设置于第二绝缘介质层22中的第二连接垫33、以及贯穿衬底1且连接第一连接垫31和第二连接垫33的金属连接件32。隔离件4由绝缘介质材料形成、环绕金属连接件32，且空气间隙5密封于隔离件4中。半导体器件还可以与其他层组合，例如但不限于层叠于另一衬底1上。

衬底1可以是任何适合的半导体材料，例如硅、锗、锗化硅、碳化硅和砷化镓等。

第一绝缘介质层21和第二绝缘介质层22可以是，但不限于SiO2、SiN、 SiON等。第一绝缘介质层21可以包括层叠的第一部分211和第二部分212。

金属导体3的第一连接垫31设置在第一绝缘介质层21的第一部分211 和第二部分212之间。第二连接垫33设置在第二绝缘介质层22中。金属连接件32贯穿衬底1连接第一连接垫31和第二连接垫33。金属导体3的金属可以选自钨、铜、铝、银、铂或它们的合金。第一连接垫31、金属连接件32 和第二连接垫33可以是同种金属，也可以是不同种金属。

隔离件4由绝缘介质材料形成，例如SiO2、SiN、SiON等。

在半导体器件的互连结构包括空气间隙(airgap)，能够有效的降低半导体器件内的寄生电容，降低RC延迟效应，提高半导体器件运行速度和可靠性。

本实用新型的半导体器件可以通过多种方式形成，例如图2A至2M所示的方式形成。如图2A所示，在包括第二绝缘介质层的第一部分221、衬底1 和包括第一连接垫31的第一绝缘介质层22的堆叠结构的第二绝缘介质层的第一部分221表面形成图案化的第一掩模层61。第一掩模层61可以是光刻胶层。

如图2B所示，以第一掩模层61为掩模刻蚀第二绝缘介质层的第一部分 221、衬底1和第一绝缘介质层21形成露出第一连接垫31的通孔71。露出的第一连接垫31可以是露出其表面也可以刻蚀第一连接垫31的一部分，图中示出刻蚀一部分的情况，但并以此为限，本领域技术人员可以根据实际的工艺条件合理选择。形成通孔71之后移除第一掩模层61。

之后，将金属填充满通孔71。可以是如图2C所示，通过溅射或电镀等方式将金属例如Cu等填充满通孔71，同时第二绝缘介质层的第一部分221 的表面也覆盖一层金属层。然后，例如通过化学机械研磨(CMP)的方式移除覆盖在第二绝缘介质层的第一部分221表面的金属层，露出第二绝缘介质层的第一部分221的表面(如图2D所示)。填充在通孔71中的金属形成金属导体 3的金属连接件32。金属连接件32与第一连接垫31连接。

随后，如图2E所示，在第二绝缘介质层的第一部分221表面形成图案化的第二掩模层62。第二掩模层62也可以是光刻胶层。

如图2F所示，以第二掩模层62为掩模刻蚀第二绝缘介质层的第一部分 221、衬底1和第一绝缘介质层21形成围绕金属连接件32的环绕孔72，环绕孔72露出第一连接垫31的表面。环绕孔72露出金属连接件32外表面，即第一表面721。环绕孔72露出贯穿第一绝缘介质层的第二部分212、衬底 1和第二绝缘介质层的第一部分221的侧壁，即第二表面722。环绕孔72底部露出第一连接垫31的表面和/或第一绝缘介质层的表面称为底面723。环绕孔72的横截面可以是圆形、多边形等。金属连接件32的横截面可以是圆形、多边形等。金属连接件32的第一表面721至衬底的第二表面722的垂直距离可以为0.1-5μm。

如图2G所示，形成内衬介质层41以覆盖第一表面721、第二表面722 和底面723。内衬介质层41可以是SiN等，可以通过原子层沉积等方式形成内衬介质层41。

之后，密封环绕孔72形成环绕金属连接件32的隔离件4，隔离件4中封装形成空气间隙5，隔离件4的表面与第二绝缘介质层的第一部分221的表面及金属连接件32的表面平齐。可以是图2H所示，先通过等离子体增强气相在第二绝缘介质层的第一部分221的表面沉积绝缘介质材料形成第三绝缘介质层223，其中环绕孔72的上端填充有绝缘介质材料。然后可以通过化学机械研磨移除高度超出第一绝缘介质层的第一部分221表面的绝缘介质材料露出第二绝缘介质层的第一部分221和金属连接件32的表面。其中环绕孔 72的上端填充的绝缘介质材料形成的内衬封盖42将第一表面721、第二表面 722和底面723沉积有内衬介质层41的环绕孔72密封形成包括空气间隙5 的隔离件4。第三绝缘介质层223可以采用与内衬介质层41相同或不同的材料形成，图中以相同材质为例，但并不意在限定为相同材质。隔离件4的表面与第一绝缘介质层的第一部分211的表面及金属连接件32的表面平齐(如图2I所示)。

如图2J所示，在第二绝缘介质层的第一部分221、金属连接件32和隔离件4的上表面沉积第二绝缘介质层的第二部分222覆盖第二绝缘介质层的第一部分221的表面、隔离件4的表面和金属连接件32的表面。第二绝缘介质层的第二部分222可以与第二绝缘介质层的第一部分221采用相同的材料形成，也可以采用不同的材料形成。

如图2K所示，在第二绝缘介质层的第二部分222上形成凹槽23露出隔离件4的表面和金属连接件32的表面。

最后，将金属填充至凹槽23形成第二连接垫33。第二连接垫33与金属连接件32相连。第二连接垫33、金属连接件32和第一连接垫31构成金属导体3。如图2L所示，将金属填充至凹槽23，可以是通过溅射或电镀等方式将金属例如Cu等填充满凹槽23，同时第一绝缘介质层的第二部分212的表面也覆盖一层金属层。然后，例如通过化学机械研磨的方式移除覆盖在第二绝缘介质层的第二部分222表面的金属层，露出第二绝缘介质层的第二部分 222和第一连接垫31的表面(如图2M所示)。第二绝缘介质层的第一部分221 和第二绝缘介质层的第二部分222组成半导体器件的第二绝缘介质层22(如图1所示)。

图3A-3K示出本实用新型的在另一实施方式的形成本实用新型半导体器件的过程。在该实施例中图3A-3H所示的过程与图2A-2H所示过程相同，在此不再赘述。

如图3I所示，刻蚀或其他方式除去部分第三绝缘介质层223和内衬介质层41形成凹槽23露出隔离件4的表面和金属连接件32的表面。

最后，将金属填充至凹槽23形成第二连接垫33。第二连接垫33与金属连接件32相连。第一连接垫31、金属连接件32和第二连接垫33构成金属导体3。将金属填充至凹槽23的方式可以如图3J所示，通过溅射或电镀等方式将金属例如Cu等填充满凹槽23，同时第三绝缘介质层223的表面也覆盖一层金属层。然后，例如通过化学机械研磨的方式移除覆盖在第三绝缘介质层223表面的金属层，露出第三绝缘介质层223和第二连接垫33的表面(如图3K所示)。第三绝缘介质层223、内衬介质层41和第二绝缘介质层的第一部分221组成半导体器件的第二绝缘介质层22(如图1所示)。

图4A-4J示出本实用新型的在又一实施方式的形成本实用新型半导体器件的过程。在该实施例中图4A-4F所示的过程与图2A-2F所示过程相同，在此不再赘述。

如图4G所示，形成介质层224以覆盖第一表面721、第二表面722和底面723。内衬介质层224可以是SiN等，可以通过原子层沉积等方式形成介质层224。之后，继续生长以密封第一表面721、第二表面722和底面723 形成有介质层的环绕孔72。其中环绕孔72的上端填充的绝缘介质材料形成内衬封盖42形成隔离件4，隔离件4内部形成空气间隙5。

如图4H所示，刻蚀或其他方式除去部分介质层224形成凹槽23露出隔离件4的表面和金属连接件32的表面。

最后，将金属填充至凹槽23形成第二连接垫33。第二连接垫33与金属连接件32相连。第一连接垫31、金属连接件32和第二连接垫33构成金属导体3。将金属填充至凹槽23的方式可以如图4I所示，通过溅射或电镀等方式将金属例如Cu等填充满凹槽23，同时介质层224的表面也覆盖一层金属层。然后，例如通过化学机械研磨的方式移除覆盖在介质层224表面的金属层，露出介质层224和第二连接垫33的表面(如图4J所示)。介质层224 和第二绝缘介质层的第一部分221组成半导体器件的第二绝缘介质层22(如图1所示)。

以本实用新型方法制备的半导体器件中空气间隙均匀，提高了半导体器件的可靠性。

当然，本实用新型还可有其它多种实施例，在不背离本实用新型精神及其实质的情况下，熟悉本领域的技术人员当可根据本实用新型作出各种相应的改变和变形，但这些相应的改变和变形都应属于本实用新型所附的权利要求的保护范围。