一种发光二极管芯片的制作方法

本实用新型涉及半导体技术领域，特别涉及一种发光二极管芯片。

背景技术：

发光二极管(英文：Light Emitting Diode，简称：LED)是一种能发光的半导体电子元件。芯片是LED的核心组件。

现有的LED芯片包括衬底、N型半导体层、有源层、P型半导体层、P型电极和N型电极，N型半导体层、有源层和P型半导体层依次层叠在衬底上，P型半导体层上设有延伸至N型半导体层的凹槽，N型电极设置在凹槽内的N型半导体层上，P型电极设置在P型半导体层上。

在实现本实用新型的过程中，发明人发现现有技术至少存在以下问题：

后续对LED芯片进行封装，一般会将焊线的两端分别与LED芯片(具体为LED芯片上的两个电极，即P型电极和N型电极)和封装支架(具体为封装支架上的两个电极引脚)连接。为了方便与焊线连接，LED芯片上的电极一般为圆柱体。而焊线作业时会从圆柱体的底面挤压电极，因此圆柱体的底面面积会在焊线作业之后会变大，进而导致电极的铺设区域变大。对于N型电极来说，这样很容易造成N型电极与凹槽的侧壁接触，导致LED芯片漏电，降低LED芯片的可靠性。

技术实现要素：

本实用新型实施例提供了一种发光二极管芯片，能够解决现有技术电极在焊线作业时受到挤压而变大，增加漏电的可能性，降低LED芯片的可靠性的问题。所述技术方案如下：

本实用新型实施例提供了一种发光二极管芯片，所述发光二极管芯片包括衬底、N型半导体层、有源层、P型半导体层、N型电极和P型电极；所述N型半导体层、所述有源层和所述P型半导体层依次层叠在所述衬底上，所述P型半导体层上设有延伸至所述N型半导体层的第一凹槽，所述P型电极设置在所述P型半导体层上；所述第一凹槽内的N型半导体层上设有向所述衬底延伸的第二凹槽，所述第二凹槽在第一表面上的截面边缘位于所述第一凹槽在所述第一表面上的截面边缘内，所述第一表面为所述第一凹槽和所述第二凹槽的交界面；所述N型电极设置在所述第二凹槽内的N型半导体层上。

可选地，所述N型电极的高度与所述第二凹槽的深度之差为0.5μm～3μm。

优选地，所述第二凹槽的深度为0.5μm～3μm。

可选地，所述N型电极还设置在所述第二凹槽周围的N型半导体层上。

优选地，所述第二凹槽在所述第一表面上的截面边缘中各个点与所述N型电极在所述第一表面上的截面边缘之间的距离为定值。

更优选地，所述定值为1μm～5μm。

优选地，设置在所述第二凹槽周围的N型电极在所述第一表面上的截面面积为设置在所述第二凹槽内的N型电极在所述第一表面上的截面面积的5％～50％。

更优选地，所述第二凹槽在所述第一表面上的截面中两点之间的最大距离为30μm～100μm。

可选地，所述第二凹槽在所述第一表面上的截面为圆形。

可选地，所述N型电极在所述第一表面上的截面边缘与所述第一凹槽在所述第一表面上的截面边缘之间的距离为5μm～30μm。

本实用新型实施例提供的技术方案带来的有益效果是：

通过在P型半导体延伸至N型半导体层的第一凹槽内进一步形成向衬底延伸的第二凹槽，第二凹槽的边缘在第一凹槽的边缘内，同时将N型电极设置在第二凹槽内，可以利用第二凹槽对N型电极的变形进行限定，避免N型电极在焊线作业时受到挤压而增大占用区域的面积，从而避免N型电极与第一凹槽的侧壁接触而导致LED芯片漏电，提高LED芯片的可靠性。

附图说明

为了更清楚地说明本实用新型实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本实用新型实施例提供的一种发光二极管芯片的主视图；

图2是本实用新型实施例提供的一种发光二极管芯片的俯视图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚，下面将结合附图对本实用新型实施方式作进一步地详细描述。

本实用新型实施例提供了一种发光二极管芯片。图1为本实用新型实施例提供的一种发光二极管芯片的主视图，图2为本实用新型实施例提供的一种发光二极管芯片的俯视图。参见图1和图2，该发光二极管芯片包括衬底10、N型半导体层21、有源层22、P型半导体层23、N型电极31和P型电极32。N型半导体层21、有源层22和P型半导体层23依次层叠在衬底10上，P型半导体层23上设有延伸至N型半导体层21的第一凹槽100，P型电极32设置在P型半导体层23上。第一凹槽100内的N型半导体层21上设有向衬底10延伸的第二凹槽200，第二凹槽200在第一表面上的截面边缘位于第一凹槽100在第一表面上的截面边缘内，第一表面为第一凹槽100和第二凹槽200的交界面；N型电极31设置在第二凹槽200内的N型半导体层21上。

本实用新型实施例通过在P型半导体延伸至N型半导体层的第一凹槽内进一步形成向衬底延伸的第二凹槽，第二凹槽的边缘在第一凹槽的边缘内，同时将N型电极设置在第二凹槽内，可以利用第二凹槽对N型电极的变形进行限定，避免N型电极在焊线作业时受到挤压而增大占用区域的面积，从而避免N型电极与第一凹槽的侧壁接触而导致LED芯片漏电，提高LED芯片的可靠性。

可选地，如图1所示，N型电极31的高度h1与第二凹槽200的深度h2之差可以为0.5μm～3μm，如2μm。通过限定N型电极高出第二凹槽部分的长度，使得第二凹槽可以有效限定N型电极的变形。

优选地，如图1所示，第二凹槽200的深度h2可以为0.5μm～3μm，如1.5μm。通过第二凹槽的深度，一方面可以确保第二凹槽能够有效限定N型电极的变形，另一方面可以避免第二凹槽过深而影响到N型半导体向有源层提供电子，实现效果好。

可选地，如图1和图2所示，N型电极31还可以设置在第二凹槽200周围的N型半导体层21上。N型电极同时设置在第二凹槽内以及第二凹槽周围的N型半导体层上，可以利用第二凹槽的深度，加强N型电极设置在N型半导体层上的牢固性。

优选地，如图1所示，第二凹槽200在第一表面上的截面边缘中各个点与N型电极21在第一表面上的截面边缘之间的距离s1可以为定值。焊线作业时受到的挤压可以均匀作用在N型电极的边缘，可以避免局部区域电极变形过大而使得N型电极与第一凹槽的侧壁接触，造成LED芯片漏电。

更优选地，定值可以为1μm～5μm，如3μm。既可以起到加强N型电极设置牢固性的作用，又可以避免第二凹槽外的N型电极过多，无法有效控制N型电极的变形。

优选地，设置在第二凹槽200周围的N型电极31在第一表面上的截面面积可以为设置在第二凹槽200内的N型电极31在第一表面上的截面面积的5％～50％，如30％。通过限定第二凹槽内外N型电极所占面积的比例关系，一方面可以加强N型电极设置在N型半导体层上的牢固性，另一方面可以有效限定N型电极的变形，避免N型电极与第一凹槽的侧壁接触而导致LED芯片漏电，提高LED芯片的可靠性。

更优选地，如图1所示，第二凹槽200在第一表面上的截面上两点之间的最大距离d可以为30μm～100μm，如70μm，实现效果好。例如，第二凹槽200在第一表面上的截面为圆形，则圆形的直径为30μm～100μm；又如，第二凹槽200在第一表面上的截面为长方形，则长方形对角线的长度为30μm～100μm。

可选地，如图2所示，第二凹槽200在第一表面上的截面可以为圆形，焊线作业时受到的挤压均匀作用在第二凹槽的侧壁上，第二凹槽可以最大程度限制N型电极的变形，有效避免N型电极与第一凹槽的侧壁接触而导致LED芯片漏电，提高LED芯片的可靠性。

可选地，如图1所示，N型电极31在第一表面上的截面边缘与第一凹槽100在第一表面上的截面边缘之间的距离s2可以为5μm～30μm，如15μm。通过限定N型电极的截面边缘与第一凹槽的截面边缘之间的距离，一方面可以保证N型电极和第一凹槽的侧壁之间具有一定的距离，避免N型电极与第一凹槽的侧壁接触而导致LED芯片漏电；另一方面可以避免N型电极和第一凹槽之间距离过大，造成发光区域较小，降低LED芯片的发光亮度。

在实际应用中，第二凹槽200的侧壁可以垂直于第二凹槽200的底面(如图1所示)，方便实现。第二凹槽200的侧壁也可以与第二凹槽200的底面之间呈锐角，使第二凹槽的开口大小沿第二凹槽的延伸方向逐渐增大，从而对N型电极的变形起到缓冲作用，避免N型电极与第一凹槽的侧壁接触而导致LED芯片漏电。

可选地，P型半导体层23上可以设有向衬底10延伸的第三凹槽，P型电极32设置在第三凹槽内的P型半导体层23上。通过在P型半导体层上形成第三凹槽，并将P型电极设置在第三凹槽内，可以利用第三凹槽对P型电极的变形进行限定，从而有效避免增加P型电极遮挡和吸收的光线，提高LED芯片的出光效率，最终提升LED芯片的发光亮度和发光效率。

在具体实现时，第三凹槽、P型电极、P型半导体层之间的关系可以与第二凹槽、N型电极、N型半导体层之间的关系类似，在此不再详述。

具体地，衬底10的材料可以采用蓝宝石、硅、氮化镓、氮化硅、碳化硅、玻璃中的一种，如平片蓝宝石衬底或者图形化蓝宝石衬底(英文：Patterned Sapphire Substrate，简称：PSS)。N型半导体层21的材料可以采用N型掺杂(如硅)的氮化镓(GaN)。有源层22可以包括多个量子阱和多个量子垒，多个量子阱和多个量子垒交替层叠设置；量子阱的材料可以采用氮化铟镓(InGaN)，量子垒的材料可以采用氮化镓。P型半导体层23的材料可以采用P型掺杂(如镁)的氮化镓。N型电极31和P型电极32的材料可以采用金(Au)、铝(Al)、镍(Ni)、铂(Pt)、铬(Cr)、钛(Ti)中的一种或多种。

进一步地，N型半导体层21的厚度可以为1μm～5μm，优选为3μm；N型半导体层21中N型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10¹⁹/cm³，优选为5*10¹⁸/cm³。量子阱的厚度可以为2.5nm～3.5nm，优选为3nm；量子垒的厚度可以为9nm～20nm，优选为15nm；量子阱的数量与量子垒的数量相同，量子垒的数量可以为5个～15个，优选为10个。P型半导体层23的厚度可以为100nm～800nm，优选为450nm；P型半导体层23中P型掺杂剂的掺杂浓度可以为10¹⁸/cm³～10²⁰/cm³，优选为10¹⁹/cm³。

可选地，该发光二极管芯片还可以包括缓冲层，缓冲层设置在衬底和N型半导体层之间，为外延生长提供成核中心。

具体地，缓冲层的材料采用氮化铝或者氮化铝镓，如AlxGa1-xN，0＜x＜1，可以缓解衬底材料和外延材料之间的晶格失配。

进一步地，缓冲层的厚度为0.5nm～5μm，如2.5μm。

可选地，该发光二极管芯片还可以包括透明导电层，透明导电层设置在P型半导体层和P型电极之间。利用透明导电层的横向扩展能力优于P型半导体层，促进P型电极注入的电流进行横向扩展。

具体地，透明导电层的材料可以采用氧化铟锡(英文：Indium tin oxide，简称：ITO)、氧化锌(ZnO)、氧化锌锡(ZTO)、镓掺杂的氧化锌透明导电玻璃(GZO)中的一种。

优选地，该发光二极管芯片还可以包括电流阻挡层，电流阻挡层设置在P型半导体层和透明导电层之间，使P型电极注入的电流先在透明导电层中进行横向扩展，再纵向注入P型半导体层中，以促进电流的横向扩展，提高芯片的发光效率。

具体地，电流阻挡层的材料可以采用二氧化硅(SiO2)、氮化硅(SiN)、二氧化钛(TiO2)中的一种。

可选地，该发光二极管芯片还可以包括钝化层，钝化层设置在P型半导体层除P型电极设置区域之外的区域、以及第一凹槽内除N型半导体层设置区域之外的区域上，以对LED芯片进行保护。

具体地，钝化层的材料可以采用二氧化硅(SiO2)、氮化硅(SiN)、二氧化钛(TiO2)中的一种。

以上所述仅为本实用新型的较佳实施例，并不用以限制本实用新型，凡在本实用新型的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。