沟槽MOS型肖特基二极管的制作方法

本发明涉及沟槽mos型肖特基二极管。

背景技术：

以往，已知在半导体层中使用了ga2o3的肖特基势垒二极管(肖特基二极管)(例如，专利文献1)。

在专利文献1中，例如记载了在n^-ga2o3层的电子载流子浓度和厚度分别为9.95×10¹⁶cm^-3、3.3μm时，肖特基二极管的耐压是1000v。

另外，已知在半导体层中使用了si的沟槽mos型肖特基二极管和在半导体层中使用了sic的沟槽mos型肖特基二极管(例如，非专利文献1、2)。

在非专利文献1中，记载了在n^-si层的掺杂浓度和厚度分别为1×10¹⁶cm^-3、9μm时，在半导体层中使用了si的沟槽mos型肖特基二极管的耐压是107v。

从非专利文献2所记载的反向电压-反向电流特性可以看出，在n^-sic层的掺杂浓度和厚度分别为6×10¹⁵cm^-3、4μm时，在半导体层中使用了sic的沟槽mos型肖特基二极管的耐压是几十v左右。

现有技术文献

专利文献

专利文献1：特开2013-102081号公報

非专利文献

非专利文献1：t.shimizuetal.,proceedingsof2001internationalsymposiumonpowersemiconductordevices&ics,osaka,pp.243-246(2001).

非专利文献2：v.khemka,etal.,ieeeelectrondeviceletters,vol.21,no.5,may2000,pp.286-288

技术实现要素：

发明要解决的问题

在专利文献1中，肖特基二极管的耐压是由ga2o3的绝缘击穿电场强度定义的。然而，在使用了ga2o3等绝缘击穿电场强度大的材料的肖特基二极管中，若使反向电压增加，则阳极电极与ga2o3层之间的漏电流在ga2o3层发生绝缘击穿之前就会变得极大，导致肖特基二极管烧坏。

因此可以说，关于在半导体层使用了ga2o3的肖特基二极管，将流过规定大小(例如1μa)的漏电流时的反向电压定义为耐压是恰当的。此外，专利文献1的肖特基二极管不具有用于抑制漏电流的特别结构，若对n^-ga2o3层的载流子浓度为9.95×10¹⁶cm^-3时的、流过1μa的漏电流时的反向电压进行估算，则其为大约64v。

本发明的目的在于，提供高耐压且低损耗的沟槽mos型肖特基二极管。

用于解决问题的方案

为了达到上述目的，本发明的一方面提供下述[1]～[6]的沟槽mos型肖特基二极管。

[1]一种沟槽mos型肖特基二极管，具有：第1半导体层，其包括ga2o3系单晶；第2半导体层，其是层叠于上述第1半导体层的层，包括ga2o3系单晶，具有在其与上述第1半导体层相反的一侧的面上开口的沟槽；阳极电极，其形成在上述第2半导体层的与上述第1半导体层相反的一侧的面上；阴极电极，其形成在上述第1半导体层的与上述第2半导体层相反的一侧的面上；绝缘膜，其覆盖上述第2半导体层的上述沟槽的内表面；以及沟槽mos栅极，其以被上述绝缘膜覆盖的方式埋入上述第2半导体层的上述沟槽内，与上述阳极电极接触，上述第2半导体层包括：上述第1半导体层侧的下层；以及上述阳极电极侧的上层，其具有比上述下层高的施主浓度。

[2]根据上述[1]所述的沟槽mos型肖特基二极管，上述上层与上述下层的界面的高度为上述沟槽的底的高度以上。

[3]根据上述[2]所述的沟槽mos型肖特基二极管，上述上层与上述下层的界面的高度为上述沟槽mos栅极的最下部的高度以上。

[4]根据上述[1]～[3]中的任意一项所述的沟槽mos型肖特基二极管，上述第1半导体层的施主浓度比上述第2半导体层的上述上层的施主浓度高。

[5]根据上述[1]～[3]中的任意一项所述的沟槽mos型肖特基二极管，具有多个上述沟槽，相邻的上述沟槽之间的上述第2半导体层的台面形状部分具有与上述第2半导体层的上述上层的施主浓度相应的宽度。

[6]根据上述[1]～[3]中的任意一项所述的沟槽mos型肖特基二极管，上述绝缘膜的下表面被介电常数比上述绝缘膜低的绝缘体覆盖。

发明效果

根据本发明，能够提供高耐压且低损耗的沟槽mos型肖特基二极管。

附图说明

图1是第1实施方式的沟槽mos型肖特基二极管的垂直截面图。

图2a是示出沟槽的平面图案的典型例子的、第2半导体层的俯视图。

图2b是示出沟槽的平面图案的典型例子的、第2半导体层的俯视图。

图3是第1实施方式的沟槽mos型肖特基二极管的变形例的垂直截面图。

图4是第2实施方式的沟槽mos型肖特基二极管的垂直截面图。

图5是示出具有2层结构的第2半导体层的沟槽mos型肖特基二极管(耐压1200v)、以及取代第2半导体层而具有单层的半导体层的作为比较例的沟槽mos型肖特基二极管(耐压1200v)的正向特性的坐标图。

图6是示出具有2层结构的第2半导体层的沟槽mos型肖特基二极管(耐压600v)、以及取代第2半导体层而具有单层的半导体层的作为比较例的沟槽mos型肖特基二极管(耐压600v)的正向特性的坐标图。

具体实施方式

〔第1实施方式〕

(沟槽mos型肖特基二极管的构成)

图1是第1实施方式的沟槽mos型肖特基二极管1的垂直截面图。沟槽mos型肖特基二极管1是具有沟槽mos区域的纵型的肖特基二极管。

沟槽mos型肖特基二极管1具有：第1半导体层10；第2半导体层11，其是层叠于第1半导体层10的层，具有在其与第1半导体层10相反的一侧的面17上开口的沟槽12；阳极电极13，其形成在第2半导体层11的面17上；阴极电极14，其形成在第1半导体层10的与第2半导体层11相反的一侧的面上；绝缘膜15，其覆盖第2半导体层11的沟槽12的内表面；以及沟槽mos栅极16，其以被绝缘膜15覆盖的方式埋入第2半导体层11的沟槽12内，与阳极电极13接触。

在沟槽mos型肖特基二极管1中，通过向阳极电极13与阴极电极14之间施加正向电压(阳极电极13侧为正电位)，从第2半导体层11观看的阳极电极13与第2半导体层11的界面的能垒下降，电流从阳极电极13流向阴极电极14。

另一方面，在向阳极电极13与阴极电极14之间施加了反向电压(阳极电极13侧为负电位)时，由于肖特基势垒，电流不流动。当向阳极电极13与阴极电极14之间施加反向电压时，耗尽层会从阳极电极13与第2半导体层11的界面以及绝缘膜15与第2半导体层11的界面扩大。

一般，肖特基二极管的反向漏电流的上限被设为1μa。在本实施方式中，将流过1μa的漏电流时的反向电压定义为耐压。

例如，根据“松波弘之、大谷升、木本恒畅、中村孝著，‘半導体sic技术と応用(半导体sic技术与应用)’，第2版，日刊工业新闻社，2011年9月30日，p.355”所记载的、以sic为半导体层的肖特基二极管中的反向漏电流的肖特基界面电场强度依赖性的数据，反向漏电流的电流密度为0.0001a/cm²时的肖特基电极正下方的电场强度为大约0.8mv/cm。在此，0.0001a/cm²是在尺寸为1mm×1mm的肖特基电极中流过1μa的电流时的肖特基电极正下方的电流密度。

因此，即使半导体材料自身的击穿场强为几mv/cm，若肖特基电极正下方的电场强度超过0.8mv/cm，则也会有超过1μa的漏电流流过。

例如，在不具有用于抑制肖特基电极正下方的电场强度的特别结构的以往的肖特基二极管中，为了得到1200v的耐压，需要将半导体层的施主浓度降低至10¹⁵cm^-3这一量级且需要使半导体层非常厚，以将肖特基电极正下方的电场强度抑制为0.8mv/cm以下。因此，导通损耗会非常大，难以制作高耐压且低损耗的肖特基势垒二极管。

本实施方式的沟槽mos型肖特基二极管1由于具有沟槽mos结构，因此无需增加半导体层的电阻，就能够得到高的耐压。即，沟槽mos型肖特基二极管1是高耐压且低损耗的肖特基二极管。

此外，作为高耐压且低损耗的肖特基二极管，已知结势垒肖特基(jbs)二极管，但由于p型的ga2o3难以制造，因此ga2o3不适合作为需要p型区域的jbs二极管的材料。

第1半导体层10包括含有作为施主的si、sn等iv族元素的n型的ga2o3系单晶。第1半导体层10的施主浓度例如为1.0×10¹⁸以上且1.0×10²⁰cm^-3以下。第1半导体层10的厚度ts例如为10～600μm。第1半导体层10例如为ga2o3系单晶基板。

在此，所谓ga2o3系单晶，是指ga2o3单晶或者添加有al、in等元素的ga2o3单晶。例如，可以是作为添加有al和in的ga2o3单晶的(gaxalyin(1-x-y))2o3(0＜x≤1，0≤y＜1，0＜x+y≤1)单晶。在添加了al的情况下，带隙会变宽，在添加了in的情况下，带隙会变窄。此外，上述的ga2o3单晶例如具有β型的晶体结构。

第2半导体层11包括含有作为施主的si、sn等iv族元素的n型的ga2o3系单晶。第2半导体层11例如是在作为ga2o3系单晶基板的第1半导体层10上外延生长的外延层。

此外，也可以在第1半导体层10与第2半导体层11之间形成含有高浓度的施主的高施主浓度层。该高施主浓度层例如在使第2半导体层11在作为基板的第1半导体层10上外延生长的情况下使用。在第2半导体层11的生长初期，由于掺杂物的取入量不稳定或者有来自作为基板的第1半导体层10的受主杂质的扩散，因此，若使第2半导体层11在第1半导体层10上直接生长，则第2半导体层11的离与第1半导体层10的界面近的区域有时会高电阻化。为了避免这样的问题，而使用高施主浓度层。高施主浓度层的浓度例如设定为比第2半导体层11高的浓度，更优选设定为比第1半导体层10高的浓度。

第2半导体层11包括阳极电极13侧的上层11a和第1半导体层10侧的下层11b。上层11a具有比下层11b高的施主浓度。另外，上层11a和下层11b的施主浓度比第1半导体层10的施主浓度低。

第2半导体层11的施主浓度越增加，则沟槽mos型肖特基二极管1的各部分的电场强度越增加。因此，即使在施加了比较小的反向电压时，也会流过大的漏电流。即，沟槽mos型肖特基二极管1的耐压下降。

然而，本发明的发明人经过锐意研究，结果发现：第2半导体层11中的形成有沟槽12的层的施主浓度即使增加至某特定的浓度，对阳极电极13正下方的第2半导体层11中的(肖特基界面近旁的)电场强度也几乎没有影响。另一方面，通过使第2半导体层11中的形成有沟槽12的层的施主浓度增加，第2半导体层11的电阻下降而沟槽mos型肖特基二极管1的损耗被降低。

因此，通过将第2半导体层11分成上层11a和下层11b，使上层11a的施主浓度比下层11b的施主浓度高，既能够将阳极电极13正下方的第2半导体层11中的(肖特基界面近旁的)电场强度抑制为不到0.8mv/cm，又能够降低沟槽mos型肖特基二极管1的损耗。

在上层11a与下层11b的界面的高度为沟槽12的底的高度以上的情况下，能够有效地抑制由上层11a的施主浓度的增加带来的肖特基界面近旁的电场强度的增加。而且，在上层11a与下层11b的界面的高度为沟槽mos栅极16的最下部的高度以上的情况下，能够更有效地抑制肖特基界面近旁的电场强度的增加。

对沟槽mos型肖特基二极管1的耐压几乎不产生影响的第2半导体层11的上层11a的施主浓度的范围的上限值依赖于相邻的沟槽12之间的第2半导体层11的台面形状部分的宽度wm。因此，优选与第2半导体层11的上层11a的施主浓度相应地设定宽度wm。

为了将第2半导体层11中的阳极电极13正下方的区域中的最大电场强度、第2半导体层11中的最大电场强度以及绝缘膜15中的最大电场强度抑制得低，优选第2半导体层11的下层11b的施主浓度为大约6.0×10¹⁶cm^-3以下。另一方面，下层11b的施主浓度越小则第2半导体层11的电阻越大，正向损耗越增加，因此，为了得到例如1200v以下的耐压，优选施主浓度为3.0×10¹⁶cm^-3以上。另外，为了得到更高的耐压，优选将施主浓度降低至例如1.0×10¹⁶cm^-3左右。

第2半导体层11的厚度te越增加，则第2半导体层11中的最大电场强度和绝缘膜15中的最大电场强度越降低。通过将第2半导体层11的厚度te设为大约6μm以上，能够有效地降低第2半导体层11中的最大电场强度和绝缘膜15中的最大电场强度。从这些电场强度的降低和沟槽mos型肖特基二极管1的小型化的观点出发，优选第2半导体层11的厚度te为大约5.5μm以上且9μm以下。

沟槽mos型肖特基二极管1的各部分的电场强度根据沟槽12的深度dt而变化。为了将第2半导体层11中的阳极电极13正下方的区域中的最大电场强度、第2半导体层11中的最大电场强度以及绝缘膜15中的最大电场强度抑制得低，优选沟槽12的深度dt为大约2μm以上且6μm以下，更优选为大约3μm以上且4μm以下。另外，在本说明书中，将沟槽12的宽度设为wt。

绝缘膜15的介电常数越增加，则绝缘膜15中的最大电场强度越降低，因此，优选绝缘膜15包括介电常数高的材料。例如，作为绝缘膜15的材料，能够使用al2o3(相对介电常数为大约9.3)、hfo2(相对介电常数为大约22)，但特别优选使用介电常数高的hfo2。

另外，绝缘膜15的厚度ti越增加，则第2半导体层11中的最大电场强度越降低，但绝缘膜15中的最大电场强度和阳极电极13正下方的区域中的最大电场强度增加。从制造容易性的观点出发，优选绝缘膜15的厚度小，更优选为300nm以下。不过，当然需要是在沟槽mos栅极16与第2半导体层11之间几乎不会直接流过电流的程度的厚度。

沟槽mos栅极16的材料只要具有导电性即可，没有特别限制，例如，能够使用以高浓度进行了掺杂的多晶si或者ni、au等金属。

如上所述，沟槽mos型肖特基二极管1中的电场强度会受相邻的2个沟槽12之间的台面形状部分的宽度、沟槽12的深度dt、绝缘膜15的厚度ti等的影响，但几乎不受沟槽12的平面图案影响。因此，第2半导体层11的沟槽12的平面图案没有特别限制。

图2a、图2b是分别示出沟槽12的平面图案的典型例子的、第2半导体层11的面17的俯视图。

图2a所示的沟槽12具有线状的平面图案。图2b所示的沟槽12具有如下平面图案：相邻的2个沟槽12之间的台面形状部分的平面图案为点状。

图1所示的沟槽mos型肖特基二极管1的截面相当于在图2a所示的沟槽mos型肖特基二极管1中沿着截断线a-a截取的截面和在图2b所示的沟槽mos型肖特基二极管1中沿着截断线b-b截取的截面。

阳极电极13与第2半导体层11形成肖特基接触。阳极电极13包括pt、pd、au、ni、ag、cu、al、mo、in、ti、多晶si以及它们的氧化物或氮化物、合金等材料。阳极电极13与第2半导体层11的界面处的势垒的高度(势垒高度)越高，则阳极电极13与第2半导体层11的肖特基界面处的反向漏电流越小。另一方面，在阳极电极13使用了势垒高度高的金属情况下，正向的开启电压会升高，因此正向损耗增加。因而，优选选择具有反向漏电流最大为1μa左右的势垒高度的材料。例如在反向耐压为600v至1200v的情况下，通过将势垒高度设为0.7ev左右，则在将反向漏电流抑制为1μa左右的状态下，最能降低正向损耗。阳极电极13也可以具有层叠了不同金属膜的多层结构，例如：pt/au、pt/al、pd/au、pd/al或者pt/ti/au以及pd/ti/au。

阴极电极14与第1半导体层10形成欧姆接触。阴极电极14包括ti等金属。阴极电极14也可以具有层叠了不同金属膜的多层结构，例如：ti/au或者ti/al。为了使阴极电极14与第1半导体层10可靠地形成欧姆接触，优选阴极电极14的与第1半导体层10接触的层包括ti。

图3是沟槽mos型肖特基二极管1的变形例的垂直截面图。如图3所示，沟槽mos型肖特基二极管1也可以具有场板结构。

在图3所示的变形例中，沿着第2半导体层11的面17的边缘，设置有包括sio2等的电介质膜18，阳极电极13的边缘跨在该电介质膜18之上。

通过设置这样的场板结构，能够抑制电场向阳极电极13的端部集中。另外，电介质膜18还作为抑制流过第2半导体层11的面17的表面漏电流的钝化膜发挥功能。此外，场板结构的有无对上述的沟槽mos型肖特基二极管1的结构中的各参数(台面形状部分的宽度wm、沟槽12的深度dt、绝缘膜15的厚度ti等)的最佳值不产生影响。

〔第2实施方式〕

在第2实施方式中，在沟槽的底部埋入与构成绝缘膜15的绝缘体不同的绝缘体，这一点与第1实施方式不同。此外，对于与第1实施方式的相同点，将说明省略或者简化。

(沟槽mos型肖特基二极管的构成)

图4是第2实施方式的沟槽mos型肖特基二极管2的垂直截面图。

沟槽mos型肖特基二极管2的第2半导体层11具有在面17上开口的沟槽21。在沟槽21的底部埋入绝缘体22，绝缘膜15覆盖绝缘体22的上表面和沟槽21的内侧侧面。沟槽mos栅极16以被绝缘膜15覆盖的形式埋入于沟槽21内。

例如，在沟槽21的底部埋入绝缘体22后，通过蚀刻将绝缘体22的上部削成弧形，形成沟槽12。然后，在沟槽12内形成绝缘膜15和沟槽mos栅极16。沟槽21的底面可以是平坦的，也可以如沟槽12那样成为弧形。

绝缘体22包括介电常数比绝缘膜15的介电常数低的绝缘体。因此，在向阳极电极13与阴极电极14之间施加了电压时，施加到绝缘体22的电场比施加到绝缘膜15的电场大。

在第1实施方式的沟槽mos型肖特基二极管1中，绝缘膜15中电场强度最高的区域是沟槽12的底部近旁的区域。另外，第2半导体层11中电场强度最高的区域是沟槽12的正下方的区域。

通过设置第2实施方式的绝缘体22，能够降低绝缘膜15中的沟槽12的底部近旁的区域的电场强度和第2半导体层11中的沟槽12的正下方的区域的电场强度。即，能够降低绝缘膜15中的最大电场强度和第2半导体层11中的最大电场强度。

作为绝缘体22的材料，优选使用sio2(相对介电常数为大约4)等介电常数低的材料。优选绝缘膜15的最下部的正下方的绝缘体22的厚度tb为大约200nm以上。绝缘体22具有与沟槽12相同的平面图案，典型地，具有与沟槽12的宽度wt大致相等的宽度。

在沟槽mos型肖特基二极管2中，在上层11a与下层11b的界面的高度为沟槽21的底的高度以上的情况下，能够有效地抑制由上层11a的施主浓度的增加带来的肖特基界面附近的电场强度的增加。而且，在上层11a与下层11b的界面的高度为沟槽mos栅极16的最下部的高度以上的情况下，能够更有效地抑制肖特基界面附近的电场强度的增加。

(实施方式的效果)

根据上述的第1实施方式、第2实施方式，通过将要形成沟槽的包括ga2o3的半导体层分成上层和下层，使上层的施主浓度比下层的施主浓度高，能够提供高耐压且低损耗的沟槽mos型肖特基二极管。

实施例

通过模拟，调查了在第1实施方式的沟槽mos型肖特基二极管1的结构中将第2半导体层11分成上层11a和下层11b所产生的效果。

以下，作为例子，阐述将沟槽mos型肖特基二极管1的耐压设定为1200v的情况和设定为600v的情况下的评价结果。

(将耐压设定为1200v的情况)

在将沟槽mos型肖特基二极管1的耐压设定为1200v的情况下，若假设在第2半导体层11与阳极电极13之间形成的肖特基接合的势垒高度为0.7ev，则为了抑制漏电流，要求阳极电极13的正下方的电场强度为0.4mv/cm以下。

为了满足该条件，而与第2半导体层11的上层11a的施主浓度相应地设定相邻的沟槽12之间的第2半导体层11的台面形状部分的宽度wm。例如，在上层11a的施主浓度为4.5×10¹⁶cm^-3的情况下，将宽度wm设定为1.4μm以下，在上层11a的施主浓度为6.0×10¹⁶cm^-3的情况下，将宽度wm设定为1.0μm以下，在上层11a的施主浓度为9.0×10¹⁶cm^-3的情况下，将宽度wm设定为0.7μm以下，在上层11a的施主浓度为1.2×10¹⁷cm^-3的情况下，将宽度wm设定为0.5μm以下。

另外，此时的第2半导体层11的下层11b的施主浓度和厚度例如只要分别设定为3×10¹⁶cm^-3、4.0μm即可。

图5是示出具有上述的2层结构的第2半导体层11的沟槽mos型肖特基二极管1(以下，称为实施例1)、以及取代第2半导体层11而具有单层的半导体层的作为比较例的沟槽mos型肖特基二极管(以下，称为比较例1)的正向特性的坐标图。

在此，在实施例1中，将上层11a的施主浓度、厚度分别设定为6.0×10¹⁶cm^-3、3μm，将下层11b的施主浓度、厚度分别设定为3.0×10¹⁶cm^-3、4μm，将沟槽12的宽度wt设定为0.5μm，将第2半导体层11的台面形状部分的宽度wm设定为1μm。另外，在比较例1中，将取代第2半导体层11的单层的半导体层的施主浓度、厚度分别设定为3.0×10¹⁶cm^-3、7μm，将沟槽12的宽度wt设定为1.0μm，将第2半导体层11的台面形状部分的宽度wm设定为2μm。另外，在实施例1、比较例1中，均将肖特基接合的势垒高度设定为0.7ev，将沟槽12的深度dt设定为3μm，将绝缘膜15设定为厚度50nm的hfo2膜。

图5示出了实施例1与比较例1相比导通电阻较小。由此得以确认，通过将第2半导体层11分成上层11a和下层11b，使上层11a的施主浓度比下层11b的施主浓度高，从而导通电阻被降低了。

(将耐压设定为600v的情况)

在将沟槽mos型肖特基二极管1的耐压设定为600v的情况下，若假设在第2半导体层11与阳极电极13之间形成的肖特基接合的势垒高度为0.7ev，则与将耐压设定为1200v的情况同样，要求阳极电极13的正下方的电场强度为0.4mv/cm以下。

为了满足该条件，而与第2半导体层11的上层11a的施主浓度相应地设定相邻的沟槽12之间的第2半导体层11的台面形状部分的宽度wm。例如，在上层11a的施主浓度为9.0×10¹⁶cm^-3的情况下，将宽度wm设定为1.4μm以下，在上层11a的施主浓度为1.2×10¹⁷cm^-3的情况下，将宽度wm设定为1.0μm以下，在上层11a的施主浓度为1.89×10¹⁷cm^-3的情况下，将宽度wm设定为0.67μm以下，在上层11a的施主浓度为2.4×10¹⁷cm^-3的情况下，将宽度wm设定为0.5μm以下。

另外，此时的第2半导体层11的下层11b的施主浓度和厚度例如只要分别设定为3×10¹⁶cm^-3、1.5μm即可。

图6是示出具有上述的2层结构的第2半导体层11的沟槽mos型肖特基二极管1(以下，称为实施例2)、以及取代第2半导体层11而具有单层的半导体层的作为比较例的沟槽mos型肖特基二极管(以下，称为比较例2)的正向特性的坐标图。

在此，在实施例2中，将上层11a的施主浓度、厚度分别设定为1.2×10¹⁷cm^-3、3μm，将下层11b的施主浓度、厚度分别设定为3.0×10¹⁶cm^-3、1.5μm，将沟槽12的宽度wt设定为0.5μm，将第2半导体层11的台面形状部分的宽度wm设定为1μm。另外，在比较例2中，将取代第2半导体层11的单层的半导体层的施主浓度、厚度分别设定为3.0×10¹⁶cm^-3、4.5μm，将沟槽12的宽度wt设定为1.0μm，将第2半导体层11的台面形状部分的宽度wm设定为2μm。另外，在实施例2、比较例2中，均将肖特基接合的势垒高度设定为0.7ev，将沟槽12的深度dt设定为3μm，将绝缘膜15设定为厚度50nm的hfo2膜。

图6示出了实施例2与比较例2相比导通电阻较小。由此得以确认，通过将第2半导体层11分成上层11a和下层11b，使上层11a的施主浓度比下层11b的施主浓度高，从而导通电阻被降低了。

以上说明了本发明的实施方式、实施例，但本发明不限于上述实施方式、实施例，能在不脱离发明的主旨的范围内进行各种变形实施。

另外，上面所述的实施方式、实施例并不限制权利要求书所涉及的发明。另外，应当注意，实施方式、实施例中所说明的特征的所有组合对用于解决发明的问题的方案来说并非都是必须的。

工业上的可利用性

提供高耐压且低损耗的沟槽mos型肖特基二极管。

附图标记说明

1、2…沟槽mos型肖特基二极管，10…第1半导体层，11…第2半导体层，11a…上层，11b…下层，12、21…沟槽，13…阳极电极，14…阴极电极，15…绝缘膜，16…沟槽mos栅极，22…绝缘体。