静电防护电路及制造方法、静电防护模块及液晶显示装置与流程

本发明属于液晶显示领域，具体涉及一种静电防护电路、静电防护模块及液晶显示装置。

背景技术：

在液晶显示器制造过程中会产生各种各样的静电累积现象，为了避免静电累积对面板的影响，一般都会设计静电防护电路用以释放分享电荷，避免电荷在某一位置累积后产生较高电位损伤面板。

图1所示是一种常用的静电防护电路设计，即在两个电极线之间设置两个相同的以二极管方式连接的薄膜晶体管，第一薄膜晶体管01负责将第二电极线04上电荷分享给第一电极线03，第二薄膜晶体管02则负责将第一电极线03上的电荷分享给第二电极线04，如此类推，整个面板所有的电极线都可以通过这样的静电防护电路连接在一起，从而避免电荷在小范围累积过多而产生静电击伤现象。

如图2a所示是图1所示的静电防护电路的版图示意图，其中的薄膜晶体管是基于传统的刻蚀保护型结构的薄膜晶体管，由于该静电防护电路有两个薄膜晶体管组成，该静电防护电路所在的版图空间一般比较大，01是第一薄膜晶体管，02是第二薄膜晶体管，03是第一电极线，04是第二电极线。

图2b是第一薄膜晶体管01的剖面结构示意图，第一薄膜晶体管t1的结构包括tft区10和过孔导通区20两部分，tft区10采用的是传统的底栅结构，从下往上依次是栅极01、栅极绝缘层02、半导体层03、刻蚀保护层04以及金属层05。其中金属层包括漏极051和052，过孔导通区20通过开孔结构21将栅极01与源极052导通。这样结构的薄膜晶体管必然导致需要较大的版图空间。

同样，对于其他类型的静电防护电路来说，其电路版图设计上一般也是将两个薄膜晶体管分开，因此均需要较大的版图空间，不适合应用到超高解析度的显示器设计中。

技术实现要素：

本发明提供一种静电防护电路，这种静电防护电路在减少版图空间的同时也具有有效的防护效果。

本发明的技术方案如下：

本发明公开了一种静电防护电路，包括n个薄膜晶体管，n为大于1的整数；n个薄膜晶体管依序连接设置在第一电极线和第二电极线之间；所述薄膜晶体管从下往上依次包括：

栅极绝缘层；

半导体层，位于栅极绝缘层上，其包括n型导电区；

刻蚀保护层，覆盖半导体层，所述刻蚀保护层设有第一开孔和第二开孔；

金属层，覆盖刻蚀保护层，所述金属层包括覆盖第一开孔的漏极、与所述漏极连接的栅极以及与所述栅极断开的源极；所述源极覆盖部分第二开孔，所述源极与所述栅极之间形成第三开孔；

所述第三开孔下方对应的半导体层部分为所述n型导电区；所述栅极下方对应的半导体层为半导体沟道区，源极通过n型导电区与半导体沟道区连通，然后与漏极形成电流回路。

优选地，所述n型导电区是通过h2或ar等离子体处理工艺、保护层sinx成膜工艺、元素掺杂工艺或氧化物脱氧处理工艺中的一种工艺进行处理形成。

优选地，所述薄膜晶体管还包括保护层，所述保护层覆盖所述金属层。

本发明还公开了一种静电防护电路的制造方法，包括步骤：

s1：形成栅极绝缘层；

s2：形成覆盖位于栅极绝缘层上的半导体层；

s3：形成刻蚀保护层，所述刻蚀保护层设有第一开孔和第二开孔；

s4：形成覆盖刻蚀保护层的金属层，所述金属层包括覆盖第一开孔的漏极、与所述漏极连接的栅极以及与所述栅极断开的源极；所述源极覆盖部分第二开孔，所述源极与所述栅极之间形成第三开孔；

s5：对所述第三开孔下方对应的半导体层部分进行处理，形成n型导电区。

优选地，所述步骤s5具体包括：采用h2或ar等离子体处理工艺、保护层sinx成膜工艺、元素掺杂工艺或氧化物脱氧处理工艺中的一种工艺进行处理。

优选地，还包括步骤：s6：形成覆盖金属层的保护层。

本发明还公开了一种静电防护模块，包括上述任一所述的多个静电防护电路串联而成。

本发明还公开了一种液晶显示装置，包括周边区域和显示区域，周边区域设有上述的静电防护模块，所述静电防护模块由多个静电防护电路串联形成。

本发明还公开了一种用于显示装置的薄膜晶体管的制造方法，包括步骤：

s1:形成底栅金属层；

s2：形成栅极绝缘层；

s3：形成覆盖位于栅极绝缘层上的半导体层；

s4：形成刻蚀保护层，所述刻蚀保护层设有第一开孔和第二开孔；

s5：形成覆盖刻蚀保护层的金属层，在静电防护电路区域，所述金属层包括覆盖第一开孔的漏极、与所述漏极连接的栅极以及与所述栅极断开的源极；所述源极覆盖部分第二开孔，所述源极与所述栅极之间形成第三开孔；在像素显示区以及周边集成栅极驱动电路区，所述金属层包括覆盖第一开孔的漏极和覆盖第二孔的源极；

s6：对静电防护电路区域的所述第三开孔下方对应的半导体层部分进行处理，形成n型导电区；

s7：形成覆盖金属层的保护层。

本发明提供的技术方案具有以下有益效果：

本发明的静电防护电路在刻蚀型保护型晶体管中利用顶栅作用实现栅漏连接的二极管器件，将两颗晶体管器件整合在一起，且通过刻蚀保护层的第二开孔采用半封闭的形式在源漏金属层未覆盖区实现n型的重掺杂导电区，完成正向导通和反向导通两种不同的电流路径。

附图说明

下面将以明确易懂的方式，结合附图说明优选实施方式，对本发明予以进一步说明。

图1是现有技术中静电防护电路的等效电路图；

图2a是现有技术中静电防护电路示意图；

图2b是现有技术中静电防护电路的剖面示意图；

图3是本发明静电防护电路的示意图；

图4是本发明静电防护电路沿bb’的剖面示意图；

图5是本发明静电防护电路的制造示意图；

图6是本发明的静电防护电路的等效电路图；

图7是本发明的静电防护电路优选实施例示意图；

图8是本发明的用于显示装置的薄膜晶体管制造方法的流程图。

具体实施方式

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。

为使图面简洁，各图中只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。

下面以具体实施例详细介绍本发明的技术方案。

本发明提供一种静电防护电路，包括n个薄膜晶体管，n为大于1的整数；n个薄膜晶体管依序连接设置在第一电极线和第二电极线之间。

如图3所示是本发明静电防护电路的示意图。其中，bb’剖线位置形成的是第一薄膜晶体管，aa’剖线位置形成的是第二薄膜晶体管，第一薄膜晶体管和第二薄膜晶体管的结构相同。

图4是第一薄膜晶体管沿bb’的剖面示意图，如图所示，第一薄膜晶体管从下往上依次包括：栅极绝缘层01；半导体层02，位于栅极绝缘层01上，其包括n型导电区；刻蚀保护层03，覆盖半导体层02，所述刻蚀保护层03设有第一开孔031和第二开孔032；金属层04，覆盖刻蚀保护层03，所述金属层04包括覆盖第一开孔031的漏极041、与所述漏极041连接的栅极042以及与所述栅极042断开的源极043，所述源极043覆盖部分第二开孔032，所述源极043与所述栅极042之间形成第三开孔044；所述第三开孔044下方对应所述n型导电区021；所述栅极042下方对应的半导体层02部分为半导体沟道区022，源极043通过n型导电区021与半导体沟道区022连通，然后与漏极041形成电流回路。

本发明薄膜晶体管采用顶栅结构实现栅极和漏极连接。

此外，薄膜晶体管可以包括保护层，所述保护层覆盖所述金属层04。

本发明还公开了一种静电防护电路的制造方法，包括步骤：

s1：形成栅极绝缘层01；

s2：形成位于栅极绝缘层01上的半导体层02；

s3：形成刻蚀保护层03，所述刻蚀保护层03设有第一开孔031和第二开孔032；

s4：形成覆盖刻蚀保护层03的金属层04，所述金属层04包括覆盖第一开孔031的漏极041、与所述漏极041连接的栅极042以及与所述栅极042断开的源极043；所述源极043覆盖部分第二开孔032，所述源极043与所述栅极042之间形成第三开孔044；

s5：对所述第三开孔044下方对应的半导体层02部分进行处理，形成n型导电区021。

此外，还包括以下步骤，s6：形成覆盖金属层04的保护层。

如图5所示，在静电防护电路的制造过程中，先在传统刻蚀保护型薄膜晶体管基础上制造出如图5左边所示的设计，其中，02是半导体层，032是刻蚀保护层03的第二开孔，04是金属层，此时金属层04未完全覆盖住刻蚀保护层03的第二开孔032；之后通过一定的工艺处理在刻蚀保护层03的第二开孔032处形成一个n型导电区021。这样就完成了图5右边所示的静电防护电路的制造。

其中，n型导电区021即重掺杂区，是由半导体通过一定的工艺处理制作而成。对于氧化物半导体，形成n型导电区常用的工艺可采用h2或ar等离子体处理，或保护层成膜，或元素掺杂工艺，也可以采用氧化物脱氧处理（如金属接触反应）。例如对于igzo半导体，可以采用h2等离子体处理形成h渗入，或者采用ar等离子体处理等。

此外，在实际制造过程中，为了避免背部光照对薄膜晶体管的影响，还可以在薄膜晶体管的下方设置遮光层，例如增加栅极金属和栅绝缘层，或者设置吸光材料层。

图6是本发明的静电防护电路的等效电路图，其中，100是第一薄膜晶体管，200是第二薄膜晶体管，第一薄膜晶体管100上串联有第一电阻101，第二薄膜晶体管200上串联有第二电阻202；第一薄膜晶体管100负责将第二电极线400上电荷分享给第一电极线300，第二薄膜晶体管200则负责将第一电极线300上的电荷分享给第二电极线400。与图1所示的现有技术中的静电防护电路相比，最大的区别在于本发明的静电防护电路存在串联电阻第一电阻101和第二电阻202，这是由于n型导电区021的存在在电路中等效为串联电阻第一电阻101和第二电阻202。

本发明的静电防护电路的优选实施例如图7所示，本发明的静电防护电路还可以在半导体层的有些区域进行挖空设计。其中，挖空的区域仅限于在第一薄膜晶体管的栅极和第二薄膜晶体管的栅极之间的没有源极金属层或没有漏极金属层覆盖的部分对应的半导体层上，这样设计可以起到降低漏电流的效果。

如图8所示，本发明还公开了一种用于显示装置的薄膜晶体管的制造方法，其特征在于，包括步骤：

s1:形成底栅金属层；

s2：形成栅极绝缘层；

s3：形成位于栅极绝缘层上的半导体层；

s4：形成周边区域的刻蚀保护层，所述刻蚀保护层设有第一开孔和第二开孔；

s5：形成覆盖刻蚀保护层的金属层，在静电防护电路区域，所述金属层包括覆盖第一开孔的漏极、与所述漏极连接的栅极以及与所述栅极断开的源极；所述源极覆盖部分第二开孔，所述源极与所述栅极之间形成第三开孔；在像素显示区以及周边集成栅极驱动电路区，所述金属层包括覆盖第一开孔的漏极和覆盖第二孔的源极；

s6：对静电防护电路区域的所述第三开孔下方对应的半导体层部分进行处理，形成n型导电区；

s7：形成覆盖金属层的保护层。

本发明还公开了一种静电防护模块，包括上述的多个静电防护电路串联而成。

本发明还公开了一种液晶显示装置，包括周边区域和显示区域，周边区域设有上述的静电防护模块，所述静电防护模块由多个静电防护电路串联形成。

本发明的静电防护电路在刻蚀型保护型晶体管中利用顶栅作用实现栅漏连接的二极管器件，将两颗晶体管器件整合在一起，且通过刻蚀保护层的第二开孔采用半封闭的形式在源漏金属层未覆盖区实现n型的重掺杂导电区，完成正向导通和反向导通两种不同的电流路径。

应当说明的是，以上所述仅是本发明的优选实施方式，但是本发明并不限于上述实施方式中的具体细节，应当指出，对于本技术领域的普通技术人员来说，在本发明的技术构思范围内，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，对本发明的技术方案进行多种等同变换，这些改进、润饰和等同变换也应视为本发明的保护范围。