静电防护电路及静电防护装置的制作方法

本发明涉及静电防护技术领域，具体而言，涉及一种静电防护电路及静电防护装置。

背景技术：

静电防护(esd)的性能是芯片(ic)的一个重要指标，对于一般ic的输入/输出接口(i/o)而言，现有的通用esd架构主要是跨在电源、地线之间的二极管(diode)或场效应管(mos)。当发生正压esd时，esd能量通过上面的正偏diode或mos管将能量传输到电源上；当发生负压esd时，esd能量可通过下面的正偏diode或mos管将能量传输到地上，这样就可以保护ic的内部电路不会被损坏，在一些电流或电荷检测ic中，不仅对esd等级有要求，对漏电也有很高要求。

发明人经研究发现，现有技术中，由于被检测信号要经过esd结构，在运放电路的反馈电容处完成电压转换，当esd结构存在明显漏电，则反馈电容上的电荷量会受到影响，最终体现在输出电压出现失真。因此，为保障输出电压的准确性，提供一种能够有效降低漏电流的静电防护电路是亟待解决的技术问题。

技术实现要素：

有鉴于此，本发明的目的在于提供一种静电防护电路及静电防护装置，以有降低漏电流，从而有效保障检测结果的准确性。

为实现上述目的，本发明实施例采用如下技术方案：

一种静电防护电路，应用于包括芯片的静电防护装置，所述静电防护电路包括防护结构、第一隔离电路以及运放电路，所述防护结构包括正极防护电路和负极防护电路；

所述第一隔离电路的输入端与所述芯片的焊接盘连接、输出端与所述正极防护电路的第一端和负极防护电路的第一端分别连接，所述正极防护电路的第二端与电源连接，所述负极防护电路的第二端接地，所述运放电路的同相输入端与所述正极防护电路的第一端和负极防护电路的第一端连接、反相输入端连接于所述第一隔离电路的输入端与所述芯片的焊接盘之间、输出端与外部器件连接，以在所述防护结构正压时，所述运放电路将正相输入端的电压钳位至反相输入端，使所述正相输入端和反相输入端为等电位点。

可选的，在上述静电防护电路中，所述第一隔离电路包括第一二极管和第二二极管，所述第一二极管与所述第二二极管反向并联后的一端作为所述第一隔离电路的输入端并与所述芯片的焊接盘连接、另一端作为所述第一隔离电路的输出端并与所述正极防护电路的第一端和负极防护电路的第一端连接。

可选的，在上述静电防护电路中，所述静电防护电路还包括第二隔离电路，所述第二隔离电路连接于所述运放电路的同相输入端与所述述第一隔离电路的输出端之间。

可选的，在上述静电防护电路中，所述第二隔离电路包括电阻，所述电阻的第一端与所述第一隔离电路的输出端连接、第二端与所述运放电路的同相输入端连接。

可选的，在上述静电防护电路中，所述第二隔离电路还包括第一电容，所述第一电容的一端与电阻的第一端连接，另一端接地。

可选的，在上述静电防护电路中，所述正极防护电路包括第三二极管，所述负极防护电路包括第四二极管，所述第三二极管的阳极和所述第四二极管的阴极分别与所述第一隔离电路的输出端连接，所述第三二极管的阴极与所述电源连接，所述第四二极管的阳极接地。

可选的，在上述静电防护电路中，所述正极防护电路包括第一mos管，所述负极防护电路包括第二mos管，所述第一mos管的栅极与所述电源连接、源极和漏极中的一个与所述电源连接、另一个与所述第一隔离电路的输出端连接，所述第二mos管的栅极接地、源极和漏极中的一个与所述第一隔离电路的输出端连接、另一个接地。

本发明还提供一种静电防护装置，包括静电防护装置芯片和上述的静电防护电路中包括的防护结构、第一隔离电路以及运放电路。

可选的，在上述静电防护装置中，所述静电防护装置包括多个所述第一隔离电路、多个所述运放电路以及一个所述防护结构，每个运放电路分别与一个所述第一隔离电路对应，且各所述第一隔离电路的输入端分别与所述芯片不同引脚的焊接盘一一对应连接、输出端分别与所述防护结构中的正极防护电路的第一端和负极防护电路的第一端连接，各所述运放电路的同相输入端分别与所述第一隔离电路的输出端连接、反相输入端连接于对应的隔离电路的输入端与对应的芯片的引脚的焊接盘之间、输出端分别与不同的外部器件连接。

可选的，在上述静电防护装置中，所述静电防护装置还包括第二隔离电路，所述第二隔离电路的输入端与所述正极防护电路的第一端和负极防护电路的第一端连接，输出端与各所述运放电路的同相输入端连接。

本发明提供的一种静电防护电路及静电防护装置，静电防护电路包括防护结构、第一隔离电路以及运放电路，防护结构包括正极防护电路和负极防护电路，隔离电路的输入端与芯片的焊接盘连接、输出端与正极防护电路的第一端和负极防护电路的第一端连接，正极防护电路的第二端与电源连接，负极防护电路的第二端接地，运放电路的同相输入端与正极防护电路的第一端和负极防护电路的第一端连接、反相输入端连接于隔离电路的输入端与芯片的焊接盘之间、输出端与外部器件连。通过上述设置接，以在防护结构正压时，运放电路将正相输入端的电压钳位至反相输入端，使正相输入端和反相输入端为等电位点，使得运放电路的正相输入端和负相输入端的电压相同，进而有效降低漏电，从而有效缓解输出至外部器件的电压失真的情况。

为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的部分实施例，因此不应被看作是对本发明保护范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本发明实施例提供的一种静电防护电路的应用原理框图。

图2为本发明实施例提供的一种静电防护电路的电路原理图。

图3为本发明实施例提供的一种静电防护电路的另一电路原理图。

图4为本发明实施例提供的一种静电防护装置的电路原理图。

图标：20-外部器件；100-静电防护电路；110-防护结构；112-正极防护电路；114-负极防护电路；120-第一隔离电路；130-运放电路；140-第二隔离电路；d1-第一二极管；d2-第二二极管；d3-第三二极管；d4-第四二极管；q1-第一mos管；q2-第二mos管；r-电阻；c1-第一电容；c2-第二电容；k1-第一开关；k2-第二开关；a-运算放大器；200-芯片。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的装置可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

请参阅图1，本发明实施例提供的一种静电防护电路100，该静电防护电路100应用于包括芯片200的静电防护装置。所述静电防护电路100包括防护结构110、第一隔离电路120以及运放电路130。

其中，所述静电防护结构110包括正极防护电路112和负极防护电路114。

所述第一隔离电路120的输入端与所述芯片200的焊接盘连接、输出端与所述正极防护电路112的第一端和负极防护电路114的第一端分别连接，所述正极防护电路112的第二端与电源连接，所述负极防护电路114的第二端接地，所述运放电路130的同相输入端与所述正极防护电路112的第一端和负极防护电路114的第一端连接、反相输入端连接于所述第一隔离电路120的输入端与所述芯片200的焊接盘之间、输出端与外部器件20连接。

通过上述设置，以在所述防护结构110正压时，所述运放电路130将正相输入端的电压钳位至反相输入端，使所述正相输入端和反相输入端为等电位点，从而有效缓解所述芯片200通过所述静电防护电路100输出的电压出现失真的情况。

此外，通过上述设置，以在所述防护结构110发生负压静电防护时，静电防护(esd)能量可通过所述负极防护电路114将能量传输到地上，以可以保护所述芯片200的内部电路不会被esd能量损坏。

具体的，在本实施例中，所述运放电路130包括运算放大器a、第二电容c2以及第一开关k1，所述第二电容c2与所述第一开关k1并联后的一端与所述运算放大器a的反相输入端、另一端与该运算放大器a的输出端连接，其中，所述第二电容c2作为该运放电路130中的反馈电容。现有技术中，通常为了保障静电防护电路100的静电防护功能，在所述芯片200的不同制造工艺、工作电压以及工作温度的组合下，造成漏电流能高达到na级。本申请通过设置所述第一隔离电路120，以在所述防护结构110正压时，通过所述第一隔离电路120使得所述正相输入端和反相输入端为等电位点，避免了反馈电容处完成电压转换时因存在较大的漏电流对该反馈电容上的电荷量造成影响的情况，从有效缓解通过所述运算放大器a输出的电压出现失真的情况。

为便于控制运放电路130的工作状态，在本实施例中，所述静电防护电路100还包括第二开关k2，所述第二开关k2连接于所述芯片200的焊接盘与所述运算放大器a的反相输入端之间。

所述正极防护电路112可以包括一个或多个二极管，也可以包括一个或多个mos管，可以理解，当该正极防护电路112包括多个二极管时，该多个二极管可以串联，当该正极防护电路112包括多个mos管时，该多个mos管也可以串联。所述防护电路可以包括一个或多个二极管，也可以包括一个或多个mos管，可以理解，当该负极防护电路114包括多个二极管时，该多个二极管可以串联，当该负极防护电路114包括多个mos管时，该多个mos管也可以串接。

需要说明的是，当所述正极防护电路112包括二极管时，负极防护电路114也包括二极管；当正极防护电路112包括mos管时，正极防护电路112也包括mos管。

可选的，在本实施例中，所述正极防护电路112包括第三二极管d3，所述负极防护电路114包括第四二极管d4，所述第三二极管d3的阳极和所述第四二极管d4的阴极分别与所述第一隔离电路120的输出端连接，所述第三二极管d3的阴极与所述电源连接，所述第四二极管d4的阳极接地。

请结合2，可选的，在本实施例中，所述正极防护电路112包括第一mos管q1，所述负极防护电路114包括第二mos管q2，所述第一mos管q1的栅极与所述电源连接、源极和漏极中的一个与所述电源连接、另一个与所述第一隔离电路120的输出端连接，所述第二mos管q2的栅极接地、源极和漏极中的一个与所述第一隔离电路120的输出端连接、另一个接地。

所述第一隔离电路120可以包括电阻器件、反向并联的二极管或者任意能够起到隔离效果的电子器件。

可选的，在本实施例中，所述第一隔离电路120包括第一二极管d1和第二二极管d2，所述第一二极管d1与所述第二二极管d2反向并联后的一端作为所述第一隔离电路120的输入端并与所述芯片200的焊接盘连接、另一端作为所述第一隔离电路120的输出端并与所述正极防护电路112的第一端和负极防护电路114的第一端连接。

请结合图3，为进一步降低所述运放电路130的同相输入端和反相输入端之间的电压差造成的漏电，从而进一步缓解通过所述运算放大器a输出的电压出现失真的情况，在本实施例中，所述静电防护电路100还包括第二隔离电路140，所述第二隔离电路140连接于所述运放电路130的同相输入端与所述述第一隔离电路120的输出端之间。

其中，所述第二隔离电路140可以包括电容和/或电阻器件。可选的，在本实施例中，所述第二隔离电路140包括电阻r，所述电阻r的第一端与所述第一隔离电路120的输出端连接、第二端与所述运放电路130的同相输入端连接。

其中，所述电阻r的阻值大小可以是几k到几m欧姆之间，在此不作具体限定，根据实际需求进行设置即可。通过设置所述电阻r，可以有效起到限流作用，进而有效降低所述运放电路130的正相输入端和反相输入端的电压差，进而进一步缓解通过所述运算放大器a输出的电压出现失真的情况。

为进一步起到隔离效果，在本实施例中，所述第二隔离电路140还包括第一电容c1，所述第一电容c1的一端与电阻r的第一端连接，另一端接地。

通过设置所述第一电容c1，以使所述第一电容c1与所述电阻r形成低通滤波电路，进而对所述防护结构110起到有效的隔离作用，从而进一步保障降低漏电的同时，还能保证所述静电防护电路100的esd能力。

请结合图4，在上述基础上，本发明还提供一种静电防护装置，所述静电防护装置包括芯片200以及上述的静电防护电路100中的防护结构110、第一隔离电路120以及运放电路130。

可以理解，在本实施例中，当所述静电防护装置仅包括一个防护结构110、一个第一隔离电路120以及一个运放电路130时，其连接方式与上述静电防护电路100中的连接方式相同，在此不作赘述。

通常情况下，由于芯片200通常包括多个io口，因此，可以是每个io口对应连接一个静电防护电路100，还可以是所述静电防护装置包括多个所述第一隔离电路120、多个所述运放电路130以及一个所述防护结构110，每个运放电路130分别与一个所述第一隔离电路120对应连接后与该防护结构110连接。

为减少所述静电防护装置所消耗的电器元件，以及降低所述静电防护装置的占用面积，在本实施例中，所述静电防护装置包括多个所述第一隔离电路120、多个所述运放电路130以及一个所述防护结构110，每个运放电路130分别与一个所述第一隔离电路120对应，且各所述第一隔离电路120的输入端分别与所述芯片200不同引脚的焊接盘一一对应连接、输出端分别与所述防护结构110中的正极防护电路112的第一端和负极防护电路114的第一端连接，各所述运放电路130的同相输入端分别与所述第一隔离电路120的输出端连接、反相输入端连接于对应的隔离电路的输入端与对应的芯片200的引脚的焊接盘之间、输出端分别与不同的外部器件20连接。

通过上述设置，以实现使各个引脚共用所述防护结构110，从而有效减少所述静电防护装置所消耗的电器元件，以及降低所述静电防护装置的占用面积，此外，还能有效缓解各运放电路130输出至对应的外部器件20的电压失真的情况。

可选的，在本实施例中，所述静电防护装置还包括第二隔离电路140，所述第二隔离电路140的输入端与所述正极防护电路112的第一端和负极防护电路114的第一端连接，输出端与各所述运放电路130的同相输入端连接。

可以理解，所述第二隔离电路140包括电阻r，该电阻r的阻值可以为几k欧到几m欧，以在该电阻r的一端与所述正极防护电路112的第一端和负极防护电路114的第一端连接，另一端与各所述运放电路130的同相输入端连接时，有效缓解因所述芯片200的每个引脚都需要通过对应的焊接盘、防护结构110以及第一隔离电路120连接至所述运放电路130的同相输入端时存在连接导线过长，从而容易因寄生受到干扰的情况，以进一步缓解各运放电路130输出至对应的外部器件20的电压失真的情况。

综上，本发明提供的一种静电防护电路100及静电防护装置，静电防护电路100包括防护结构110、第一隔离电路120以及运放电路130，隔离电路的输入端与芯片200的焊接盘连接、输出端与防护结构110中的正极防护电路112的第一端和负极防护电路114的第一端连接，正极防护电路112的第二端与电源连接，负极防护电路114的第二端接地，运放电路130的同相输入端与正极防护电路112的第一端和负极防护电路114的第一端连接、反相输入端连接于隔离电路的输入端与芯片200的焊接盘之间、输出端与外部器件20连接。通过上述设置，以在防护结构110正压时，运放电路130将正相输入端的电压钳位至反相输入端，使得运放电路130的正相输入端和负相输入端的电压相同，进而有效降低漏电，从而有效缓解输出至外部器件20的电压失真的情况。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”或者任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。