一种TFT阵列基板及其制备方法与流程

本发明涉及显示技术领域，尤其涉及一种tft阵列基板及其制备方法。

背景技术：

在传统的ltps-tft(低温多晶硅薄膜晶体管)显示器的制作过程中，一般是在衬底基板上沉积缓冲层后，在缓冲层上沉积非晶硅层，接着利用ela(excimerlaseranneal，准分子镭射退火)对非晶硅进行退火结晶形成多晶硅层。

但是采用上述方法形成的多晶硅层的晶粒大小均一性较差，晶界较多，严重影响与阳极金属层电性连接的驱动薄膜晶体管的电性均一性，而驱动薄膜晶体管直接影响显示器件的发光特性，进行严重影响tft阵列基板的性能。

技术实现要素：

本发明提供一种tft阵列基板，以解决现有的tft阵列基板中，形成的多晶硅层的晶粒大小均一性较差，导致tft阵列基板性能下降的技术问题。

为解决上述问题，本发明提供的技术方案如下：

一种tft阵列基板，包括显示器件板和设置在所述显示器件板上的开关薄膜晶体管和驱动薄膜晶体管；

所述显示器件板包括衬底基板和设置在所述衬底基板上的缓冲层；

所述驱动薄膜晶体管包括第一有源岛和与所述第一有源岛电性连接的第一源漏极，所述第一有源岛设置在所述缓冲层上；

其中，所述缓冲层上与所述第一有源岛对应的位置处设置有凹槽，所述第一有源岛的部分位于所述凹槽中。

进一步的，所述第一有源岛包括第一主动区和第一离子掺杂区，所述缓冲层上与所述第一主动区和所述第一离子掺杂区对应的位置处均设置有凹槽。

进一步的，所有所述凹槽的形状和大小均相同。

进一步的，所述凹槽等间距排布。

进一步的，所述显示器件板还包括：

设置在所述缓冲层上且覆盖所述第一有源岛的栅极绝缘层；

设置在所述栅极绝缘层上的层间介质层；

设置在所述层间介质层上的钝化层；

设置在所述钝化层上的平坦层；以及

设置在所述平坦层上的发光层和像素定义层，所述发光层的阳极金属层与第一源漏极电性连接；

其中，所述驱动薄膜晶体管还包括设置在所述栅极绝缘层上的第一栅极，所述第一源漏极设置在所述层间介质层上。

进一步的，所述开关薄膜晶体管包括：

设置在所述缓冲层上的第二有源岛；

设置在所述栅极绝缘层上的第二栅极；以及

设置在所述层间介质层上且与所述第二有源岛电性连接的第二源漏极。

本发明还提供一种tft阵列基板的制备方法，包括以下步骤：

s10、在衬底基板上形成缓冲层；

s20、在所述缓冲层上形成凹槽；

s30、在所述缓冲层上形成填充凹槽的非晶硅层；

s40、对所述非晶硅层进行结晶化处理，以形成多晶硅层；

s50、对所述多晶硅层进行图案化处理，以形成第二有源岛以及填充所述凹槽的第一有源岛；

s60、在所述缓冲层上形成覆盖所述第一有源岛和所述第二有源岛的栅极绝缘层；

s70、在所述栅极绝缘层上形成栅极金属层和层间介质层，所述栅极金属层包括与第一有源岛对应的第一栅极，以及，与所述第二有源岛对应的第二栅极；

s80、在所述层间介质层上形成源漏金属层和钝化层，所述源漏金属层包括与第一有源岛电性连接的第一源漏极，以及，与所述第二有源岛电性连接的第二源漏极；

s90、在所述钝化层上形成平坦层、像素定义层和发光层。

进一步的，在所述步骤s20中，利用半掩膜掩膜板在所述缓冲层上形成凹槽。

进一步的，所述第一有源岛包括第一主动区和第一离子掺杂区，所述缓冲层上与所述第一主动区和所述第一离子掺杂区对应的位置处均设置有凹槽。

进一步的，所有所述凹槽的形状和大小均相同。

本发明的有益效果为：通过在缓冲层上与驱动薄膜晶体管的第一有源岛对应的位置处设置凹槽，并在缓冲层上形成填充凹槽的非晶硅层，通过非晶硅层结晶形成第一有源岛时，凹槽处的非晶硅接受的能量较低，温度较低，从而在结晶时将会以凹槽处的非晶硅为晶核定向向周围长大结晶，从而使形成的第一有源岛的晶粒均一性较好，大幅度改驱动薄膜晶体管电性的均一性，提高tft阵列基板的性能。

附图说明

为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明具体实施方式中tft阵列基板的结构示意图；

图2为本发明具体实施方式中tft阵列基板的制备步骤示意图；

图3至图7为本发明具体实施方式中tft阵列基板的制备流程示意图。

附图标记：

10、衬底基板；21、第一缓冲层；22、第二缓冲层；221、凹槽；31、第一主动区；32、第一离子掺杂区；33、第二主动区；34、第二离子掺杂区；40、栅极绝缘层；51、第一栅极；52、第二栅极；60、层间介质层；71、第一源漏极；72、第二源漏极；80、钝化层；90、平坦层；101、像素定义层；102、阳极金属层；103、围坝。

具体实施方式

以下各实施例的说明是参考附加的图示，用以例示本发明可用以实施的特定实施例。本发明所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本发明，而非用以限制本发明。在图中，结构相似的单元是用以相同标号表示。

本发明针对现有的tft阵列基板中，形成的多晶硅层的晶粒大小均一性较差，晶界较多，严重影响与阳极金属层电性连接的驱动薄膜晶体管的电性均一性，导致tft阵列基板性能下降的技术问题。本发明可以解决上述问题。

一种tft阵列基板，如图1所示，包括显示器件板和设置在所述显示器件板上的开关薄膜晶体管和驱动薄膜晶体管。

其中，所述显示器件板包括衬底基板10和设置在所述衬底基板10上的缓冲层；所述驱动薄膜晶体管包括第一有源岛和与所述第一有源岛电性连接的第一源漏极71，所述第一有源岛设置在所述缓冲层上，所述缓冲层上与所述第一有源岛对应的位置处设置有凹槽221，所述第一有源岛的部分位于所述凹槽221中。

通过在第一有源岛的下方的缓冲层中设置凹槽221，非晶硅结晶形成第一有源岛时，凹槽221处的非晶硅接受的能量较低，温度较低，从而在结晶时将会以凹槽221处的非晶硅为晶核定向向周围长大结晶，从而使形成的第一有源岛的晶粒均一性较好，大幅度改驱动薄膜晶体管电性的均一性，提高tft阵列基板的性能。

具体的，所述第一有源岛包括第一主动区31和第一离子掺杂区32，所述缓冲层上与所述第一主动区31和所述第一离子掺杂区32对应的位置处均设置有凹槽221。

通过设置多个凹槽221，并且凹槽221与第一主动区31和第一离子掺杂区32对应，进一步提高结晶形成的第一有源岛的晶粒大小均一性。

需要说明的是，图1中仅示意了3个与第一离子掺杂区32和第一主动区31对应的凹槽221，在实际实施中，还可以在所述缓冲层上与所述第一有源岛对应的任意位置处设置凹槽221，并且凹槽221的数量可以为4个、5个或更多个。

进一步的，所述凹槽221等间距排布，并且，所有所述凹槽221的形状和大小均相同。

通过形状和大小均相同且等距排布的多个凹槽221，在利用准分子镭射退火使非晶硅结晶时，使各个凹槽221中的非晶硅受热更均匀，且结晶时间更统一，从而使结晶后的多晶硅的晶粒均一性更好。

进一步的，所述缓冲层包括第一缓冲层21和设置在所述第一缓冲层21上的第二缓冲层22；所述凹槽221设置在第二缓冲层22上，并且，所述凹槽221的深度小于所述第二缓冲层22的厚度。

需要说明的是，所述第一缓冲层21的构成材料包括但不限于氮化硅，所述第二缓冲层22的构成材料包括但不限于氧化硅。

具体的，所述显示器件板还包括设置在所述缓冲层上且覆盖所述第一有源岛的栅极绝缘层40、设置在所述栅极绝缘层40上的层间介质层60、设置在所述层间介质层60上的钝化层80、设置在所述钝化层80上的平坦层90，以及，设置在所述平坦层90上的发光层和像素定义层101。

其中，所述发光层的阳极金属层102与第一源漏极71电性连接；所述驱动薄膜晶体管还包括设置在所述栅极绝缘层40上的第一栅极51，所述第一源漏极71设置在所述层间介质层60上且通过过孔与第一离子掺杂区32接触连接。

具体的，所述开关薄膜晶体管包括设置在所述缓冲层上的第二有源岛、设置在所述栅极绝缘层40上的第二栅极52，以及，设置在所述层间介质层60上且与所述第二有源岛电性连接的第二源漏极72。

其中，所述第二有源岛包括第二主动区33和第二离子掺杂区34，所述第二源漏极72通过过孔与第二离子掺杂区34接触连接。

需要说明的是，图1中仅示意了在与第一有源岛对应的位置处设置凹槽221的情况，在一实施方式中，也可在与第一有源岛和第二有源岛对应的位置处均设置凹槽221。

基于上述tft阵列基板，本发明还提供一种tft阵列基板的制备方法，如图2所示，包括以下步骤：

s10、在衬底基板10上形成缓冲层；

s20、在所述缓冲层上形成凹槽221；

s30、在所述缓冲层上形成填充凹槽221的非晶硅层；

s40、对所述非晶硅层进行结晶化处理，以形成多晶硅层；

s50、对所述多晶硅层进行图案化处理，以形成第二有源岛以及填充所述凹槽221的第一有源岛；

s60、在所述缓冲层上形成覆盖所述第一有源岛和所述第二有源岛的栅极绝缘层40；

s70、在所述栅极绝缘层40上形成栅极金属层和层间介质层60，所述栅极金属层包括与第一有源岛对应的第一栅极51，以及，与所述第二有源岛对应的第二栅极52；

s80、在所述层间介质层60上形成源漏金属层和钝化层80，所述源漏金属层包括与第一有源岛电性连接的第一源漏极71，以及，与所述第二有源岛电性连接的第二源漏极72；

s90、在所述钝化层80上形成平坦层90、像素定义层101和发光层。

非晶硅层进行结晶时，通过凹槽221使位于凹槽221内的非晶硅实现定向结晶从而改善晶粒的均一性，从而改善驱动薄膜晶体管的电性均一性。

参见图3至图7所示，图3至图7为制备tft基板的流程示意图。

如图3所示，在所述衬底基板10上形成第一缓冲层21，在所述第一缓冲层21上形成第二缓冲层22。

其中，所述第一缓冲层21的构成材料包括但不限于氮化硅，所述第二缓冲层22的构成材料包括但不限于氧化硅。

如图4所示，在所述第一缓冲层21上形成多个凹槽221，所有凹槽221等间距排布且所有所述凹槽221的形状和大小均相同。

进一步的，在所述步骤s20中，利用半掩膜掩膜板在所述第一缓冲层21上形成凹槽221。

如图5所示，在所述第一缓冲层21上形成填充凹槽221的非晶硅层，对所述非晶硅层进行结晶化处理，以形成多晶硅层后，对所述多晶硅层进行图案化处理，以形成第二有源岛以及填充所述凹槽221的第一有源岛。

其中，所述第一有源岛包括第一主动区31和第一离子掺杂区32，所述缓冲层上与所述第一主动区31和所述第一离子掺杂区32对应的位置处均设置有凹槽221。

如图6所示，在所述第一缓冲层21上形成覆盖所述第一有源岛和所述第二有源岛的栅极绝缘层40。

在所述栅极绝缘层40上形成栅极金属层，并对所述栅极金属层进行图案化处理，以形成与第一有源岛对应的第一栅极51和与所述第二有源岛对应的第二栅极52后，在所述栅极绝缘层40上形成覆盖所述第一栅极51和所述第二栅极52的层间介质层60。

在所述层间介质层60上形成源漏金属层，对所述源漏金属层进行图案化处理，以形成与所述第一有源岛电性连接的第一源漏极71，以及，与所述第二有源岛电性连接的第二源漏极72。

如图7所示，在所述层间介质层60上形成覆盖所述源漏金属层的钝化层80后，在所述钝化层80上形成平坦层90，在所述平坦层90上形成像素定义层101和发光层，在所述像素定义层101上围绕所述显示区设置围坝103；其中，所述发光层的阳极金属层102与所述第一源漏极71电性连接。

其中，所述平坦层90、所述像素定义层101和所述围坝103的构成材料均为有机材料聚酰亚胺。

本发明的有益效果为：通过在缓冲层上与驱动薄膜晶体管的第一有源岛对应的位置处设置凹槽221，并在缓冲层上形成填充凹槽221的非晶硅层，通过非晶硅层结晶形成第一有源岛时，凹槽221处的非晶硅接受的能量较低，温度较低，从而在结晶时将会以凹槽221处的非晶硅为晶核定向向周围长大结晶，从而使形成的第一有源岛的晶粒均一性较好，大幅度改驱动薄膜晶体管电性的均一性，提高tft阵列基板的性能。

综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。