半导体器件的测试电路及测试方法与流程

本发明涉及半导体技术领域，尤其涉及一种半导体器件的测试电路及测试方法。

背景技术：

在半导体器件的制造过程中，需要对半导体器件进行保护，例如采用保护二极管避免等离子体损坏(plasmadamage)。

具体而言，以所述半导体器件为金氧半场效晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)器件为例，通常在制造过程中，需要采用离子注入工艺，向mosfet器件的栅极(gate)注入离子，此时容易由于离子残留而形成离子损伤。

在现有技术中，存在一种在制造过程中添加保护器件，例如添加保护二极管(protectiondiode)，以排出多余的注入离子的方法，然而在对该半导体器件进行测试时，所述保护二极管容易形成漏电流(leakage)，导致测试结果受到影响。

亟需一种半导体器件的测试电路及测试方法，降低所述保护器件对测试结果的影响。

技术实现要素：

本发明解决的技术问题是提供一种半导体器件的测试电路及测试方法，可以避免保护器件对测试结果的影响。

为解决上述技术问题，本发明实施例提供一种半导体器件的测试电路，所述半导体器件具有栅极，所述测试电路包括：保护器件，所述保护器件的第一端接地；连接器件，所述连接器件的第一端与所述栅极耦接，第二端与所述保护器件的第二端耦接，所述连接器件用于提供所述保护器件与所述栅极之间的连接通路；电源，与所述栅极耦接，用于在上电时向所述连接器件提供关断电压，以使所述连接通路从导通接切换至关断。

可选的，所述连接器件选自耗尽型mos器件以及熔丝。所述耗尽型mos器件包括耗尽型nmos器件以及耗尽型pmos器件；所述熔丝包括金属熔丝、多晶硅熔丝以及电可编程熔丝。

可选的，所述半导体器件选自：mosfet器件、finfet器件、tfet器件以及ofet器件。

可选的，所述mosfet器件选自：耗尽型nmos器件、耗尽型pmos器件、增强型nmos器件以及增强型pmos器件。

可选的，所述电源为可调电源，且用于向所述半导体器件提供测试电压。

为解决上述技术问题，本发明实施例提供一种所述半导体器件具有栅极，测试电路包括：保护器件，所述保护器件的第一端接地；连接器件，所述连接器件的第一端与所述栅极耦接，第二端与所述保护器件的第二端耦接，所述连接器件用于提供所述保护器件与所述栅极之间的连接通路；所述测试方法包括：向所述连接器件提供关断电压，且所述关断电压的绝对值大于预设阈值，以使所述连接通路从导通接切换至关断；向所述半导体器件的栅极提供测试电压，以对所述半导体器件进行测试。

可选的，所述连接器件选自耗尽型mos器件以及熔丝。

可选的，所述连接器件为耗尽型nmos器件，向所述连接器件提供关断电压，且所述关断电压的绝对值大于预设阈值，以使所述连接器件从连通变为关断包括：向所述耗尽型nmos器件提供负电压，且所述负电压的绝对值大于预设阈值，以使所述耗尽型nmos器件关断。

可选的，所述连接器件为耗尽型pmos器件，向连接器件提供关断电压，且所述关断电压的绝对值大于预设阈值，以使所述连接器件从连通变为关断包括：向所述耗尽型pmos器件提供正电压，且所述正电压的绝对值大于预设阈值，以使所述耗尽型pmos器件关断。

可选的，所述连接器件为熔丝，向连接器件提供关断电压，且所述关断电压的绝对值大于预设阈值，以使所述连接器件从连通变为关断包括：向所述熔丝提供正电压，且所述正电压的绝对值大于预设阈值，以使所述熔丝关断；或者，向所述熔丝提供负电压，且所述负电压的绝对值大于预设阈值，以使所述熔丝关断。

与现有技术相比，本发明实施例的技术方案具有以下有益效果：

在本发明实施例中，提供一种半导体器件的测试电路，所述半导体器件具有栅极，所述测试电路包括：保护器件，所述保护器件的第一端接地；连接器件，所述连接器件的第一端与所述栅极耦接，第二端与所述保护器件的第二端耦接，所述连接器件用于提供所述保护器件与所述栅极之间的连接通路；电源，与所述栅极耦接，用于在上电时向所述连接器件提供关断电压，以使所述连接通路从导通接切换至关断。采用上述方案，通过设置第一端与所述栅极耦接、第二端与所述保护器件的第二端耦接的连接器件，可以在所述连接通路从导通接切换至关断之后，断开所述保护器件与所述半导体器件之间的电连接，相比于现有技术中，在对该半导体器件进行测试时，所述保护器件容易发生漏电并导致测试结果受到影响，采用本发明实施例的方案，由于保护器件与半导体器件之间为关断状态，可以避免保护器件对测试结果的影响。

进一步，所述连接器件可以采用耗尽型mos器件以及熔丝等多种器件，有助于根据具体情况选择适当的方式。

附图说明

图1是现有技术中一种半导体器件的测试电路的示意图；

图2是本发明实施例中一种半导体器件的测试电路的示意图；

图3是本发明实施例中另一种半导体器件的测试电路的示意图；

图4是本发明实施例中一种半导体器件的测试方法的流程图。

具体实施方式

在现有的半导体器件制造工艺中，通常会采用保护器件对半导体器件进行保护。例如采用保护二极管用于避免等离子体损坏。

具体而言，在采用等离子体刻蚀等工艺制造半导体器件时，等离子体可能存在残留现象。例如在制造n型金属-氧化物-半导体(n-metal-oxide-semiconductor，nmos)时，会存在等离子体残留在栅极处。

参照图1，图1是现有技术中一种半导体器件的测试电路的示意图。所述半导体器件可以为nmos器件11，所述半导体器件的测试电路可以包括：

保护器件，所述保护器件的第一端接地，第二端与nmos器件11的栅极连接；

测试电源13，用于在测试时提供测试电压。

具体地，所述保护器件可以为保护二极管(protectiondiode)12。

更具体而言，在制造过程中，通过制造保护二极管12，可以形成在栅极与接地端(ground)之间的单向通路，以促使残留的等离子体流到接地端，从而有助于避免等离子体损坏。

本发明的发明人经过研究发现，在对所述半导体器件进行测试，例如在测试i_vg曲线时，会在栅极上加入变化的测试电压，例如从负值到正值步进式变化的测试电压。当在栅极上加负压时，保护二极管12会发生导通，进而产生漏电流，影响测试结果。此外，虽然在制造过程中，所述保护二极管12有助于避免等离子体损坏，然而在芯片的工作过程中，所述保护二极管12却容易增大发生栅诱导漏极泄漏电流(gate-induceddrainleakage，gidl)效应的可能性。

在本发明实施中，提供一种半导体器件的测试电路，所述半导体器件具有栅极，所述测试电路包括：保护器件，所述保护器件的第一端接地；连接器件，所述连接器件的第一端与所述栅极耦接，第二端与所述保护器件的第二端耦接，所述连接器件用于提供所述保护器件与所述栅极之间的连接通路；电源，与所述栅极耦接，用于在上电时向所述连接器件提供关断电压，以使所述连接通路从导通接切换至关断。采用上述方案，通过设置第一端与所述栅极耦接、第二端与所述保护器件的第二端耦接的连接器件，可以在所述连接通路从导通接切换至关断之后，断开所述保护器件与所述半导体器件之间的电连接，相比于现有技术中，在对该半导体器件进行测试时，所述保护器件容易发生漏电并导致测试结果受到影响，采用本发明实施例的方案，由于保护器件与半导体器件之间为关断状态，可以避免保护器件对测试结果的影响。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参照图2，图2是本发明实施例中一种半导体器件的测试电路的示意图。所述半导体器件21可以具有栅极，所述测试电路可以包括：

保护器件22，所述保护器件22的第一端接地；

连接器件24，所述连接器件24的第一端与所述栅极耦接，第二端与所述保护器件22的第二端耦接，所述连接器件24用于提供所述保护器件22与所述栅极之间的连接通路；

电源23，与所述栅极耦接，用于在上电时向所述连接器件24提供关断电压，以使所述连接通路从导通接切换至关断。

进一步地，所述连接器件24可以选自耗尽型mos器件以及熔丝。

具体地，如图2示出的连接器件24为耗尽型mos器件。

在具体实施中，通过向所述连接器件24提供关断电压，且所述关断电压的绝对值大于预设阈值，可以使所述连接通路从导通接切换至关断，从而在进一步在对所述半导体器件21进行测试时，由于保护器件22与半导体器件21之间为关断状态，可以避免保护器件22对测试结果的影响。

具体而言，例如在测试i_vg曲线时，会在栅极上加入变化的测试电压，例如从负值到正值步进式变化的测试电压。当在栅极上加负压时，由于保护二极管与半导体器件21之间为关断状态，可以避免保护二极管产生漏电流，影响测试结果。

进一步地，所述耗尽型mos器件可以包括耗尽型nmos器件以及耗尽型pmos器件。

其中，当所述耗尽型mos器件为耗尽型nmos器件时，可以采用电源23在上电时，向所述耗尽型nmos器件提供负电压，且所述负电压的绝对值大于预设阈值，以使所述耗尽型nmos器件关断。

具体地，所述预设阈值可以根据所述耗尽型nmos器件的关断电压的大小设定，本发明实施例对此不做限制。

其中，当所述耗尽型mos器件为耗尽型pmos器件时，可以采用电源23在上电时，向所述耗尽型pmos器件提供正电压，且所述正电压的绝对值大于预设阈值，以使所述耗尽型pmos器件关断。

具体地，所述预设阈值可以根据所述耗尽型pmos器件的关断电压的大小设定，本发明实施例对此不做限制。

进一步地，所述半导体器件21可以选自：金氧半场效晶体管(metal-oxide-semiconductorfield-effecttransistor，mosfet)器件、鳍式场效应晶体管(finfield-effecttransistor，finfet)器件、隧穿场效应晶体管(tunnelingfield-effecttransistor，tfet)器件以及有机场效应晶体管(organicfield-effecttransistor，ofet)器件。

优选地，可以设置所述半导体器件21为mosfet器件，由于在mosfet器件的测试过程中，发生等离子体损坏的问题较多，采用本发明实施例的方案，一方面可以在制造过程中采用保护器件22对mosfet器件进行保护，另一方面可以有效地避免保护器件22对测试结果的影响。

更进一步地，所述mosfet器件可以选自：耗尽型nmos器件、耗尽型pmos器件、增强型nmos器件以及增强型pmos器件。

在具体实施中，由于在上述几种mosfet器件的测试过程中，发生等离子体损坏的问题较多，采用本发明实施例的方案，一方面可以在制造过程中采用保护器件22对上述几种mosfet器件进行保护，另一方面可以有效地避免保护器件22对测试结果的影响。

进一步地，所述电源23可以设置为可调电源，且用于向所述半导体器件21提供测试电压。

具体而言，例如在测试i_vg曲线时，会在栅极上加入变化的测试电压，例如从负值到正值步进式变化的测试电压，在本发明实施例中，通过设置电源23为可调电源，可以提高便利性。

在本发明实施例中，通过设置第一端与所述栅极耦接、第二端与所述保护器件22的第二端耦接的连接器件24，可以在所述连接通路从导通接切换至关断之后，断开所述保护器件22与所述半导体器件21之间的电连接，相比于现有技术中，在对该半导体器件进行测试时，所述保护器件容易发生漏电并导致测试结果受到影响，采用本发明实施例的方案，由于保护器件22与半导体器件21之间为关断状态，可以避免保护器件22对测试结果的影响。

参照图3，图3是本发明实施例中另一种半导体器件的测试电路的示意图。所述半导体器件31可以具有栅极，所述测试电路可以包括：

保护器件32，所述保护器件32的第一端接地；

连接器件34，所述连接器件34的第一端与所述栅极耦接，第二端与所述保护器件32的第二端耦接，所述连接器件34用于提供所述保护器件32与所述栅极之间的连接通路；

电源33，与所述栅极耦接，用于在上电时向所述连接器件34提供关断电压，以使所述连接通路从导通接切换至关断。

进一步地，所述连接器件34可以选自耗尽型mos器件以及熔丝。具体地，如图3示出的连接器件34为熔丝(fuse)，又称为保险丝。

在制造过程中，保护二极管可以对器件进行保护，且由于电流较小，熔丝和保护二极管均可以正常工作；在测试时，可以通过添加较大的关断电压，将熔丝断开。

在具体实施中，通过向所述连接器件34提供关断电压，且所述关断电压的绝对值大于预设阈值，可以使所述连接通路从导通接切换至关断，从而在进一步在对所述半导体器件31进行测试时，由于保护器件32与半导体器件31之间为关断状态，可以避免保护器件32对测试结果的影响。

具体而言，例如在测试i_vg曲线时，会在栅极上加入变化的测试电压，例如从负值到正值步进式变化的测试电压。当在栅极上加负压时，由于保护二极管与半导体器件31之间为关断状态，可以避免保护二极管产生漏电流，影响测试结果。

进一步地，所述熔丝可以包括金属熔丝(metalfuse)、多晶硅熔丝(polyfuse)以及电可编程熔丝(electricallyprogrammablefuse)。

优选地，可以采用金属熔丝，有助于更灵活地实现使所述连接通路从导通接切换至关断。

其中，可以采用正电压或负电压关断所述熔丝。

在一种具体实施方式中，可以向所述熔丝提供正电压，且所述正电压的绝对值大于预设阈值，以使所述熔丝关断。

具体地，所述预设阈值可以根据所述熔丝的关断电压的大小设定，本发明实施例对此不做限制。

在另一种具体实施方式中，可以向所述熔丝提供负电压，且所述负电压的绝对值大于预设阈值，以使所述熔丝关断。

具体地，所述预设阈值可以根据所述熔丝的关断电压的大小设定，本发明实施例对此不做限制。

在本发明实施例中，通过设置第一端与所述栅极耦接、第二端与所述保护器件32的第二端耦接的连接器件34，可以在所述连接通路从导通接切换至关断之后，断开所述保护器件32与所述半导体器件31之间的电连接，相比于现有技术中，在对该半导体器件进行测试时，所述保护器件容易发生漏电并导致测试结果受到影响，采用本发明实施例的方案，由于保护器件32与半导体器件31之间为关断状态，可以避免保护器件32对测试结果的影响。

参照图4，图4是本发明实施例中一种半导体器件的测试方法的流程图。所述半导体器件具有栅极，测试电路包括：保护器件，所述保护器件的第一端接地；连接器件，所述连接器件的第一端与所述栅极耦接，第二端与所述保护器件的第二端耦接，所述连接器件用于提供所述保护器件与所述栅极之间的连接通路。

所述半导体器件的测试方法可以包括步骤s41至步骤s42：

步骤s41：向所述连接器件提供关断电压，且所述关断电压的绝对值大于预设阈值，以使所述连接通路从导通接切换至关断；

步骤s42：向所述半导体器件的栅极提供测试电压，以对所述半导体器件进行测试。

进一步地，所述连接器件可以选自耗尽型mos器件以及熔丝。

进一步地，所述连接器件可以为耗尽型nmos器件，向所述连接器件提供关断电压，且所述关断电压的绝对值大于预设阈值，以使所述连接器件从连通变为关断的步骤可以包括：向所述耗尽型nmos器件提供负电压，且所述负电压的绝对值大于预设阈值，以使所述耗尽型nmos器件关断。

进一步地，所述连接器件可以为耗尽型pmos器件，向连接器件提供关断电压，且所述关断电压的绝对值大于预设阈值，以使所述连接器件从连通变为关断的步骤可以包括：向所述耗尽型pmos器件提供正电压，且所述正电压的绝对值大于预设阈值，以使所述耗尽型pmos器件关断。

进一步地，所述连接器件可以为熔丝，向连接器件提供关断电压，且所述关断电压的绝对值大于预设阈值，以使所述连接器件从连通变为关断的步骤可以包括：向所述熔丝提供正电压，且所述正电压的绝对值大于预设阈值，以使所述熔丝关断；或者，向所述熔丝提供负电压，且所述负电压的绝对值大于预设阈值，以使所述熔丝关断。

进一步地，所述耗尽型mos器件可以包括耗尽型nmos器件以及耗尽型pmos器件；所述熔丝包括金属熔丝、多晶硅熔丝以及电可编程熔丝。

进一步地，所述半导体器件可以选自：mosfet器件、finfet器件、tfet器件以及ofet器件。

进一步地，所述mosfet器件可以选自：耗尽型nmos器件、耗尽型pmos器件、增强型nmos器件以及增强型pmos器件。

进一步地，所述电源可以为可调电源，且用于向所述半导体器件提供测试电压。

在本发明实施例中，通过设置第一端与所述栅极耦接、第二端与所述保护器件的第二端耦接的连接器件，可以在所述连接通路从导通接切换至关断之后，断开所述保护器件与所述半导体器件之间的电连接，相比于现有技术中，在对该半导体器件进行测试时，所述保护器件容易发生漏电并导致测试结果受到影响，采用本发明实施例的方案，由于保护器件与半导体器件之间为关断状态，可以避免保护器件对测试结果的影响。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。