一种基于硅通孔互连的高密度三维集成螺旋电感器的制作方法

本发明属于三维集成微波滤波器领域，具体涉及一种基于硅通孔互连的高密度三维集成螺旋电感器。

背景技术：

电感器是现代通信系统中基本元器件之一，被广泛应用于各种单元电路及系统中。随着各种设计及工艺技术的发展，各种有源器件按照摩尔定律逐年等比例缩小，推动集成电路乃至电子系统尺寸不断减小、集成的功能也日渐增多，然而，电感、电容器等无源器件的减小幅度却远远落后，逐渐成为电子通讯系统的小型化、集成化发展的主要瓶颈。

根据电磁场理论，电感器的电感值主要取决于其中存储的磁场能量值。目前电感的提升主要有两个发展方向：一是增大磁场储能区域，从而增加电感值，但是单位面积的储能效率并没提高，而且尺寸的增大进一步加剧了集成化和微型化的难度；二是采用磁性材料作为电感器的磁芯，从而提高其储能效率，但是磁芯材料的填充和加工不可避免地提高了工艺的成本和难度。

技术实现要素：

为了解决现有技术中存在的上述问题，本发明提供了一种基于硅通孔互连的高密度三维集成螺旋电感器。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种基于硅通孔互连的高密度三维集成螺旋电感器，包括：

第一金属层，包括若干第一螺旋子电感；

第一介质层，位于所述第一金属层上；

半导体衬底，位于所述第一介质层上，所述半导体衬底中设置若干通孔，所述通孔中设置介质环和金属柱，所述介质环位于所述金属柱和所述半导体衬底之间，所述金属柱贯穿所述第一介质层并且连接所述第一螺旋子电感；

第二介质层，位于所述半导体衬底上，所述金属柱贯穿所述第二介质层；

第二金属层，位于所述第二介质层上，包括若干第二螺旋子电感，所述第二螺旋子电感连接所述金属柱；

其中，所述第一螺旋子电感、所述金属柱和所述第二螺旋子电感形成三维螺旋电感，若干组所述三维螺旋电感之间依次连接。

在本发明的一个实施例中，所述第一螺旋子电感包括由内到外依次连接的第一金属线圈、第二金属线圈和第三金属线圈；

其中，所述第一金属线圈与所述金属柱连接；所述第一金属线圈、所述第二金属线圈、所述第三金属线圈的宽度依次递增；相邻所述第三金属线圈中的电流方向相同。

在本发明的一个实施例中，所述第二螺旋子电感包括由内到外依次连接的第四金属线圈、第五金属线圈和第六金属线圈；

其中，所述第四金属线圈与所述金属柱连接；所述第四金属线圈、所述第五金属线圈、所述第六金属线圈的宽度依次递增；相邻所述第六金属线圈中的电流方向相同。

在本发明的一个实施例中，相邻所述第三金属线圈与所述第六金属线圈中的电流方向相同。

在本发明的一个实施例中，所述第一螺旋子电感的个数为偶数，且所述第二螺旋子电感与所述第一螺旋子电感一一对应。

在本发明的一个实施例中，所述第一螺旋子电感和所述第二螺旋子电感的形状均为方形。

在本发明的一个实施例中，所述金属柱垂直连接所述第一螺旋子电感与所述第二螺旋子电感。

在本发明的一个实施例中，所述第一介质层的厚度为1～3μm。

在本发明的一个实施例中，所述半导体衬底的厚度为50～100μm，所述通孔的直径为2～10μm，所述介质环的厚度为1～3μm。

在本发明的一个实施例中，所述第二介质层的厚度为1～3μm。

与现有技术相比，本发明的有益效果：

本发明通过通孔中的金属柱将第一螺旋子电感与第二螺旋子电感互连形成高密度三维集成螺旋电感器，该电感器结构简单、芯片利用率高、占用尺寸小、磁场密度强，同时不需要引入额外磁性材料，工艺难度小、成本低，非常适于电感器的高密度集成，对于电子、通讯系统的集成化和微型化发展具有很好的推动作用。

附图说明

图1为本发明实施例提供的一种基于硅通孔互连的高密度三维集成螺旋电感器的结构示意图；

图2为本发明实施例提供的一种基于硅通孔互连的高密度三维集成螺旋电感器的剖面图；

图3为本发明实施例提供的一种第一金属层的结构示意图；

图4为本发明实施例提供的一种相邻第三金属线圈中的电流方向相同的示意图；

图5为本发明实施例提供的一种第一介质层的结构示意图；

图6为本发明实施例提供的一种半导体衬底的结构示意图；

图7为本发明实施例提供的一种第二介质层的结构示意图；

图8为本发明实施例提供的一种第二金属层的结构示意图；

图9为本发明实施例提供的一种三维集成螺旋电感器的电流方向及磁场耦合模型图。

具体实施方式

下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。

实施例一

请参见图1和图2，图1为本发明实施例提供的一种基于硅通孔互连的高密度三维集成螺旋电感器的结构示意图，图2为本发明实施例提供的一种基于硅通孔互连的高密度三维集成螺旋电感器的剖面图，包括：第一金属层1，包括若干第一螺旋子电感11；第一介质层2，位于第一金属层1上；半导体衬底3，位于第一介质层2上，在半导体衬底3中设置有若干通孔，通孔中设置有介质环31和金属柱32，介质环31位于金属柱32和半导体衬底3之间；第二介质层4，位于半导体衬底3上，金属柱32贯穿第二介质层4；第二金属层5，位于第二介质层4上，包括若干第二螺旋子电感51，第二螺旋子电感51通过金属柱32与第一螺旋子电感11连接；其中，若干第一螺旋子电感11、若干金属柱32和若干第二螺旋子电感51形成若干组三维螺旋电感10，若干组三维螺旋电感10之间依次互连，从而形成三维集成螺旋电感器。

请参见图3，图3为本发明实施例提供的一种第一金属层的结构示意图，第一金属层1包括若干第一螺旋子电感11和介质，若干第一螺旋子电感11嵌入介质中共同形成第一金属层1；第一螺旋子电感11的材料为铜或铝，介质的材料为二氧化硅或者氮化硅或者氮氧化物，其中，本发明实施例所涉及的氮氧化物是指半导体和微电子领域中的氮氧化物体系半导体材料，如taon等；第一金属层11的厚度为1～5μm，优选为3μm。

若干第一螺旋子电感11的形状相似，可以为圆形、三角形、梯形或不规则形状等；优选的，第一螺旋子电感11的形状为方形，方形螺旋电感可以最大程度上减小三维集成螺旋电感的面积，实现磁场密度最大化。其中，相似是指，除若干第一螺旋子电感的绕线方向外，其形状是相同的。进一步的，若干方形螺旋子电感在第一金属层1上均匀分布，形成规整的矩形，以减小三维集成螺旋电感的面积，并使得螺旋子电感之间实现良性耦合和三维叠加。

第一螺旋子电感11具有多层金属线圈，多层金属线圈依次连接形成空心结构的螺旋电感，层数根据设计需求而定；多层金属线圈的宽度可以相等，也可以不等，优选的，多层线圈的宽度由内到外依次递增；金属线圈之间的间距可以相同，也可以不相同，优选的，金属线圈之间的间距相同。综合考虑电感器的面积、成本、工艺可行性及性能，金属线圈的宽度为1～5μm，线圈之间的间距为3～7μm。进一步的，最内层金属线圈的内引线与金属柱进行连接。

在一个具体实施例中，第一螺旋子电感11包括由内到外依次连接的第一金属线圈111、第二金属线圈112和第三金属线圈113，第一金属线圈111由连接金属柱32的内引线引出，然后依次连接第二金属线圈112和第三金属线圈113，从而形成空心结构的第一螺旋子电感11；第一金属线圈111、第二金属线圈112、第三金属线圈113的宽度依次递增，第一金属线圈111的宽度为1μm，第二金属线圈112的宽度为3μm，第三金属线圈113的宽度为5μm；第一金属线圈111、第二金属线圈112、第三金属线圈113之间的间距相同，均为5μm。

采用金属线圈宽度依次递增并且连接成空心结构的设计，一方面可以减小电感金属线的面积，从而减小电感与半导体衬底之间的寄生电容，从而提高电感自谐振频率和品质因数，提高磁场储能效率；另一方面通过减小电感金属线的宽度减小电感与半导体衬底之间磁场耦合，从而减小电感在硅衬底中引入的磁场涡流，同样有利于提高电感的磁场储能效率和品质因数。

在一个具体实施例中，相邻方形第一螺旋子电感11的形状、高度、宽度、金属线圈宽度、金属线圈的间距均相同，并且相邻第一螺旋子电感并列或平行分布，因此，第一螺旋子电感的第三金属线圈相邻。在进行第一螺旋子电感绕线方向的设计时，其原则为：相邻第三金属线圈中的电流方向相同，以此来决定第一螺旋子电感的金属线圈的引出方向以及绕线方向；请参见图4，图4为本发明实施例提供的一种相邻第三金属线圈中的电流方向相同的示意图，图4中，两个第一螺旋电感之间相邻的第三金属线圈中的电流相同。

相邻第三金属线圈中的电流方向相同，根据电磁学理论，同向电场产生同向的感应磁场，从而形成良性耦合和三维叠加，提高三维集成螺旋电感器的电感密度。

请参见图5，图5为本发明实施例提供的一种第一介质层的结构示意图。第一介质层2位于第一金属层1上，金属柱32贯穿第一介质层2。

第一介质层2的材料为二氧化硅或者氮化硅或者氮氧化物，其作用为实现底部金属层与半导体衬底3之间的电学隔离，约束电流在设计通道内流通。其中，氮氧化物是指半导体和微电子领域中的氮氧化物体系半导体材料，如taon等。

设置第一介质层2可以避免第一螺旋子电感在半导体衬底内产生感生涡流电场，从而避免电感内引入额外的电磁泄漏和介质损耗，提高电感的自谐振频率和品质因数，提高三维集成螺旋电感器的性能。

考虑寄生参数和工艺成本，第一介质层2的厚度为1～3μm，优选2μm；第一介质层采用较薄的厚度，不仅会降低滤波器的寄生电容，保证滤波器的性能，而且工艺成本较低，有利于芯片散热。

进一步的，第一介质层2中设置有若干通孔，若干通孔与半导体衬底3中的通孔一一对应，金属柱32贯穿通孔与第一螺旋子电感11连接。

需要说明的是，由于介质环的材料与介质层的材料一致，因此在介质层的通孔中直接填充金属柱，而不需要在金属柱外侧包裹介质环。

请参见图6，图6为本发明实施例提供的一种半导体衬底的结构示意图。半导体衬底3位于第一介质层2上，作为第一螺旋子电感11和第二螺旋子电感51的基板，为螺旋子电感提供支撑作用。半导体衬底3的材料可以为高阻硅或/和低阻硅，优选为高阻硅，采用高阻硅兼容性好，成本低，并且介质损耗小，电感器质量较好。具体的，半导体衬底3的厚度为50～100μm，50～100μm厚的半导体衬底使得刻蚀深孔和金属填充易于操作，并且降低电感器成本。

半导体衬底3中设置有通孔，通孔的个数与第一螺旋子电感的个数一一对应。通孔中填充金属柱32，金属柱32实现第一金属层1与第二金属层5之间的互连，具体的，金属柱32贯穿第一介质层2以连接第一螺旋子电感11，并且使得第一螺旋子电感11和第二螺旋子电感51串联起来。进一步的，金属柱32垂直连接第一螺旋子电感11和第二螺旋子电感51，使得第一螺旋子电感11与第二螺旋子电感51在中心位置、金属线圈、轮廓都完全对准。

具体的，通孔的直径为2～10μm，高度为50～100μm；金属柱32的直径与通孔的一致，高度为第一介质层2、半导体衬底3和第二介质层4之和；金属柱31的材料为铜或铝，其作用为实现顶部金属层与底部金属层之间的互连。

在一个具体实施例中，通孔中设置有介质环32，介质环32位于金属柱32和半导体衬底3之间；介质环31的材料为二氧化硅或者氮化硅或者氮氧化物，介质环的作用为实现金属柱与半导体衬底之间的电学隔离，避免金属中的部分电流流入半导体衬底中，造成导体损耗，降低滤波器的性能。介质环31的厚度为1～3μm，介质环31的高度与通孔的高度一致，金属柱和介质环将通孔填充满，此时金属柱的直径为1～9μm。

请参见图7，图7为本发明实施例提供的一种第二介质层的结构示意图。第二介质层4设置在半导体衬底上，金属柱32贯穿第二介质层4。

第二介质层4的材料为二氧化硅或者氮化硅或者氮氧化物，其作用为实现顶部金属层与半导体衬底之间的电学隔离，约束电流在设计通道内流通。其中，氮氧化物是指半导体和微电子领域中的氮氧化物体系半导体材料，如taon等。

设置第二介质层4可以避免第二螺旋子电感在半导体衬底内产生感生涡流电场，从而避免电感内引入额外的电磁泄漏和介质损耗，提高电感的自谐振频率和品质因数，提高三维集成螺旋电感器的性能。

考虑寄生参数和工艺成本，第二介质层4的厚度为1～3μm，优选2μm，选用1～3μm厚度的第二介质层，不仅会降低滤波器的寄生电容，保证滤波器的性能，而且工艺成本较低，有利于芯片散热。

进一步的，第二介质层4中设置有若干通孔，若干通孔与半导体衬底中的通孔一一对应，金属柱32贯穿通孔与第二螺旋子电感51连接。

需要说明的是，由于介质环的材料与介质层的材料一致，因此在介质层的通孔中直接填充金属柱，而不需要在金属柱外侧包裹介质环。

请参见图8，图8为本发明实施例提供的一种第二金属层的结构示意图。第二金属层5位于第二介质层4上，包括若干第二螺旋子电感51和介质，若干第二螺旋子电感51嵌入介质中共同形成第二金属层5。第二螺旋子电感51与金属柱32连接，进一步的，第二螺旋子电感51的内引线与金属柱32连接。

进一步的，关于第二螺旋子电感的设计参数请参见第一螺旋子电感，其中，设计参数包括第二螺旋子电感的材料、形状、金属线圈以及第二螺旋子电感在第二金属层上分布等。

在一个具体实施例中，第二螺旋子电感51包括由内到外依次连接的第四金属线圈511、第五金属线圈512和第六金属线圈513，第四金属线圈511、第五金属线圈512、第六金属线圈513的设计请参见第一金属线圈、第二金属线圈和第三金属线圈。

在一个具体实施例中，第二螺旋子电感51的第六金属线圈513相邻，相邻第六金属线圈513中的电流方向相同，同向电场产生同向的感应磁场，从而形成良性耦合和三维叠加，提高三维集成螺旋电感器的电感密度。

在一个具体实施例中，1个金属柱32的两端分别连接1个第一螺旋子电感11和1个第二螺旋子电感51，形成一组三维螺旋电感，若干第一螺旋子电感11、若干金属柱32、若干第二螺旋子电感51形成若干组三维螺旋电感10，若干组三维螺旋电感10之间依次互连，形成三维集成螺旋电感。进一步的，若干组三维螺旋电感10之间依次互连的方式为：相邻两组三维螺旋电感10中第一螺旋子电感11的外层金属线圈之间互相连接，或者两组三维螺旋电感中第二螺旋子电感51的外层金属线圈之间互相连接；依次是指：沿电流传输方向，若干组三维螺旋电感进行顺序串联。

进一步的，第一螺旋子电感11与所述第二螺旋子电感51相邻金属线圈的电流方向相同，具体为：在每一组三维螺旋电感中，第一螺旋子电感11与第二螺旋子电感51上下相邻，上下相邻的第一螺旋子电感11和第二螺旋子电感51中的电流方向相同；在相邻两组三维螺旋电感中，第一螺旋子电感11同层相邻的金属线圈中的电流相同，第二螺旋子电感51同层相邻的金属线圈中的电流相同，第一螺旋子电感11与第二螺旋子电感51对角相邻的金属线圈中的电流相同。

在一个具体实施例中，第一螺旋子电感11为方形，具有第一金属线圈111、第二金属线圈112和第三金属线圈113，相邻的第三金属线圈113中的电流方向相同；第二螺旋子电感51为方形，具有第四金属线圈511、第五金属线圈512和第六金属线圈513，相邻的第六金属线圈513中的电流方向相同；上下相邻的第一螺旋子电感11与第二螺旋子电感51中的电流方向相同；对角相邻的第一螺旋子电感11和第二螺旋子电感中51，第三金属线圈113和第六金属线圈513中的电流方向相同。

在一个具体实施例中，第一螺旋子电感11和第二螺旋子电感51的个数可以为奇数，也可以为偶数，并且第二螺旋子电感51的个数与第一螺旋子电感11的个数相同；也就是说，三维螺旋电感的组数可以为奇数，也可以为偶数。优选的，第一螺旋子电感11的个数均为偶数个，三维螺旋电感10为偶数组。

三维螺旋电感设计为偶数组，可以使得芯片的面积被充分利用，从而提高空间利用率，提高电感器的集成度，使得集成螺旋电感器的磁场密度较高。

进一步的，三维集成螺旋电感还包括输入端和输出端，输入端用于输入电流，输出端用于输出电流；输入端与第一螺旋子电感11或第二螺旋子电感51连接，输出端与第一螺旋子电感11或第二螺旋子电感51相连。具体的，当三维螺旋电感为奇数组时，输入端与第一螺旋子电感11、第二螺旋子电感51中任一个相连，输出端与第一螺旋子电感11、第二螺旋子电感51中另一个相连；当三维螺旋电感为偶数组时，输入端和输出端均与第一螺旋子电感11相连，或者输入端与输出端均与第二螺旋子电感51相连。进一步的，输入端和输出端均连接螺旋子电感的外层金属线圈。

请参见图9，图9为本发明实施例提供的一种三维集成螺旋电感器的电流方向及磁场耦合模型图。

结合图1和图8，第一螺旋子电感的个数为4个，分别为子电感l1、子电感l2、子电感l3、子电感l4，金属柱包括金属柱t1、金属柱t2、金属柱t3、金属柱t4，第二螺旋子电感的包括子电感l5、子电感l6、子电感l7、子电感l8。

输入端与l5连接，然后l5依次顺序连接t1、l1、l2、t2、l6、l7、t3、l3、l4、t4、l8，最后l8连接到输出端，从而实现一个输入端-电感-电感-输出端的串联，形成一个三维集成螺旋电感器；其中，金属柱t1、垂直连接l1与l5，t2垂直连接l2与l6、t3垂直连接l3与l7、t4垂直连接l4与l8。

进一步的，子电感l1～l8的电感线圈均为3圈，3圈金属线圈的宽度由内至外依次递增。

进一步的，同层子电感l1、l2、l3、l4的任意两个相邻的金属线圈中，电流方向均完全相同，根据电磁学理论，同向电场产生同向的感应磁场，这些磁场之间任意两个都呈现出良性耦合、正向叠加的结果；

同层子电感l5、l6、l7、l8的任意两个相邻的金属线圈中，电流方向均完全相同，根据电磁学理论，同向电场产生同向的感应磁场，这些磁场之间任意两个都呈现出良性耦合、正向叠加的结果；

上下子电感l1与l5之间、l2与l6之间、l3与l7之间、l4与l8之间的电流方向均完全一致，l1与l5之间、l2与l6之间、l3与l7之间、l4与l8之间相邻的金属线圈中的电流方向完全一致，两个电感磁场在三维方向上相互良性耦合和正向叠加；

对角子电感l5与l2、l1与l6、l6与l3、l2与l7、l7与l4、l3与l8、l8与l1、l4与l5之间相邻的金属线圈中的电流方向完全一致，两个电感磁场在三维方向上相互良性耦合和正向叠加；

通过4个金属柱的垂直互连，4个第一螺旋子电感、4个第二螺旋子电感组成一个相互耦合和叠加的三维集成螺旋电感，当电流从输入端流向输出端时，整个集成螺旋电感器的三维空间内充斥了一个高密度的磁场储能空间，其磁场密度、空间利用率、相互之间的良性耦合都远优于单个螺旋线圈，具有非常优越的相频特性。

本发明实施例通过通孔中的金属柱将第一螺旋子电感与第二螺旋子电感互连形成高密度三维集成螺旋电感器，该电感器结构简单、芯片利用率高、占用尺寸小、磁场密度强，同时不需要引入额外磁性材料，工艺难度小、成本低，非常适于电感器的高密度集成，对于电子、通讯系统的集成化和微型化发展具有很好的推动作用。

以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。