一种在印制电路板平面集成薄膜磁芯电感的方法及相关薄膜磁芯电感与流程

本发明属于印制电路技术领域，具体涉及一种在印制电路板平面集成薄膜磁芯电感的方法及相关薄膜磁芯电感。

背景技术：

埋嵌技术是实现电路板小型化、高集成度和高性能的方法之一，其将有源器件(activedevices,ad)或无源器件(passivedevices,pd)埋嵌于板内或嵌入腔体中。采用该技术能够明显减少连接点、外部焊盘和导通孔数量，缩短导线长度，提升电路板集成度，还能降低印制电路板寄生电感。在传统表面贴装器件中，电感元件面积占印制电路板的表面积较大，因此电感元件是影响产品小型化的技术瓶颈之一。

印制电路板(printedcircuitboard,pcb)埋嵌电感技术作为埋嵌无源元件技术中较为关键的部分，目前已经发展出诸多磁芯微电感结构，而集成磁芯薄膜电感器的关键工艺就是在空心电感表面形成磁芯层。传统的磁控溅射软磁材料制作微电感器件的磁芯薄膜，需要采用耐高温的硅片或陶瓷基板作为衬底，由于印制电路基板温度耐受性低，使得磁芯薄膜无法直接制作在印制电路基板上，因此不能满足与pcb工艺兼容的要求；并且，磁控溅射沉积磁芯薄膜的速率较低，而且当磁控溅射磁芯薄膜的厚度超过4μm，磁芯薄膜层内部就会产生很大的应力，这将为后面实现磁芯薄膜图形化的蚀刻工艺带来挑战。现阶段对磁芯薄膜的蚀刻有干蚀和湿蚀两种，干蚀经常会消耗大量时间导致基底长时间处于热环境，并且会导致磁性薄膜性能的退化，而湿蚀则会产生现严重的截槽问题。电镀软磁材料制作磁芯薄膜是一种成本较低的方法，适合较大横截面的微电感的制作，但该方法只适用于导电的软磁材料的制作；并且，传统电镀工艺为解决高频工作条件下的涡流效应的影响，需要采用叠片方式予以处理。通过丝网印刷工艺可以将铁氧体粉末和磁性复合材料(即磁性胶)制作微电感磁芯薄膜，虽然有较快的沉积速率，但是薄膜厚度较厚(通常达到几百微米级)，使得所得微电感器的电感密度较低和热稳定性较差。

综上所述，为克服现有技术的不足，亟需发展一种新的工艺以实现微电感器件的磁芯薄膜的制作，并且可实现与pcb印制电路工艺兼容。

技术实现要素：

针对现有微电感器件磁芯层制备所存在的问题，本发明提供一种利用耐高温金属作为载体，通过层压、刻蚀载体和图形转移制备印制电路平面集成电感磁芯层的方法，运用该方法制作薄膜磁芯电感课与pcb制作工艺兼容。

为了解决上述技术问题，本发明所采用的技术方案如下：

一方面，本发明提供一种在印制电路板平面集成薄膜磁芯电感的方法一种在印制电路板平面集成薄膜磁芯电感的方法，其特征在于，包括如下步骤；

步骤a：在耐高温金属载体上形成磁芯薄膜；

步骤b：通过层压工艺将沉积有磁芯薄膜的耐高温金属载体与印制电路基板压合，其中磁芯薄膜朝向印制电路基板面进行压合；所述印制电路基板表面形成有空心电感；

步骤c：采用载体蚀刻剂去除耐高温金属载体，保留磁芯薄膜，至此完成在印制电路板平面集成薄膜磁芯电感。

进一步地，所述步骤a之后或者步骤c之后还包括磁芯薄膜的图形化，具体采用磁芯蚀刻剂对保留在印制电路基板表面的磁芯薄膜进行刻蚀，实现电感器件磁芯层的图形转移，最终获得目标图形化磁芯薄膜。

进一步地，所述步骤a之前还包括对耐高温金属载体预处理的步骤。

进一步地，所述步骤a中形成磁芯薄膜可以采用多种薄膜沉积技术实现，包括物理气相沉积法或者化学沉积法。

进一步地，所述蚀刻可以采用多种蚀刻技术实现，包括光刻或者离子刻蚀。

进一步地，所述步骤b中压合时可以将沉积有磁芯薄膜的耐高温金属载体层压于单层印制电路基板的单面，也可以将沉积有磁芯薄膜的耐高温金属载体层压于单层印制电路基板的上下两面，或者也可以将沉积有磁芯薄膜的耐高温金属载体分别层压于双层印制电路基板的相对面。

进一步地，所述步骤b中磁芯薄膜可以设置在空心电感的正面，也可以设置在空心电感的背面。

具体地，在单个印制电路基板的单面层压沉积有磁芯薄膜的耐高温金属载体，所述磁芯薄膜与所述印制电路基板二维尺寸相同，此时可制备得到单层薄膜磁芯电感。

具体地，在单个印制电路基板的上、下两面分别层压沉积有磁芯薄膜的耐高温金属载体，所述磁芯薄膜与所述印制电路基板二维尺寸相同，此时可制备得到双层薄膜磁芯电感。

具体地，在单个印制电路基板的上下两面分别层压沉积有条形磁芯薄膜的耐高温金属载体，所述条形磁芯薄膜在印制电路基板表面间隔且周期性排列，印制电路基板上下两面对应位置的条形磁芯薄膜相互正交，此时可制备得到双层分立条形薄膜磁芯电感。

具体地，在两个印制电路基板的相对面分别层压沉积有磁芯薄膜的耐高温金属载体，此时可制备得到磁芯包覆平面电感。

上述四种具体的磁芯薄膜在印制电路基板上的施加方式可以根据需要任意组合。

进一步地，所述步骤b中磁芯薄膜与印制电路基板间通过粘合剂薄膜粘接。

进一步地，所述步骤c中载体蚀刻剂仅能去除耐高温金属，对磁芯薄膜没有蚀刻作用。

进一步地，本发明中骤印制电路板(介质基板)、耐高温金属载体和磁芯薄膜的选择可根据工作频段和应用场合的不同，选择合适的材料。

另一方面，本发明提供一种依据上述方法制备得到的薄膜磁芯电感，其特征在于，包括：印制电路基板、形成于印制电路基板表面的空心电感以及通过粘结剂薄膜层压于所述印制电路基板表面的磁芯薄膜。

进一步地，所述印制电路基板的个数为一个或者多个。

进一步地，所述磁芯薄膜设置在印制电路基板的单面或者双面。

进一步地，所述磁芯薄膜可以设置在空心电感的正面，也可以设置在空心电感的背面。

具体地，在单层印制电路基板单面设置磁芯薄膜形成单层薄膜磁芯电感；在单层印制电路基板上、下两面设置磁芯薄膜形成双层薄膜磁芯电感；在单层印制电路基板上、下两面分别设置相互正交的条形间隔分布的磁芯薄膜形成双层分立条形薄膜磁芯电感；在两个印制电路基板的相对面分别设置磁芯薄膜形成三明治型薄膜磁芯电感。上述四种具体的磁芯薄膜在印制电路基板上的设置方式可以根据需要任意组合。

相比现有技术，本发明的有益效果是：

利用耐高温金属作为磁芯薄膜的载体和电感结构的牺牲层，然后采用层压技术将沉积有磁芯薄膜的耐高温金属载体与形成有空心电感的印制电路板压合，选择合适的试剂仅蚀刻去除耐高温金属而保留所述耐高温金属覆盖的磁芯薄膜，根据需要可以在沉积磁芯薄膜后或者蚀刻牺牲层使磁芯薄膜裸露出来后再对进行掩膜、蚀刻，实现目标图形转移，最终得到图形化磁芯薄膜电感。本发明通过调整图形化磁芯的结构参数(形状、厚度和间距等)，即可实现微电感器件的标准化制作，进而获得标准化薄膜磁芯电感产品。由于耐高温金属作为牺牲层能够去除，并保留磁芯薄膜形成于印制电路板表面，因此运用本方法得到的磁芯薄膜粘接在形成有空心电感的印制电路板表面，能够实现微电感器件在印制电路板上的平面集成。本发明提供的工艺与pcb工艺兼容，直接在pcb生产链上进行加工处理，不需要单独设置其他工艺路线，进而节省了设备投入和成本，有利于实现产业化生产，非常有利于微电感器件在集成稳压、电源模块和传感器等方面的应用。

附图说明

图1为本发明提供的在印制电路板平面集成图形化薄膜磁芯电感的工艺流程示意图。

图2为本发明提供的双层分立条形薄膜磁芯电感的三维结构示意图。

图3为本发明提供的双层分立条形薄膜磁芯电感部分侧面示意图。

图中：1为电感线圈，2为基板，3为粘合剂薄膜，4为条形磁芯薄膜。

具体实施方式

下面结合具体实施例和说明书附图对本发明技术方案的操作和特性作出详细说明：

实施例：

本实施例提供一种印制电路平面集成电感磁芯层的制备方法，如图1所示，包括如下步骤；

(1)空心电感的制作：

选择生益1.2mm含铜箔(铜线路厚度为0.2mm的单面覆铜板，通过减成法在印制电路板单面形成铜线圈作为空心电感；然后对单面印制电路板铜线圈进行除油操作以除去电感线圈上的杂质和氧化物；

(2)。含磁芯薄膜铜箔的制作：

提供表面平整光滑并且经前处理的纯铜箔作为载体，本实施例采用磁控溅射法在纯铜箔载体上表面溅射一层软磁材料，即获得磁芯薄膜；

(3)含铜箔载体的薄膜磁芯电感的制作：

对沉积有磁芯薄膜的铜箔载体加工，使得铜箔载体与空心电感的平面尺寸一致；然后在上表面形成有铜线圈的印制电路板的上、下面分别放置一层粘合剂薄膜，并通过层压的方法将铜箔载体上沉积有磁芯薄膜朝向粘合剂薄膜进行压合，从而得到上下表面具有含磁芯薄膜铜箔的印制电路板；

(4)双层薄膜磁芯电感的制作：

采用载体蚀刻剂去除铜箔载体，保留磁芯薄膜；

(5)图形化薄膜磁芯电感的制作：

在蚀刻去除铜箔载体后裸露出来的磁芯薄膜上放置掩膜板，采用磁芯蚀刻剂对保留在印制电路基板表面的磁芯薄膜进行处理，完成电感器件磁芯层的图形转移，最终获得如图2和图3所示的双层分立条形薄膜磁芯电感。

如图2所示为双层分立条形薄膜磁芯电感的三维结构示意图，图中表层浅色平行条纹表示的是上层条形磁芯薄膜，其之下的深色平行条纹表示的下层条形磁芯薄膜，而中间螺旋状的电感线圈作为空心电感，结合图3所示意的截面图可知，(与图2相对照可看出)自上到下截面材料依次为：磁芯薄膜4、粘合剂薄/3、电感线圈1、基板2、粘合剂薄膜3和磁芯薄膜4，所述上、下层的磁芯薄膜4和电感线圈1都设置在基板2上，并且磁芯薄膜4是通过粘合剂薄膜3与基板2粘接。

结合附图可知，双层分立条形薄膜磁芯电感由四部分组成，分别为基板2、电感线圈1、粘合剂薄膜3和正交的上、下层磁芯薄膜4，其中，上、下层磁芯薄膜4都是由间隔、周期性排列的条形磁芯薄膜构成，且上、下对应的条形磁芯薄膜相互正交。其中：基板为环氧树脂基板(fr-4)基板，介电常数约为4.4，磁导率为1，损耗正切约为0.02，其二维平面尺寸为40mm*40mm，基板的厚度为0.5mm；电感线圈2采用金属铜，其电导率为5.8×10⁷s/m，线圈间距为0.9mm，，线圈匝数为10，线圈宽度为0.27mm，线圈厚度为0.2mm，将线圈端口引出施加馈电激励；单个条形磁芯薄膜的长度和宽度分别为40mm和1mm，条形磁芯薄膜的厚度2μm，条形磁芯薄膜的间距为1mm。

运用本发明工艺形成的薄膜磁芯电感集成在印制电路基板表面，故可实现与印制电路板(pcb)工艺兼容，通过调整图形化磁芯的结构参数(形状、厚度和间距等)，即可实现微电感器件的标准化制作，进而获得标准化薄膜磁芯电感产品。

以上结合附图对本发明的实施例进行了详细阐述，但是本发明并不局限于上述的具体实施方式，上述具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本发明的启示下，不脱离本发明宗旨和权利要求所保护范围的情况下还可以做出很多变形，这些均属于本发明的保护。