自淬灭打火放大单元、其制备方法、探测器及应用与流程

本发明涉及微结构气体探测器领域，尤其涉及一种自淬灭打火放大单元、其制备方法、探测器及应用。

背景技术：

微结构气体探测器(micro-patterngaseousdetector，简称mpgd)是适应于新一代粒子物理和核物理实验的新型气体探测器，其各项主要性能较以多丝正比室为代表的上一代气体探测器有显著提高，具有广阔的应用前景。厚型气体电子倍增器(thickgaseouselectronmultiplier，简称thgem)是mpgd中用的较为广泛的一种，其关键部件是thgem放大单元，这种放大单元使用印刷电路板(printedcircuitboard，简称pcb)工艺制成。可根据应用需求选择不同的材料来作为thgem放大单元的基材，如电木板、环氧树脂、陶瓷等。thgem放大单元所使用的基材典型厚度为0.4mm～1mm，基材两面经过清洗处理后用化学方法和电解法镀铜，铜的厚度在几十微米左右；用机械(或激光)钻孔的方式打出0.3mm～1mm直径的孔，孔与孔之间的距离为0.7mm～1.2mm；然后用化学方法将孔周围的铜刻蚀掉一部分，形成围绕孔的圆环状无铜区域(英文名称为rim)，rim的宽度为几十微米至百微米不等；最后为了防止铜的表面氧化，通常还要做防氧化工艺处理，如在铜的表面镀金或者镀锡。

单张thgem放大单元装配成的thgem探测器的增益即可达到10⁴，此外thgem探测器还具有百微米量级的位置分辨能力和10纳秒量级的时间分辨能力，因此thgem探测器在高能物理实验中具有广泛的应用前景，如带电粒子径迹探测、气体光电探测等。然而实验研究也表明thgem探测器还存在一些比较严重的缺点，如有rim的thgem放大单元，在连续受到高能粒子源照射时，由于电荷在孔内壁和rim上堆积而改变电场，使得thgem的增益会随时间发生明显的变化，这称之为充电效应。而无rim型thgem放大单元则因为电荷堆积只存在于孔内壁，因此充电效应比有rim的thgem放大单元小很多，通常在10分钟之内增益即可趋于稳定，但由于铜电极的边缘距离孔内电子雪崩放大区域太近，铜电极边缘容易发生尖端放电，因而无rim的thgem放大单元能达到的增益很低。另外，随着在现代高能物理实验中的亮度环境下应用以及强电离环境下应用越来越多，thgem探测器在应用中的打火频率也越来越高，因此亟需解决thgem探测器的打火放电和增益不稳定问题。

如果使用具有一定电阻率的阻性材料取代基材上下表面的铜电极充当提供高压的电极，则能够很好的淬灭thgem内部发生的打火放电，从而有效的抑制thgem内的打火放电问题。此外，孔内壁的沉积高电阻率的涂层使能够保证thgem的耐压足够高的同时对吸附到孔壁上的电荷具有较好的疏散能力，从而保证探测器的增益稳定性。

现有的一种用于具有阻性电极的thgem放大单元的制作方法是使用一种面电阻率为500kω/□到800kω/□之间的聚酰亚胺薄膜作为阻性电极，具体制作步骤如下：

1)根据待制作的阻性thgem放大单元的参数，选择一张厚度一定的pcb基材，对表面进行清洁，后用环氧树脂胶在pcb基材的上下表面各粘上一层阻性聚酰亚胺膜，作为thgem放大单元的阻性电极，如图1a所示。

2)在阻性聚酰亚胺膜上用环氧树脂胶粘上一层厚度大约为35μm的铜膜，用于机械钻孔时避免有聚酰亚胺膜的碎屑残留在孔中无法去除，如图1b所示。

3)根据待制作的thgem放大单元参数，使用cnc钻孔技术在基材上钻孔，如图1c所示。

将钻好孔的thgem放大单元基材放入铜刻蚀液中，将不需要的铜移除掉。铜刻蚀完成后，将制作出的阻性thgem取出清洁并烘干，如图1b所示。

上述现有的具有阻性电极thgem放大单元制作技术主要存在三个缺点：

(1)采用的阻性聚酰亚胺薄膜是商业化产品，其面电阻值只有少数的几个规格，而且普遍偏小，这导致探测器对打火放电的抑制能力不够高，限制了其应用的范围。

(2)制作工艺过于复杂，需要多次粘接，并且最后刻蚀的时候无法移除阻性聚酰亚胺外表面的胶，会对电子的收集造成一定的影响。

(3)探测器工作后仍有一小段时间增益发生很明显的变化。

因此，研究开发新的具有阻性电极的thgem放大单元来提高无rimthgem放大单元的增益、使无rim型thgem放大单元对探测器内的打火具有自淬灭能力并具有很好的增益稳定性、同时能够简化无rim型thgem放大单元的制作工艺很有必要。

技术实现要素：

有鉴于此，本发明的主要目的之一在于提出一种自淬灭打火放大单元、其制备方法、探测器及应用，以期至少部分地解决上述技术问题中的至少之一。

为了实现上述目的，作为本发明的一个方面，提供了一种自淬灭打火放大单元，包括：

印刷电路板基材；

第一类金刚石碳基薄膜，位于印刷电路板基材上下表面；

通孔，贯穿印刷电路板基材上下表面；

第二类金刚石碳基薄膜，位于所述第一类金刚石碳基薄膜表面和通孔壁上。

作为本发明的另一个方面，提供了一种自淬灭打火放大单元的制备方法，包括如下步骤：

s1在印刷电路板基材上形成第一类金刚石碳基薄膜；

s2在印刷电路板基材上下表面上形成通孔；

s3在所述第一类金刚石碳基薄膜表面和通孔壁上形成第二类金刚石碳基薄膜。

作为本发明的又一个方面，提供了一种探测器，内含有所述的自淬灭打火放大单元，或者所述的制备方法获得的自淬灭打火放大单元。

作为本发明的再一个方面，提供了一种所述探测器在高能物理实验中的应用。

基于上述技术方案可知，本发明相对于现有技术至少具有以下优势之一：

1、本发明提升了探测器抑制打火的能力。本发明所制作的新型thgem放大单元以阻性dlc(类金刚石碳基)电极取代传统的铜电极，能够施加足够高工作电压工作并达到足够高的增益，而且thgem放大单元本身对打火放电具有自淬灭作用，有效降低了探测器和读出电子学在工作时由于打火放电而损坏的几率。

2、本发明极大地提高了thgem探测器的增益稳定性。与常规的使用铜电极的无rim型thgem相比，没有任何裸露在工作气体中的绝缘表面，当探测器工作在极高计数率条件下时，也不会有电荷在thgem的表面堆积，从而保证了探测器的增益随时间的稳定性。

3、本发明极大简化了阻性thgem探测器的制作工艺，降低了制作成本，对thgem探测器的实际应用具有积极的推动作用。

附图说明

图1a是现有技术中将阻性聚酰亚胺膜粘接用作阻性电极的示意图；

图1b是现有技术中将铜膜粘在阻性聚酰亚胺膜上形成的基材结构示意图；

图1c是现有技术中进行机械钻孔后的基材结构示意图；

图1d是现有技术中制作完成的阻性thgem放大单元结构示意图；

图2a是本发明实施例放大单元制备方法中步骤a得到的pcb基材结构示意图；

图2b是本发明实施例放大单元制备方法中步骤b得到的pcb基材结构示意图；

图2c是本发明实施例放大单元制备方法中步骤c得到的pcb基材结构示意图；

图2d是本发明实施例放大单元制备方法中步骤d得到的pcb基材结构示意图；

图3是本发明实施例中磁控溅射镀膜装置结构示意图；

图4是本发明实施例中磁控溅射镀dlc薄膜的流程图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

本发明公开了一种自淬灭打火放大单元，包括：

印刷电路板基材；

第一类金刚石碳基薄膜，位于印刷电路板基材上下表面；

通孔，贯穿印刷电路板基材上下表面；

第二类金刚石碳基薄膜，位于所述第一类金刚石碳基薄膜表面和通孔壁上。

其中，所述第一类金刚石碳基薄膜的厚度为50～1000nm，电阻率为10～500mω/□；

例如，所述第一类金刚石碳基薄膜的厚度为200nm，电阻率为100mω/□。

其中，所述第二类金刚石碳基薄膜的厚度为500～1000nm，面电阻率为0.5～2pω/□；

例如，所述第二类金刚石碳基薄膜的厚度为800nm，面电阻率为1pω/□。

其中，所述印刷电路板基材厚度为0.4～1mm；

所述印刷电路板基材为fr4，电木板或陶瓷；

其中，所述印刷电路板基材材料为fr4。

其中，所述通孔的直径为0.3～1mm，例如为0.5mm；间距为0.7～1.2mm，例如为1mm。

本发明还公开了一种自淬灭打火放大单元的制备方法，包括如下步骤：

s1：在印刷电路板基材上形成第一类金刚石碳基薄膜；

s2：在步骤s1得到的印刷电路板基材上下表面上形成通孔；

s3：在步骤s2得到的印刷电路板基材上第一类金刚石碳基薄膜表面和通孔壁上形成第二类金刚石碳基薄膜；

其中，步骤s1之前对所述印刷电路板基材进行预处理使其清洁干燥；

其中，步骤s1之前对磁控溅射设备的石墨靶材表面溅射清洗；

其中，步骤s2之后步骤s3之前对步骤s2得到的电路板基材进行预处理使其清洁干燥。

其中，所述步骤s1具体包括：

固定印刷电路板基材；

对磁控溅射设备抽真空，具体包括当真空度抽至3×10^-5torr时，打开磁控溅射冷却系统以及电源系统，抽取异丁烷气路中管壁残留的气体10～20分钟，打开异丁烷气体，设置异丁烷气体流量为2.4-2.6sccm、例如为2.5sccm；

在待镀印刷电路板基材上施加350-400v、例如为400v的偏压，对印刷电路板基材表面进行等离子体轰击、刻蚀1-3分钟、例如为2分钟；

调节印刷电路板基材上偏压为70v，靶上电流设置为2.8a，溅射时间设置为25-35分钟、例如为30分钟；

冷却8-15分钟、例如为10分钟后翻面后，重复上述步骤在另外一面溅射沉积，得到两面均镀了第一类金刚石碳基薄膜的印刷电路板基材；

其中，所述步骤s2中所述通孔采用机械钻孔方法制作；

其中，所述步骤s3具体包括：

将步骤s2加工后的印刷电路板基材装夹在旋转轴的支架上，在磁控溅射真空室内部通入氩气，流量为16sccm/分钟，设置异丁烷气体的流量为6-10sccm/分钟、例如为8sccm/分钟；保持室内部气压为(7-8)×10^-4torr、例如为7.4×10^-4torr，设置真空室内部旋转轴的转速为10转/分钟；

在步骤s2加工后的印刷电路板基材上施加400v的偏压，对其表面进行等离子体轰击、刻蚀1-3、例如为2分钟；

调节印刷电路板基材上偏压为70v，靶上电流设置为2.5-3a、例如为2.8a，在印刷电路板基材的一面和孔内溅射沉积第二类金刚石碳基薄膜，溅射时间为100-140分钟、例如为120分钟；

冷却30-50分钟、例如为40分钟后将得到的印刷电路板基材翻面，重复上述步骤在另一面和通孔内沉积第二类金刚石碳基薄膜，得到自淬灭打火放大单元。

本发明还公开了一种探测器，内含有所述的自淬灭打火放大单元，或者所述的制备方法获得的自淬灭打火放大单元。

本发明还公开了一种所述探测器在高能物理实验中的应用。

在一个优选实施方式中，本发明例如采用如下技术方案：

本发明通过磁控溅射法在pcb基材的表面沉积第一dlc薄膜作为阻性电极，替代传统的铜电极，然后用机械钻孔打孔的方式在pcb基材上钻通孔；然后再在钻完通孔后的pcb基材表面以及通孔内壁通过磁控溅射技术沉积面电阻率为0.5～2pω/□的第二dlc薄膜，即可制作成具有阻性电极且无充电效应的无rim型thgem。

pcb基材上下表面沉积的第一dlc薄膜充当加高压的电极，相比于传统铜电极没有rim，消除了电荷在rim上堆积带来的增益不稳定现象，铜电极的边缘在高电压的情况下可能会出现尖端放电，而通过磁控溅射技术沉积在pcb基材表面的dlc薄膜电极由于厚度不超过1μm且非常均匀，不会出现尖端放电现象；此外，由于充当电极的第一dlc薄膜具有阻性，因此能够很好的淬灭探测器内部发生的打火放电。孔内壁沉积的第二dlc薄膜能够对吸附到的电荷具有较好的疏散能力，从而且保证了探测器的增益稳定性。

本发明通过使用通用pcb工艺和磁控溅射沉积dlc薄膜的方法制作具有阻性电极且无充电效应的thgem自淬灭打火放大单元的步骤如下：

步骤a、选取pcb基材。本发明所使用的基材为通用的印刷电路板基材，基材根据应用需求可以选择电木板、陶瓷等材料，pcb基材厚度为0.4mm～1mm，如图2a所示。

步骤b、用磁控溅射方法在pcb基材两面分别沉积厚度为200nm的第一dlc薄膜，第一dlc薄膜的电阻率为200mω/□，如图2b所示。

步骤c、用机械钻孔方法在pcb基材上打出一系列直径为0.5mm的孔。打孔后pcb基材的结构如图2c所示。

步骤d、在钻孔过后再用磁控溅射法在pcb基材表面沉积具有电阻率为0.5～2pω/□的第二dlc薄膜。镀膜完成后的thgem放大单元结构如图2d所示。

镀膜过程所使用的磁控溅射设备装置示意如图3所示。

磁控溅射法镀膜流程见图4。

使用teer650磁控溅射设备在pcb基材表面镀电阻率为200mω/□的第一dlc薄膜，沉积的第一dlc薄膜厚度为200nm。钻孔后再镀面电阻率为1pω/□的第二dlc薄膜，沉积的第二dlc薄膜厚度为800nm。

根据应用的需要，通过改变磁控溅射沉积过程中的工艺参数来调整第一dlc薄膜或第二dlc薄膜的面电阻率；可根据pcb基材表面的粗糙度情况，通过改变磁控溅射沉积过程中的工艺参数来调整第一dlc薄膜或第二dlc薄膜的厚度，以保证对绝缘pcb基材表面进行完全覆盖；通过先在pcb基材表面镀第一dlc薄膜、然后打通孔、然后再镀第二dlc薄膜的方法在pcb基材表面和孔内壁镀不同电阻率的dlc薄膜。

以下通过具体实施例结合附图对本发明的技术方案做进一步阐述说明。需要注意的是，下述的具体实施例仅是作为举例说明，本发明的保护范围并不限于此。

步骤1.对pcb基材进行预处理使样品清洁干燥，所处理的pcb灵敏区面积为5cm×5cm，pcb基材为fr4材料，基材厚度为400μm；处理包括以下步骤：使用酒精对样本材料进行擦拭清洁，用无尘布擦干样品表面；并将样品放置烘箱中，设置烘箱温度为70摄氏度，烘烤样品24小时。

步骤2.对石墨靶材表面溅射清洗，包括以下步骤：将磁控溅射腔体真空抽至1.5×10^-5torr，打开磁控溅射冷却系统，开启磁控溅射电源系统，通入流量为16sccm氩气；在弱磁场的石墨靶材上设置偏压为70v，设置靶材电流为2.8a，对石墨靶材表面进行溅射清洗20分钟。

步骤3.固定pcb基材，包括以下步骤：使用鳄鱼夹将pcb基材固定在旋转轴的支架上，同时将一块3cm×8cm的载玻片固定在支架上(用于测量沉积出来的dlc薄膜厚度)。然后将整个支架装到真空室内部的旋转轴上，调整pcb基材位置，使得pcb基材高度位于弱磁场靶材的中部，靶材与样品间距为15厘米。

步骤4.对磁控溅射设备真空室抽真空，包括以下步骤：打开机械泵，对腔室抽真空；当真空度抽至3×10^-5torr时，打开磁控溅射冷却系统以及电源系统；设计程序手动抽取异丁烷气路中管壁残留的气体10～20分钟，打开异丁烷气体管路，设置异丁烷气体流量为2.5sccm；

步骤5.在pcb基材的一面制备第一dlc薄膜，包括以下步骤：在磁控溅射真空室内部通入氩气，流量为16sccm/分钟；保持室内部气压为7.4×10^-4torr，设置真空室内部旋转轴的转速为10转/分钟；首先，在待镀pcb基材上施加400v的偏压，对pcb基材表面进行等离子体轰击、刻蚀2分钟；进一步地调节pcb基材上偏压为70v，靶上电流设置为2.8a，溅射时间设置为30分钟；关闭电源系统，保持循环冷却系统正常工作，对真空腔室抽真空至1×10^-6torr以下；使得镀了一面第一dlc薄膜的pcb基材在真空环境下冷却10分钟。

步骤6.打开真空腔室，从转架上取下一面镀了第一dlc薄膜的pcb基材，然后翻面装夹在旋转轴的支架上，重复步骤5在另外一面溅射沉积得到两面均镀了第一dlc薄膜的pcb基材。

步骤7.对步骤6加工得到的pcb基材使用机械钻孔的方式打出直径0.5mm，间距1mm的均匀通孔。

步骤8.对步骤7加工得到的pcb基材清洁处理，处理包括以下步骤：使用酒精对pcb基材进行擦拭清洁，用无尘布擦干pcb基材表面，并将pcb基材放置烘箱中，设置烘箱温度为70摄氏度，烘烤样品24小时。

步骤9.在步骤8加工得到的pcb基材上制备第二dlc薄膜，包括以下步骤：将pcb基材装夹在旋转轴的支架上，在磁控溅射真空室内部通入高纯度的氩气，流量为16sccm/分钟，同时设置异丁烷气体的流量为8sccm/分钟。保持室内部气压为7.4×10^-4torr，设置真空室内部旋转轴的转速为10转/分钟。首先，在待镀pcb基材上施加400v的偏压，对pcb基材表面进行等离子体轰击、刻蚀2分钟。进一步地调节pcb基材上偏压为70v，靶上电流设置为2.8a，溅射时间设置为120分钟。在pcb基材的一面和孔内溅射沉积dlc薄膜。关闭电源系统，保持循环冷却系统正常工作，对真空腔室抽真空至1×10^-6torr以下。使得镀了dlc薄膜的pcb基材在真空环境下冷却40分钟。

步骤10.为保证pcb基材孔内均匀沉积第二dlc薄膜，将步骤9加工得到pcb基材翻面后装夹在在旋转轴的支架上，重复上述步骤9在pcb基材的另一面和孔内沉积第二dlc薄膜，得到自淬灭打火放大单元。

步骤11.对得到的自淬灭打火放大单元样品进行检测，使用meggermit485高阻表测量thgem放大单元上下表面电极在施加1000v电压时的电阻值，测试结果为100gω。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。