适用于在变温环境下操作的集成电子器件的制作方法

优先权声明

本申请要求于2018年6月4日提交的法国专利申请号1854829的优先权权益，其内容在法律允许的最大程度内通过引用整体并入在此。

实施例涉及集成电路，具体适用于在可变温度环境下操作的集成电路，具体涉及这种集成电路的电流管理。

背景技术：

众所周知，集成电路的操作可能受温度变化的影响。例如，硅的电阻率随温度而增加，从而可能导致电流值在操作期间下降。

更进一步地，温度增加还会增加部件(通常为晶体管的部件)的漏电流的值，这在具有大量部件的器件的情况下尤其成问题。

因此，需要获得一种器件，其中温度对集成电路的操作和漏电流的影响减小。

技术实现要素：

根据一个方面，集成电子器件包括绝缘体上硅型衬底以及形成在该衬底中和上的至少一个mos晶体管。该至少一个mos晶体管包括栅极区域，其被配置为接收控制电压；以及背栅极，其被配置为接收调整电压。至少一个mos晶体管的源极区域包括电阻部分。被配置为链接到参考电压(例如，地)的第一端子位于电阻部分的第一侧上，而第二端子形成在电阻部分的第二侧上。第二端子被配置为递送其值代表集成电子器件的温度的电压。

该集成电子器件包括调整电路，该调整电路被配置为向背栅极递送调整电压，该调整电压的值取决于控制电压的值以及由第二端子递送的电压的值。

因此，可以依据集成电子器件的温度来调制至少一个mos晶体管的操作电流的值，从而有利地使得可以避免至少一个mos的操作电流过大变化或至少一个mos晶体管的漏电流过大增加。

电阻部分可以由栅极材料线覆盖，该线通过介电材料与电阻部分电隔离，并且从与其垂直的栅极区域延伸，同时与其一起形成材料连续性。因此，栅极和背栅极的偏置能够使电阻部分的电阻变化。

因此，可以有利地控制电阻部分的电阻，特别是依据集成电子器件的温度，从而有利地允许对至少一个mos晶体管的操作电流和漏电流的增强的控制。

控制电压可以采用第一值(例如，1伏)，该第一值对应于至少一个mos晶体管的导通状态；以及第二值(例如，0伏)，该第二值对应于至少一个mos晶体管的截止状态。调整电路被配置为当控制电压具有第一值时，将调整电压递送为在背栅极上具有第一状态(例如，正状态)；当控制电压具有第二值时，将控制电压递送为在背栅极上具有第二状态(例如，负状态)；以及依据集成电子器件的温度来调整调整电压的值。

调整电路可以包括电平移位器，该电平移位器包括输入，其耦合到栅极；以及输出；以及附加晶体管，其耦合在电平移位器的输出和背栅极之间。附加晶体管的栅极耦合到第二端子，并且电平移位器的输出被配置为如果输入上的电压为正，则递送正电压，以及如果输入上的电压为零，则递送负电压。

附图说明

通过阅读完全非限制性实施例和附图的详细描述，其他优点和特征将变得显而易见，其中

图1是根据本公开的电子器件的俯视图；

图2是图1的电子器件的示意图；

图3是根据本公开的电子器件的另一实施例的俯视图；以及

图4是图3的电子器件的示意图。

具体实施方式

图1和图2图示了集成电子器件dis，其中图2是从电学角度来看的示意图。

电子器件dis包括晶体管tr(例如，形成在绝缘体上硅(soi)型衬底上的mos晶体管)、以及调整电路ma，该调整电路为了简单起见未在图1中示出。

衬底是半导体膜，其定位在掩埋绝缘层上方(本领域技术人员根据术语box(‘掩埋氧化物’)得知)，该掩埋绝缘层本身位于载体衬底(例如，半导体阱)上方。

晶体管tr包括源极半导体区域s、漏极半导体区域d、以及栅极区域g。晶体管tr的有源区通过隔离区域ti(例如，浅沟槽隔离(sti)型隔离区域)与器件的其他部件隔离。

触点(例如，由钨制成的触点)形成在晶体管tr的各个区域中。在这种情况下，触点的注入区被硅化。

例如，在这种情况下，器件dis包括几个漏极触点cd，其沿着漏极区域d形成。在这种情况下，漏极区域的整个面积被硅化，因此，两个单独的漏极触点之间的电阻非常低，接近为零。

漏极触点cd彼此耦合，例如，经由器件的互连部分的金属轨道。

栅极触点cg形成在栅极区域g的任一侧上，并且在这种情况下，由于栅极区域的整个面积被硅化，所以位于栅极线的任一侧上的触点之间的电阻率非常低。这尤其允许栅极区域的均匀偏置。

栅极触点cg还经由金属轨道彼此耦合。

在隔离区域ti内形成阱接触区域rpc，并且使得可以偏置晶体管tr的阱，该阱接触区域rpc然后用作晶体管tr的背栅极。

阱接触区域rpc包括彼此耦合的多个阱触点cbg，并且其整个面积被硅化。

源极区域s在源极区域的非硅化电阻部分rs的任一侧上包括两个触点，该两个触点形成第一端子b1和第二端子b2并且形成在源极区域的两个位置处。

因此，第一端子b1和第二端子b2之间的电阻率更大，例如，在这种情况下，量级为10kω。第一端子b1和第二端子b2不会通过互连部分的金属轨道电耦合，如漏极触点cd、栅极触点cg和阱触点cbg的情况一样。

如图2所示，具有非硅化部分rs的晶体管tr可以在功能上示为两个晶体管tr1和tr2，该两个晶体管tr1和tr2的栅极彼此耦合、背栅极bg彼此耦合、以及漏极区域彼此耦合、以及源极区域通过电阻器rs彼此耦合。

在这种情况下，第一端子b1耦合到地。

晶体管tr要么可以处于截止状态，在这种情况下，当其栅极g上的电压vg、或控制电压、以及漏极电压vd都等于0伏时；要么处于导通状态，在这种情况下，当控制电压vg和漏极电压vd都等于1伏时。

当晶体管tr处于导通状态时，第一电流i1流过漏极d和第一端子b1之间的第一晶体管tr1，也就是说，从漏极d流到地。

此外，第二电流i2流过漏极d和第二端子b2之间的第二晶体管tr2，然后从第二端子b2流到第一端子b1，也就是说，通过电阻器rs流到地。

应当指出，在这种情况下，为了简单起见，使用第一电流i1和第二电流i2；实际上，电流的分布沿着晶体管tr的衬底而逐渐变化。

因此，第二端子b2上的电压vs2取决于第二电流i2的值和电阻器rs的值。

此外，由于电阻器rs是硅部分，所以其值尤其取决于硅的温度，并且随之增加。

因此，电压vs2取决于电阻器rs的温度，因此代表器件dis的温度。

当晶体管tr处于其截止状态时，漏电流能够在晶体管tr的漏极d和源极s之间流动。当器件具有大量晶体管时，这种现象可能被证明是特别不利。具体地，除了生成器件dis的附加消耗之外，倍增漏电流会导致器件dis通过焦耳效应过热。

晶体管内漏电流的值随温度增加。

因此，借助于流过第二晶体管tr2和电阻器rs的漏电流，可以通过读取第二端子b2上的电势vs2来确定器件dis的温度。

调整电路ma包括输入端子be，其耦合到晶体管tr的栅极触点cg；输出端子bs，其耦合到阱触点cbg，也即是说，耦合到晶体管tr的背栅极并且能够递送调整电压va；以及控制端子bct，其耦合到第二端子b2并且能够接收电压vs2。

调整电路ma被配置为当输入端子be上的控制电压vg具有第一值(在这种情况下为1伏)时，也就是说，当晶体管tr处于导通状态时，递送具有第一状态(在这种情况下为正状态)的电压。调整电路ma被配置为当输入端子be上的控制电压vg具有第二值(在这种情况下为0伏)时，也就是说，当晶体管tr处于截止状态时，递送具有第二状态(在这种情况下为负状态)的电压。

调整电路ma包括例如电平移位器cn，其包括输入，该输入形成调整电路ma的输入端子be；以及输出端子ss。

电平移位器cn被配置为当其接收高状态(也就是说，正电压值)时，在其输出端子ss上传输高状态(在这种情况下为1伏的电压)；以及当接收零状态(也就是说，输入端子be上的其值等于0伏的电压)时，在其输出端子ss上传输低状态(例如，-1伏的电压)。

第三晶体管tr3(例如，在这种情况下为mos晶体管)具有第一端子，其耦合到电平移位器的输出端子ss；第二端子，其耦合到调整电路ma的输出端子bs，也就是说，耦合到晶体管tr的背栅极；以及其栅极，其耦合到控制端子bct，也就是说，耦合到第二端子b2。

因此，当晶体管tr处于导通状态时，输入端子be接收1伏的电压，并且移位器在其输出ss上递送1伏的电压。

此外，因为第三晶体管的栅极被耦合到第二端子b2，所以第三晶体管的导通状态下的电阻与第二端子上的电压vs2成比例，因此与器件dis的温度成比例。

因此，调整电路在这种情况下被配置为在输出端子bs上递送介于0到1伏之间的正电压，该正电压的值取决于电压vs2，并因此取决于器件dis的温度。

温度越高，调整电路ma递送的电压越接近1伏，温度越低，调整电路递送的电压越接近0伏。

调整电路ma在晶体管tr的背栅极bg上递送的调整电压va因此调整在晶体管内流动的电流的值，特别是在第二晶体管tr2内流动的第二电流i2的值，并因此使得可以补偿第二电流i2的变化。

换句话说，由于器件dis的温度增加引起的第二电流i2的值的减小通过对晶体管的背栅极bg偏置一正电压来补偿，该正电压趋于增加第二电流i2的值。

因此，有利地增加了器件dis的正常的(也就是说未受影响的)操作温度范围。

借助于指示，已经观察到，根据该实施例并且对于范围从173到473开氏度的温度范围，电流值的变化小于5％，而在常规集成电路中则介于10％与15％之间。

因为晶体管tr1和tr2在同一有源硅上，所以第一电流i1也受背栅极的偏置的影响。

当晶体管tr处于截止状态时，电平移位器cn在其输出端子ss上递送负电压(在这种情况下为-1伏的电压)。

因此，在类似于上文所描述的操作的操作中，器件dis的温度越高，调整电路将在背栅极bg上递送接近-1伏的电压越多，而温度越低，调整电路将递送接近0伏的电压越多。

因此，由于器件dis的温度增加引起的漏电流值的增加通过对晶体管的背栅极bg偏置一负电压来补偿。

借助于指示，已经观察到，根据该实施例并且对于范围为173到473开氏度的温度范围，与来自现有技术的集成电路相比较，漏电流的值能够减少75％。

图3和图4图示了器件dis的备选实施例，其中图4是从电学角度来看的示意图。

在该实施例中，非硅化部分rs被涂覆有栅极材料延伸部ex，该栅极材料延伸部ex从与其垂直的栅极区域g延伸到源极区域s中。延伸部ex通过诸如栅极氧化物之类的介电材料与非硅化部分rs电隔离。

因此，如图4所示，该实施例与用第四晶体管tr4代替电阻器rs在电学上相对应。

第四晶体管tr4耦合在第一端子b1和第二端子b2之间，并且其栅极电耦合到晶体管tr的栅极g，以及其背栅极bg耦合到晶体管tr的背栅极。

因此，当晶体管tr操作时，第四晶体管tr4处于导通状态，并且其背栅接收调整电压va。

当器件dis的温度增加时，第四晶体管tr4的导通状态下的电阻率一方面由于温度增加而趋于增加，另一方面由于其背栅极的偏置而趋于减小。

因此，电流i2的值的是稳定的，并具有甚至更高的精度。

当晶体管tr处于截止状态时，第四晶体管也处于截止状态，并且相当于值非常高的电阻器。

当晶体管tr处于截止状态时，这足以大大减少器件dis内的漏电流，而不会中断晶体管tr在导通状态下的操作。

应当指出，延伸部ex的位置不限于图3所示的位置。具体地，可以形成更靠近或远离第一端子b1或更靠近或远离第二端子b2的延伸部ex，其取决于是期望优先减少漏电流还是优先稳定第二电流i2。