用于制造反熔丝结构的半导体制程方法与流程

本发明涉及一种半导体制程方法，尤指一种用于制造反熔丝结构以改善对于错误写入的抗御能力的半导体制程方法。

背景技术：

在存储器单元制造领域，可采用反熔丝结构，且反熔丝结构可于阱区上形成。举例而言，当反熔丝结构包括薄氧化n型金属氧化物半导体(nmos)时，两个高度掺杂之n型(通常表示为n⁺)区域可被形成于p型阱上的反熔丝层之两侧。

当施加高电压于反熔丝层时，反熔丝层可能被高电压非预期地击穿。此将导致漏电流过大，且存储器单元会被错误地写入。

为了避免错误地写入存储器单元，当前正在寻求解决方案，以期提高反熔丝结构对于高电压干扰所导致的错误写入之抗御能力。此外，基于成本考量，使用额外光罩之解决方案并非优选方案。

技术实现要素：

一种用于制造反熔丝结构之半导体制程方法，包括使用第一光罩以露出半导体基板之第一阱区；执行第一硼注入操作以于所述第一阱区注入硼；使用第二光罩以露出所述半导体基板之所述第一阱区及第二阱区；及执行第二硼注入操作以于所述第一阱区及所述第二阱区注入硼。

附图说明

图1为实施例中，存储器单元之剖视图。

图2为实施例中，方法的流程图。

图3及图4为实施例中，执行图2之方法的制程图。

图5为实施例中，方法的流程图。

图6至图8为实施例中，执行图5之方法的制程图。

图9为实施例中，形成于第一阱区之n型金属氧化物半导体的示意图。

图10为实施例中，产生图9之n型金属氧化物半导体之方法的流程图。

图11至图14为实施例中，四种存储器单元的上视示意图。

其中，附图标记说明如下：

100、1100、1200、1300、1400存储器单元

110半导体基板

w1第一阱区

w2第二阱区

w3第三阱区

n⁺掺杂区

wl、wl1、wl2字线层

fl、fl1、fl2从线层

af、af1、af2反熔丝层

vh高电压

200、500、1000方法

210至240、510至560、1010至1050步骤

m1、m51第一光罩

m2、m52第二光罩

m53第三光罩

bi1、bi51第一硼注入操作

bi2、bi52第二硼注入操作

bi53第三硼注入操作

g1栅极层

s1源极区

d1漏极区

ox1栅极氧化区

ldd轻掺杂漏极区

900n型金属氧化物半导体

od氧化扩散层

具体实施方式

根据实施例，反熔丝结构以具有较高之门槛电压为合适，其中门槛电压常表示为vt。当反熔丝结构具有较高之门槛电压时，高电压较难击穿反熔丝结构，因此较不易导致错误之写入操作。因此，可调整反熔丝结构之门槛电压又不增加使用之光罩数量的解决方案，有其需求。

图1为实施例中，存储器单元100之剖视图。如图1所示，存储器单元100可形成于第一阱区w1，且存储器单元100可包括字线层wl、从线层fl，反熔丝层af及多个掺杂区n⁺。第一阱区w1可为低电压p型阱(又称lvpw)，且根据实施例，可使用低电压p型阱设定以将硼注入第一阱区w1。然而，当第一阱区w1为低电压p型阱，存储器单元100之门槛电压vt可较低，使反熔丝层af更易于被高电压vh所击穿，且存储器单元100可被错误地写入。因此，可调整第一阱区w1以提高存储器单元100之门槛电压vt。在图1之情况中，第一阱区w1的硼浓度可为浓度c1，浓度c1可表示为等式(eq-1)：c1＝clvpw….(eq-1)；

clvpw可为对应于低电压p型阱设定的硼浓度。

根据实施例，增加存储器单元100之门槛电压vt的方法可包括于第一阱区w1注入硼离子。然而，为了提高第一阱区w1的硼浓度，须执行多次的硼注入操作，且每次硼注入操作皆须使用专用的光罩，以露出须注入硼的区域，及遮盖其他区域。因此，欲减少使用的光罩数甚为困难。

图2系实施例中，方法200的流程图。图3及图4系实施例中，执行图2之方法200的制程图。方法200可用以调整第一阱区w1的硼浓度，而不使用额外之光罩。方法200可包括以下步骤。

步骤210：使用第一光罩m1以露出半导体基板110之第一阱区w1及遮盖半导体基板110之第二阱区w2；

步骤220：执行第一硼注入操作bi1以于第一阱区w1注入硼；

步骤230：使用第二光罩m2以露出半导体基板110之第一阱区w1及第二阱区w2；及

步骤240：执行第二硼注入操作bi2以于第一阱区w1及第二阱区w2注入硼。

图3可对应于图2之步骤210及步骤220，且图4可对应于图2之步骤230及步骤240。如图2至图4所示，第一硼注入操作bi1可用以提高第一阱区w1的硼浓度，且第二硼注入操作bi2可用以提高第一阱区w1的硼浓度及第二阱区w2的硼浓度。如图3至图4所示，第一阱区w1可被注入硼两次，故第一阱区w1的硼浓度可更被提高，以使形成于第一阱区w1的存储器单元(如100)可具有更高的门槛电压vt。存储器单元对于错误写入之抗御能力可得以改善，而更不易发生高电压(如图1之高电压vh)击穿反熔丝层而导致的错误写入操作。

在图3及图4之例子中，仅须使用两光罩(亦即m1及m2)，及两次硼注入操作(例如bi1及bi2)，即可调整第一阱区w1的硼浓度两次，及调整第二阱区w2的硼浓度一次。然而，根据先前技术，当欲注入硼于第一阱区w1两次及注入硼于第二阱区w2一次时，至少须使用三个光罩及执行三次硼注入操作。举例而言，根据先前技术，第一专用光罩可用以露出第一阱区w1以对于第一阱区w1执行第一硼注入操作，第二专用光罩可用以露出第二阱区w2以对于第二阱区w2执行第二硼注入操作，及第三专用光罩可用以露出第一阱区w1以对于第一阱区w1执行第三硼注入操作。因此，相较于先前技术，实施例中，仅须较少的光罩及硼注入操作，即可调整第一阱区w1及第二阱区w2的硼浓度。

根据实施例，图2至图4中，第一阱区w1可为低电压(又称lv)阱区，第二阱区w2可为中电压(又称mv)阱区。根据另一实施例，第一阱区w1可为低电压阱区，第二阱区w2可为高电压(又称hv)阱区。

根据实施例，图2至图4中，第一硼注入操作bi1可对应于低电压p型阱(lvpw)设定，及第二硼注入操作bi2可对应于高电压p型阱(又称hvpw)设定。在此情况下，第一阱区w1的硼浓度可被调整为浓度c2，其中浓度c2可表示为等式(eq-2)：

c2＝f2(clvpw,chvpw)….(eq-2)；

在等式(eq-2)中，f2()可为函数，clvpw可如上述，chvpw可为对应于高电压p型阱(hvpw)设定的硼浓度，其中浓度c2可正相关于浓度clvpw及chvpw。举例而言，浓度c2可为(但不限于)浓度clvpw及chvpw的总和，亦即c2＝clvpw+chvpw。在此情况下，由于第一阱区w1可被注入硼两次，其中一次系使用低电压p型阱设定，另一次系使用高电压p型阱设定，故浓度c2可高于上述的浓度c1。

根据另一实施例，第一硼注入操作bi1可对应于低电压p型阱(lvpw)设定，及第二硼注入操作bi2可对应于高电压p型轻掺杂漏极(又称hvpldd)设定。在此情况中，第一阱区w1的硼浓度可被调整为浓度c3，其中浓度c3可被表示为等式(eq-3)：

c3＝f3(clvpw,chvpldd)….(eq-3)；

在等式(eq-3)中，f3()可为函数，chvpldd可为对应于高电压p型轻掺杂漏极(hvpldd)设定的硼浓度，其中浓度c3可正相关于浓度clvpw及chvpldd。举例而言，浓度c3可为(但不限于)浓度clvpw及chvpldd的总和，亦即c3＝clvpw+chvpldd。在此情况下，由于第一阱区w1可被注入硼两次，其中一次系使用低电压p型阱设定，另一次系使用高电压p型轻掺杂漏极设定，故浓度c3可高于上述的浓度c1。

又根据另一实施例，第一硼注入操作bi1可对应于低电压p型阱(lvpw)设定，及第二硼注入操作bi2可对应于中电压p型阱(又称mvpw)设定。在此情况中，第一阱区w1的硼浓度可被调整为浓度c4，其中浓度c4可被表示为等式(eq-4)：

c4＝f4(clvpw,cmvpw)….(eq-4)；

在等式(eq-4)中，f4()可为函数，cmvpw可为对应于中电压p型阱(mvpw)设定的硼浓度，其中浓度c4可正相关于浓度clvpw及cmvpw。举例而言，浓度c4可为(但不限于)浓度clvpw及cmvpw的总和，亦即c4＝clvpw+cmvpw。在此情况下，由于第一阱区w1可被注入硼两次，其中一次系使用低电压p型阱设定，另一次系使用中电压p型阱设定，故浓度c4可高于上述的浓度c1。

图5系实施例中，方法500的流程图。图6至图8系实施例中，执行图5之方法500的制程图。方法500可用以调整第一阱区w1的硼浓度，而不使用额外之光罩。方法500可包括以下步骤。

步骤510：使用第一光罩m51以露出半导体基板110之第一阱区w1及遮盖半导体基板110之第二阱区w2及第三阱区w3；

步骤520：执行第一硼注入操作bi51以于第一阱区w1注入硼；

步骤530：使用第二光罩m52以露出半导体基板110之第一阱区w1及第二阱区w2及遮盖第三阱区w3；

步骤540：执行第二硼注入操作bi52以于第一阱区w1及第二阱区w2注入硼；

步骤550：使用第三光罩m53以露出半导体基板110之第一阱区w1及第三阱区w3及遮盖第二阱区w2；及

步骤560：执行第三硼注入操作bi53以于第一阱区w1及第三阱区w3注入硼。

图6可对应于图5之步骤510及步骤520，图7可对应于图5之步骤530及步骤540，且图8可对应于图5之步骤550及步骤560。如图5至图8所示，第一硼注入操作bi51可用以提高第一阱区w1的硼浓度，第二硼注入操作bi52可用以更提高第一阱区w1的硼浓度及提高第二阱区w2的硼浓度，且第三硼注入操作bi53可用以更提高第一阱区w1的硼浓度及提高第三阱区w3的硼浓度。如图6至图8所示，第一阱区w1可被注入硼三次，故第一阱区w1的硼浓度可更被提高，以使形成于第一阱区w1的存储器单元(如100)可具有更高的门槛电压vt。存储器单元对于错误写入之抗御能力可得以改善，而更不易发生高电压(如图1之高电压vh)击穿反熔丝层而导致的错误写入操作。

在图6至图8之例子中，仅须使用三光罩(亦即m51、m52及m53)，及三次硼注入操作(例如bi51、bi52及bi53)，即可调整第一阱区w1的硼浓度三次，调整第二阱区w2的硼浓度一次，及调整第三阱区w3的硼浓度一次。然而，根据先前技术，当欲注入硼于第一阱区w1三次及注入硼于第二阱区w2及第三阱区w3各一次时，至少须使用五个光罩及执行五次硼注入操作。举例而言，根据先前技术，第一专用光罩可用以露出第一阱区w1以对于第一阱区w1执行第一硼注入操作，第二专用光罩可用以露出第二阱区w2以对于第二阱区w2执行第二硼注入操作，第三专用光罩可用以露出第一阱区w1以对于第一阱区w1执行第三硼注入操作，第四专用光罩可用以露出第三阱区w3以对于第三阱区w3执行第四硼注入操作，及第五专用光罩可用以露出第一阱区w1以对于第一阱区w1执行第五硼注入操作。因此，相较于先前技术，实施例中，仅须较少的光罩及硼注入操作，即可调整第一阱区w1，第二阱区w2及第三阱区w3的硼浓度。

根据实施例，图2至图4中，第一阱区w1可为低电压(又称lv)阱区，且第二阱区w2可为中电压(又称mv)阱区。根据另一实施例，第一阱区w1可为低电压阱区，且第二阱区w2可为高电压(又称hv)阱区。

根据实施例，图6至图8中，第一阱区w1可为低电压(lv)阱区，第二阱区w2可为中电压(mv)阱区，且第三阱区(w3)可为高电压阱区。

根据实施例，第一硼注入操作bi51可对应于低电压p型阱(lvpw)设定，第二硼注入操作bi52可对应于中电压p型阱(mvpw)设定，及第三硼注入操作bi53可对应于高电压p型阱(lvpw)设定。

在此情况中，第一阱区w1的硼浓度可被调整为浓度c5，其中浓度c5可被表示为等式(eq-5)：

c5＝f5(clvpw,cmvpw,chvpw)….(eq-5)；

在等式(eq-5)中，f5()可为函数，浓度clvpw,cmvpw及chvpw可如上述，其中浓度c5可正相关于浓度clvpw，cmvpw及chvpw。举例而言，浓度c5可为(但不限于)浓度clvpw，cmvpw及chvpw的总和，亦即c5＝clvpw+cmvpw+chvpw。在此情况下，由于第一阱区w1可被注入硼三次，其中一次系使用低电压p型阱设定，一次系使用中电压p型阱设定，且另一次系使用高电压p型阱设定，故浓度c5可高于上述的浓度c1。

关于图2至图4及图5至图8，如上所述，藉由使用一组光罩及一组硼注入操作，第一阱区w1的硼浓度可被调整至浓度c1至c5之一。根据实施例，上述的浓度c1至c5的关系可为c1<c2<c3<c4<c5。对应于存储器单元100之门槛电压vt及上述浓度c1至c5的关系可如表格1所示：

(表格1)

表格1之情况1可对应于图5至图8。表格1之情况2至情况4的每一情况可对应于图2至图4。情况5可对应于图1，其中第一阱区w1系lvpw(低电压p型阱)。如图2至图8及表格1所示，藉由选择用于执行硼注入操作的光罩组，存储器单元对于错误写入操作之抗御能力可得以改善，而不会在制程中使用额外之光罩。

图9系实施例中，形成于第一阱区w1之n型金属氧化物半导体(nmos)900的示意图。图10系实施例中，产生图9之n型金属氧化物半导体900之方法1000的流程图。方法1000可包括以下步骤：

步骤1010：于第一阱区w1上形成栅极氧化层ox1；

步骤1020：于栅极氧化层ox1上形成栅极层g1；

步骤1030：于栅极氧化层ox1之第一侧及第二侧形成轻掺杂漏极区ldd；

及

步骤1050：于栅极氧化层ox1之第一侧形成源极区s1，及于栅极氧化层ox1之第二侧形成漏极区d1。

根据实施例，n型金属氧化物半导体900可为图1之存储器单元100的一部分。因为n型金属氧化物半导体900可形成于第一阱区w1，且第一阱区w1的门槛电压可藉由上述的方法200及/或方法500而提高，故存储器单元100对于错误写入的抗御能力可提高，而不须于制程中使用额外的光罩。根据实施例，因轻掺杂漏极区ldd于一些应用中可被省略，故步骤1030可选择性地执行。

图11至图14系实施例中，四种存储器单元的上视示意图。藉由使用对应于图2至图4之方法200或对应于图5至图8之方法500，所产生的存储器单元可为图11至图14的四种存储器单元之一。于图11之存储器单元1100中，字线层wl，反熔丝层af1及另一个反熔丝层af2可形成于氧化扩散层od，其布局可如图11所示。于图12之存储器单元1200中，字线层wl及反熔丝层af可形成于氧化扩散层od，其布局可如图12所示。于图13之存储器单元1300中，字线层wl，从线层fl及反熔丝层af可形成于氧化扩散层od，其布局可如图13所示。于图14之存储器单元1400中，两字线层wl1及wl2，反熔丝层af及两从线层fl1及fl2可形成于氧化扩散层od，其布局可如图14所示。于图11至图14，字线层(如wl，wl1及wl2)，反熔丝层(如af，af1及af2)及从线层(如fl，fl1及fl2)之每一者可用多晶(polycrystalline)材料或多晶硅(polysilicon)材料形成。图11至图14仅为举例，使用实施例之方法形成的存储器单元之类型，不限于图11至图14所示的存储器单元之类型。

总的来说，藉由实施例提供的方法，可不须使用额外的光罩，即可执行更多的硼注入操作，从而提高形成于阱区的反熔丝结构的门槛电压，具有该反熔丝结构的存储器单元可具有更佳的抗御能力，从而可避免高电压击穿栅极层及相关的非预期漏电流导致的错误写入。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。