专利名称：半导体芯片及其封装结构与制法的制作方法
技术领域：
本发明涉及一种半导体芯片及其封装结构与制法，尤指一种覆晶 式半导体芯片及其封装结构与制法。
背景技术：
模压式覆晶(Molded Flip-Chip)半导体封装件是指一种通过多个 导电凸块(Solder Bump)以将半导体芯片的主动面(Active Surface) 电性连接至基底(Substrate)表面上，且包括一通过模压制造方法形成 于该基底表面并包覆该芯片的封装胶体，以及于该基底另一表面上植 设多个可作为输入/输出(I/O)端的焊球(SolderBall),以供该半导体 芯片电性连接至外部装置的封装结构；此设计不但可大幅縮减封装件 体积，以使半导体芯片与基底的比例更趋接近，同时也减去现有焊线 (Wire)设计，而可降低阻抗提升电性，因此己成为下一世代芯片与 电子元件的主流封装技术。相关如美国专利第6,038,136号案、第 6,867,487号案或中国台湾专利公告第1244145号案等现有技术，均已 公开相似的封装结构。然而当半导体芯片尺寸愈来愈大(超过15mm*15mm)时，因该半 导体芯片与封装胶体间的材料热膨胀系数(CTE)不同，且接触面积 过大，于芯片封装的热循环过程中产生的热应力及热变形是与距离成 正比关系，即S (变形量)=a (材料热膨胀系数)*L (与材料变形量 为O的距离)*At (温度变化量)，也即该覆晶式半导体芯片IO的边缘 角端，由于其与芯片中心处(变形量为0处)距离最远，因此将受到 较大的热应力及热变形，故往往于半导体芯片角端发生脱层现象，而 影响覆产品品质。鉴于前述问题，美国专利第5,773,362号案、第6,184,064号案及 第6,225,695号案则公开于半导体芯片的非主动面予以粗糙化，从而由 此增加半导体芯片与封装胶体的粘附力，避免发生脱层问题。
请参阅图1，为现有模压式覆晶半导体封装件的剖视图，其显示半导体芯片10通过其主动面101上所接置的多导电凸块11而电性连接 至一基底12，且于该半导体芯片10的非主动面102上全面形成有粗糙 化结构100，从而供该半导体芯片10得以通过该粗糙化结构100强化 与封装胶体13的粘附力，减少脱层问题发生。但是当半导体芯片表面经粗糙化后，该半导体芯片的表面强度将 会降低，且在面对现今封装结构及电子产品轻薄短小的发展趋势下， 半导体芯片的厚度也需薄化以符合需求，如此将严重造成此种非主动 面粗糙化的半导芯片强度不足而发生裂损，此一情形尤以厚度较薄的 大尺寸半导体芯片更加严重。因此，如何开发出一种可适用大尺寸芯片且可避免于芯片角端发 生脱层，以及因粗糙化芯片所导致芯片强度降低及裂损问题，确已为 此相关研发领域所急需解决的问题。发明内容因此，有鉴于前述及其他问题，本发明的一目的即在于提供一种 半导体芯片及其封装结构与制法，可适用于封装大尺寸的半导体芯片。本发明的又一 目的即在于提供一种半导体芯片及其封装结构与制 法，可避免于半导体芯片角端发生脱层问题。本发明的再一 目的即在于提供一种半导体芯片及其封装结构与制 法，可避免半导体芯片因粗糙化所导致的裂损问题。本发明的又一目的即在于提供一种半导体芯片及其封装结构与制 法，可维持粗糙化半导体芯片的强度。为达前述及其他目的，本发明揭露一种半导体芯片，包括有芯 片本体，该芯片本体具有一主动面及一相对的非主动面；以及粗糙化 结构，形成于该非主动面的外围，从而将该非主动面划分为未予粗糙 化的中央部分，以及形成有粗糙化结构的外围部分。此外，本发明还公开一种半导体封装结构的制法，包括提供一 半导体芯片，该半导体芯片具有一主动面及相对的非主动面，以对应 于该非主动面的外围进行粗糙化，从而将该非主动面划分为未予粗糙 化的中央部分，以及形成粗糙化的外围部分；该半导体芯片主动面通
过多导电凸块接置于一芯片承载件上；以及于该芯片承载件上形成一 包覆该半导体芯片的封装胶体。该半导体芯片非主动面上的粗糙化范围，主要是设于该半导体芯 片的角端处，且该粗糙化的范围是至少为三分之一的芯片角端至芯片中心距离，即三分之一的形心距(DNP， Distance to neutral point),从而同时通过于该半导体芯片外围部分(角端)所形成的粗糙化强化半导 体芯片与封装胶体的介面粘附力，以及通过该半导体芯片中央部分未 粗糙区域以维持芯片强度c通过前述制法，本发明也公开一种半导体封装结构，包括芯片 承载件；半导体芯片，具有一主动面及相对的非主动面，该半导体芯 片是以其主动面通过多导电凸块而接置于该芯片承载件上，且该非主 动面的外围形成粗糙化结构，从而将该非主动面划分为未予粗糙化的 中央部分，以及形成粗糙化的外围部分；以及封装胶体，是形成于该 芯片承载件上用以包覆该半导体芯片。因此，本发明的半导体芯片及其封装结构与制法主要即在于半导 体芯片的非主动面外围进行粗糙化，且该粗糙化的范围，主要是位于 该半导体芯片的角端处，该粗糙化的范围是至少为三分之一的芯片角 端至芯片中心距离，即三分之一的形心距(DNP)，从而通过于该半导 体芯片外围部分(角端)所形成的粗糙化结构强化半导体芯片与封装 胶体的粘附力，同时通过该半导体芯片中央部分未予粗糙化的区域维 持芯片强度，进而可适用于封装大尺寸的半导体芯片，同时避免于半 导体芯片角端发生脱层问题及半导体芯片全面粗糙化所导致的裂损问 题。
图1是现有覆晶式半导体封装件的剖视图；图2A至2C是本发明的半导体芯片及其封装结构与制法的示意 图；以及图3至5是本发明的半导体芯片其它实施例的顶视图。 主要元件符号说明810半导体芯片ioo粗糙化结构101主动面 102非主动面 11导电凸块 12基底 13胶装胶体 20基底 200粗糙化结构 201主动面 202非主动面 21导电凸块 22基底 23胶装胶体 24焊球 DNP形心距具体实施方式
以下是通过特定的具体实例说明本发明的实施方式，本领域技术 人员可由本说明书所公开的内容轻易地了解本发明的其他优点与功 效。请参阅图2A至2C，为本发明的半导体芯片及其封装结构与制法 示意图。如图2A及2B所示，其中图2B为对应于图2A的剖视图，首先本 发明所公开的半导体芯片20包括有一芯片本体，该芯片本体具有一主 动面201及一相对的非主动面202，以对应于该非主动面202的外围部 分形成粗糙化结构200，从而将该非主动面202划分为未予粗糙化的中 央部分，以及形成有粗糙化结构200的外围部分。该半导体芯片20非主动面202上的粗糙化范围，主要设于该半导 体芯片20的角端处，且该粗糙化的范围是至少为三分之一的芯片角端 至芯片中心(芯片变形量为零)距离，即三分之一的形心距(DNP,Distance to neutral point),从而同时通过于该半导体芯片20外围部分 (角端)所形成的粗糙化结构200强化半导体芯片20与后续覆盖其上 的封装胶体的介面粘附力，以及通过该半导体芯片20中央部分未形成 粗糙化结构200的区域维持芯片强度。该粗糙化的方式一般可釆用波 长小于0.5微米((im)的雷射或电浆或化学蚀刻等方式形成，该粗糙 化结构的深度以0.5至5微米为宜，其中又以2微米为佳。于本实施例中，该粗糙化结构200可形成于该半导体芯片20非主 动面202的四角隅且未相互连接，其中该粗糙化的范围为自角端到中 心距离的三分之一处，也即，自芯片中心向外三分的二的形心距为范 围所构成的芯片中央部分未予粗糙化。另外，于形成粗糙化结构200前是可先对该半导体芯片进行抛光 处理(polish)以强化表面强度后，再于该半导体芯片非主动面的角端 进行粗糙化处理。如图2C所示，将该半导体芯片20主动面201通过多导电凸块21 接置于一芯片承载件22」1;以及于该芯片承载件22上形成一包覆该 半导体芯片20的封装胶体23，从而形成一半导体封装结构。该芯片承载件22是可例如为球栅阵列式(BGA)基底，以对应于 该基底上未供接置半导体芯片20的一侧植设有多焊球24，进而供该半 导体芯片20电性连接至外部装置。另外，该芯片承载件也可为一导线 架 (lead frame )。还请参阅图3至5，为本发明的半导体芯片顶视图，该半导体芯片 20非主动面上未形成有粗糙化的中央部分形状是可为圆形(如图3所 示)，或矩形(如图4所示)，也或多边形(如图5所示)，且其外围部 分所形成粗糙化结构200的范围至少为自角端到芯片中心距离的三分 之一，且可环绕该半导体芯片非主动面边缘，从而同时通过于该半导 体芯片20外围部分所形成的粗糙化结构200强化半导体芯片20与后 续覆盖其上的封装胶体的介面粘附力，以及通过该半导体芯片20中央 部分未形成粗糙化结构200的区域维持芯片强度，进而可适用于封装 大尺寸的半导体芯片，同时避免于半导体芯片角端发生脱层问题及半 导体芯片全面粗糙化所导致的裂损问题。以上所述仅为本发明的较佳实施方式而已，并非用以限定本发明 的范围，也即，本发明事实上仍可做其他改变，因此，本领域技术人 员在未脱离本发明所公开的精神与技术思想下所完成的一切等效修饰 或改变，仍应由权利要求所涵盖。
权利要求
1.一种半导体芯片，包括芯片本体，该芯片本体具有一主动面及一相对的非主动面；以及粗糙化结构，形成于该非主动面的外围，从而将该非主动面划分为未予粗糙化的中央部分，以及形成有粗糙化结构的外围部分。
2. 根据权利要求1所述的半导体芯片，其中，该粗糙化结构主要是 设于该半导体芯片的非作用表面角端处。
3. 根据权利要求2所述的半导体芯片，其中，该粗糙化结构的范围 是至少为三分之一的半导体芯片角端至半导体芯片中心距离。
4. 根据权利要求1所述的半导体芯片，其中，该粗糙化结构是利用波长小于0.5微米的雷射、电浆及化学蚀刻的其中一方式形成，且该粗 糙化结构的深度以0.5至5微米为宜，其中又以2微米为佳。
5. 根据权利要求1所述的半导体芯片，其中，该粗糙化结构是形成 于该非主动面的四角端且未相互连接。
6. 根据权利要求1所述的半导体芯片，其中，该粗糙化结构是形成 于该非主动面的四角端且相互连接。
7. 根据权利要求1所述的半导体芯片，其中，该半导体芯片是先经 抛光处理以强化表面强度，再于该非主动面的角端进行粗糙化处理。
8. 根据权利要求1所述的半导体芯片，其中，该非主动面上未形成 有粗糙化结构之中央部分形状是可为圆形、矩形及多边形的其中之一。
9. 根据权利要求1所述的半导体芯片，其中，该粗糙化结构的范围 至少为自半导体芯片角端到半导体芯片中心距离的三分之一，且可环绕该半导体芯片非主动面边缘。
10. —种半导体封装结构，包括芯片承载件；半导体芯片，具有一主动面及相对的非主动面，该半导体芯片是 以其主动面通过多导电凸块而接置于该芯片承载件上，且该非主动面 的外围形成有粗糙化结构，从而将该非主动面划分为未予粗糙化的中 央部分，以及形成有粗糙化结构的外围部分；以及封装胶体，形成于该芯片承载件上用以包覆该半导体芯片。
11. 根据权利要求10所述的半导体封装结构，其中，该粗糙化结构主要是设于该半导体芯片的角端处。
12. 根据权利要求11所述的半导体封装结构，其中，该粗糙化结构 的范围是至少为三分之一的半导体芯片角端至半导体芯片中心距离。
13. 根据权利要求11所述的半导体封装结构，其中，该粗糙化结构 是利用波长小于0.5微米的雷射、电浆及化学蚀刻的其中一方式形成， 且该粗糙化结构的深度以0.5至5微米为宜，其中又以2微米为佳。
14. 根据权利要求11所述的半导体封装结构，其中，该粗糙化结构 是形成于该非主动面的四角端且未相互连接。
15. 根据权利要求11所述的半导体封装结构，其中，该粗糙化结构 是形成于该非主动面的四角端且相互连接。
16. 根据权利要求11所述的半导体封装结构，其中，该半导体芯片 是先经抛光处理以强化表面强度，再于该非主动面的角端进行粗糙化 处理。
17. 根据权利要求11所述的半导体封装结构，其中，该芯片承载件 为球栅阵列式基底及导线架的其中之一。
18. 根据权利要求11所述的半导体封装结构，其中，该半导体芯片 非主动面上未形成有粗糙化结构的中央部分形状是可为圆形、矩形及多边形的其中之一。
19. 根据权利要求11所述的半导体封装结构，其中，该粗糙化结构 的范围至少为自半导体芯片角端到半导体芯片中心距离的三分之一， 且可环绕该半导体芯片非主动面边缘。
20. —种半导体封装结构的制法，包括提供一半导体芯片，该半导体芯片具有一主动面及相对的非主动 面，以于该非主动面的外围进行粗糙化，从而将该非主动面划分为未予粗糙化的中央部分及形成有粗糙化结构的外围部分；将该半导体芯片主动面通过多导电凸块接置于一芯片承载件上；以及于该芯片承载件上形成一包覆该半导体芯片的封装胶体。
21. 根据权利要求20所述的半导体封装结构的制法，其中，该粗糙 化结构主要是设于该半导体芯片的角端处。
22. 根据权利要求21所述的半导体封装结构的制法，其中，该粗糙 化结构的范围是至少为三分之一的半导体芯片角端至半导体芯片中心 距离。
23. 根据权利要求20所述的半导体封装结构的制法，其中，该粗糙 化结构是利用波长小于0.5微米的雷射、电浆及化学蚀刻的其中一方式 形成，且该粗糙化结构的深度以0.5至5微米为宜，其中又以2微米为 佳。
24. 根据权利要求20所述的半导体封装结构的制法，其中，该粗糙 化结构是形成于该非主动面的四角端且未相互连接。
25. 根据权利要求20所述的半导体封装结构的制法，其中，该粗糙 化结构是形成于该非主动面的四角端且相互连接。
26. 根据权利要求20所述的半导体封装结构的制法，其中，该半导 体芯片是先经抛光处理以强化表面强度，再于该非主动面的角端进行 粗糙化处理。
27. 根据权利要求20所述的半导体封装结构的制法，其中，该芯片 承载件为球栅阵列式基底及导线架的其中之一。
28. 根据权利要求20所述的半导体封装结构的制法，其中，该半导 体芯片非主动面上未形成有粗糙化结构的中央部分形状是可为圆形、 矩形及多边形的其中之一。
29. 根据权利要求20所述的半导体封装结构的制法，其中，该粗糙化结构的范围至少为自半导体芯片角端到半导体芯片中心距离的三分 之一，且可环绕该半导体芯片非主动面边缘。
全文摘要
一种半导体芯片及其封装结构与制法，主要是提供具有一主动面及相对非主动面的半导体芯片，以对应该非主动面的外围进行粗糙化，从而将该非主动面划分为未予粗糙化的中央部分及形成有粗糙化结构的外围部分，以供该半导体芯片主动面通过多导电凸块接置于芯片承载件上，并于该芯片承载件上形成一包覆该半导体芯片的封装胶体，从而通过于该半导体芯片非主动面外围部分所形成的粗糙化结构强化半导体芯片与封装胶体的粘附力，同时通过该中央部分未粗糙化的区域维持芯片强度。
文档编号H01L29/02GK101150143SQ20061013928
公开日2008年3月26日 申请日期2006年9月20日 优先权日2006年9月20日
发明者曾文聪, 林长甫, 萧承旭, 蔡和易, 黄文宏 申请人:矽品精密工业股份有限公司