一种阵列基板及其制备方法、显示面板、显示装置与流程

本申请涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板、显示装置。

背景技术：

目前，有机发光二极管(organiclight-emittingdiode，oled)显示产品具有屏幕亮度大、色域广、耗电量低、可视角度大等优势而得到大力发展。目前，在大尺寸oled面板制作时，栅极、源漏极均需要沉积厚金属层，大尺寸oled面板显示区(aa区)和周边区的金属图案分布差异较大，aa区之外的区域待刻蚀面积比aa区待刻蚀面积大，在对厚金属层进行刻蚀工艺时存在负载效应，即由于被蚀刻材质裸露在反应蚀刻液时，反应刻蚀液在待刻蚀面积较大的区域中被消耗掉的程度比在待刻蚀面积较小的区域中被消耗掉的程度大，反应刻蚀液在待刻蚀面积较大的区域中的酸浓度比在待刻蚀面积较小的区域中的酸浓度低，而蚀刻速率与反应酸浓度成正比关系，因此，待刻蚀面积较大的区域蚀刻速率比待刻蚀面积较小的区域刻蚀速率慢，待刻蚀面积较大的区域即aa区之外的区域容易出现刻蚀残留。当形成对位标记的图案存在刻蚀残留时，实际形成的对位标记图案与预设图案不一致，在后续利用掩膜板的工艺中无法完成对位标记的识别导致掩膜板无法对位，导致设备异常。或者，存在刻蚀残留的情况在产品制备完成后的检测工序中有几率被检测出来，但是当通过检测确定存在刻蚀残留时，产品只能进行报废。

综上，现有技术在显示产品的制备过程中无法对刻蚀残留进行检测，无法避免由于刻蚀残留导致的产能降低以及材料浪费。

技术实现要素：

本申请实施例提供了一种阵列基板及其制备方法、显示面板、显示装置，用以在阵列基板制备过程中对刻蚀残留进行检测，提高产能，节约成本。

本申请实施例提供的一种阵列基板，所述阵列基板包括：衬底基板，位于所述衬底基板之上的至少一层导电层；所述阵列基板划分为显示区以及所述显示区之外的周边区；所述导电层在所述周边区包括至少一组检测电路；所述检测电路包括：相互绝缘的第一检测电极部和第二检测电极部；

所述第一检测电极部包括：第一检测端，第二检测端，以及连接所述第一检测端和所述第二检测端的第一连接线；

所述第二检测电极部包括：第三检测端，第四检测端，以及连接所述第三检测端和所述第四检测端的第二连接线；

所述第一连接线与所述第二连接线相邻，且所述第一连接线与所述第二连接线之间的距离小于预设值。

可选地，所述第一连接线和所述第二连接线为折线。

可选地，所述导电层在所述显示区包括至少一组所述检测电路。

可选地，所述导电层包括下列之一或其组合：阳极层、公共电极层、薄膜晶体管的栅极层、源漏极层。

本申请实施例提供的一种阵列基板的制备方法，所述方法包括：

提供衬底基板；所述衬底基板划分为显示区和所述显示区之外的周边区；

在衬底基板之上形成导电层的图案，其中，所述导电层在所述周边区包括至少一组检测电路，所述检测电路包括第一检测电极部和第二检测电极部，所述第一检测电极部包括：第一检测端，第二检测端，以及连接所述第一检测端和所述第二检测端的第一连接线，所述第二检测电极部包括：第三检测端，第四检测端，以及连接所述第三检测端和所述第四检测端的第二连接线；

对所述第一检测电极部和所述第二检测电极部进行短路测试；

当所述第一检测电极部和所述第二检测电极部未发生短路时，确定不存在导电层刻蚀残留，进行所述阵列基板其他膜层的制作。

可选地，对所述第一检测电极部和所述第二检测电极部进行短路测试之后，所述方法还包括：

当所述第一检测电极部和所述第二检测电极部之间短路时，确定存在导电层刻蚀残留，并重复执行以下步骤，直到所述第一检测电极部和所述第二检测电极部之间未发生短路：

去除所述导电层；

沉积导电材料并进行图形化工艺，再次形成包括所述检测电路的导电层的图案；

再次对所述第一检测电极部和所述第二检测电极部进行短路检测。

可选地，在衬底基板之上形成导电层的图案，具体包括：在所述显示区和所述周边区均形成至少一组所述检测电路的图案。

可选地，所述第一检测端与所述第三检测端相邻，所述第二检测端与所述第四检测端相邻，对所述第一检测电极部和所述第二检测电极部进行短路检测，具体包括：

利用电学测试设备检测所述第一检测端和所述第四检测端之间是否短路，以及利用所述电学测试设备检测所述第二检测端和所述第三检测端之间是否短路。

本申请实施例提供的一种显示面板，包括本申请实施例提供的阵列基板。

本申请实施例提供的一种显示装置，包括本申请实施例提供的显示面板。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种阵列基板的示意图；

图2为本申请实施例提供的一种检测电路的结构示意图；

图3为本申请实施例提供的另一种阵列基板的示意图；

图4为本申请实施例提供的一种阵列基板制备方法的流程示意图。

具体实施方式

本申请实施例提供了一种阵列基板，所述阵列基板包括：衬底基板，位于所述衬底基板之上的至少一层导电层；如图1所示，所述阵列基板划分为显示区1以及所述显示区1之外的周边区2；所述导电层在所述周边区2包括至少一组检测电路3；所述检测电路3包括：相互绝缘的第一检测电极部4和第二检测电极部5；

所述第一检测电极部4包括：第一检测端6，第二检测端7，以及连接所述第一检测端6和所述第二检测端7的第一连接线8；

所述第二检测电极部5包括：第三检测端9，第四检测端10，以及连接所述第三检测端9和所述第四检测端10的第二连接线11；

所述第一连接线8与所述第二连接线11相邻，且所述第一连接线8与所述第二连接线11之间的距离小于预设值。

需要说明的是，由于负载效应导致的刻蚀残留的发生集中在图案相对简单的区域，本申请实施例提供的阵列基板，在周边区设置至少一组检测电路，即在周边区设置了图案简单的区域，检测电路相当于是从整个阵列基板的导电层的图案中取样出来的检测样本，如果检测电路存在刻蚀残留，则导电层其他图案简单的区域很大概率也会存在刻蚀残留。如果对图案简单的检测电路进行检测，确定检测电路存在刻蚀残留，则确定当前导电层存在刻蚀残留。

需要说明的是，预设值例如可以是200微米，即第一连接线与第二连接线之间的距离小于200微米。

本申请实施例提供的阵列基板，由于在容易出现刻蚀残留的周边区设置至少一组检测电路，从而在阵列基板的制备过程中，在每一层导电层的图案形成以后可以利用检测电路对当前导电层是否存在刻蚀残留进行检测，缩短了刻蚀残留不良检测的周期。并且当导电层存在刻蚀残留时，可以对刻蚀残留进行处理之后再进行后续工艺，可以避免现有技术在整个产品制备完成后检测出刻蚀残留并报废存在刻蚀残留的产品，可以提高产能并节约成本。

需要说明的是，图1中仅示出阵列基板的部分区域，并且图1中以一层导电层在周边区包括一组检测电路为例进行说明，在具体实施时，检测电路的数量以及位置，可以根据实际需要进行选择。图1中，第一检测端6与第三检测端9相邻，第二检测端7与第四检测端10相邻。

图1中以第一连接线8和第二连接线11为直线为例进行举例说明，当然，第一连接线8和第二连接线11也可以是其他形状。

可选地，如图2所示，所述第一连接线8和所述第二连接线11为折线。

可选地，所述导电层在所述显示区包括至少一组所述检测电路。

即本申请实施例提供的阵列基板，在显示区和周边区均设置检测电路，从而在阵列基板制备过程中，对显示区和周边区导电层的刻蚀残留均可以进行检测。

可选地，所述导电层包括下列之一或其组合：阳极层、公共电极层、薄膜晶体管的栅极层、源漏极层。

本申请实施例提供的阵列基板，可以应用于电致发光显示，也可以应用于液晶显示。当阵列基板应用于电致发光显示时，阵列基板中的金属层例如可以包括：薄膜晶体管的栅极层、源漏极层以及阳极层。当阵列基板应用于液晶显示，阵列基板中的金属层包括：薄膜晶体管的栅极层、源漏极层、公共电极。

在具体实施时，阵列基板中的每一导电层均包括检测电路。

接下来以阵列基板应用于电致发光显示为例，对本申请实施例提供的阵列基板的结构进行说明，如图3所示，阵列基板包括：衬底基板12、位于衬底基板12之上的遮光层13，位于遮光层13之上的缓冲层14，位于缓冲层14之上的有源层15，位于有源层15之上的栅绝缘层16，位于栅绝缘层16之上的栅极17，位于栅极17之上的层间绝缘层18，位于层间绝缘层18之上的源漏电极层19，位于源漏电极层19之上的钝化层20，以及位于钝化层20之上的阳极层21。有源层15包括：第一导体化区域22、第二导体化区域23以及位于第一导体化区域22和第二导体化区域23之间的半导体区域24。层间绝缘层18具有第一过孔25和第二过孔26，源漏电极层19包括：通过第一过孔25与第一导体化区域22电连接的源极27，以及通过第二过孔26与第二导体化区域23电连接的漏极28。钝化层20具有第三过孔29，阳极层21通过第三过孔29与源极27电连接。图3中仅示出阵列基板显示区结构，阵列基板的周边区除了包括与每一导电层同层设置的检测电路外，还可包括与每一导电层通常设置的周边电路图案，并且图3以顶栅结构的薄膜晶体管为例进行举例说明，在具体实施时，可以根据实际需要选择薄膜晶体管的结构。

基于同一发明构思，本申请实施例还提供了一种阵列基板的制备方法，如图4所示，所述方法包括：

s101、提供衬底基板；所述衬底基板划分为显示区和所述显示区之外的周边区；

s102、在衬底基板之上形成导电层的图案，其中，所述导电层在所述周边区包括至少一组检测电路，所述检测电路包括第一检测电极部和第二检测电极部，所述第一检测电极部包括：第一检测端，第二检测端，以及连接所述第一检测端和所述第二检测端的第一连接线，所述第二检测电极部包括：第三检测端，第四检测端，以及连接所述第三检测端和所述第四检测端的第二连接线；

s103、对所述第一检测电极部和所述第二检测电极部进行短路测试；

s104、当所述第一检测电极部和所述第二检测电极部未发生短路时，确定不存在导电层刻蚀残留，进行所述阵列基板其他膜层的制作。

本申请实施例提供的阵列基板制备方法，形成的导电层的图案包括周边区设置的至少一组检测电路，这样在形成每一导电层的图案之后，可以利用检测电路对当前导电层是否存在刻蚀残留进行检测，在确定当前导电层不存在刻蚀残留的情况下，继续进行其他膜层的制作，从而缩短了刻蚀残留不良检测的周期。并且，检测电路的图案可以与导电层显示区和周边区的图案同时形成，即本申请实施例提供的阵列基板的制备方法可以在不增加掩膜板的情况下，对易发生刻蚀残留的区域进行检测，以便当前导电层出现刻蚀残留是可以制定应对措施，可以对刻蚀残留进行处理之后再进行后续工艺，可以避免现有技术在整个产品制备完成后检测出刻蚀残留并报废存在刻蚀残留的产品，可以提高产能并节约成本。

可选地，对所述第一检测电极部和所述第二检测电极部进行短路测试之后，所述方法还包括：

当所述第一检测电极部和所述第二检测电极部之间短路时，确定存在导电层刻蚀残留，并重复执行以下步骤，直到所述第一检测电极部和所述第二检测电极部之间未发生短路：

去除所述导电层；

沉积导电材料并进行图形化工艺，再次形成包括所述检测电路的导电层的图案；

再次对所述第一检测电极部和所述第二检测电极部进行短路检测。

本申请实施例提供的阵列基板的制备方法，当确定存在导电层刻蚀残留的情况下，去除当前导电层的所有图案，重新沉积导电层的材料并进行图形化工艺，直到所述第一检测电极部和所述第二检测电极部之间未发生短路时，再进行后续膜层的制作，从而采用本申请实施例提供的阵列基板制备方法制得的阵列基板中，每一导电层均不存在导电层刻蚀残留，可以避免报废产品，可以节省成本。

去除当前导电层例如可以采用刻蚀工艺。

可选地，在衬底基板之上形成导电层的图案，具体包括：在所述显示区和所述周边区均形成至少一组所述检测电路的图案。

可选地，所述第一检测端与所述第三检测端相邻，所述第二检测端与所述第四检测端相邻，对所述第一检测电极部和所述第二检测电极部进行短路检测，具体包括：

利用电学测试设备检测所述第一检测端和所述第四检测端之间是否短路，以及利用所述电学测试设备检测所述第二检测端和所述第三检测端之间是否短路。

具体实施时，可以利用电学测试设备采用扎针方式，检测第一检测端和第四检测端之间的导通状态，以及第二检测端和第三检测端之间的导通状态。

接下来以阵列基板中的导电层包括：薄膜晶体管的栅极层、源漏极层以及阳极层为例，对本申请实施例提供的阵列基板的制备方法进行举例说明，阵列基板的制备包括如下步骤：

s201、在衬底基板上形成遮光层的图案；

例如可以采用溅射(sputter)工艺沉积厚度为10纳米(nm)～80nm的遮光金属材料，并进行图形化工艺，形成遮光层的图案；

s202、在遮光层之上形成缓冲层；

形成缓冲层，例如可以采用等离子气相沉积(plasmaenhancedchemicalvapordeposition，pecvd)工艺，沉积厚度为300nm～500nm的氧化硅(siox)作为缓冲层；

s203、在缓冲层上形成有源层的图案；

例如可以采用sputter沉积厚度为10nm～80nm的igzo作为有源层，并进行图形化工艺形成有源层的图案；

s204、形成栅绝缘层的图案；

例如可以采用pecvd沉积厚度为100nm～200nm的siox作为栅极绝缘层；并进行图形化工艺形成栅绝缘层的图案；

s205、沉积栅极材料，采用图形化工艺形成包括栅极的图案以及栅极检测电路的图案的栅极导电层；

例如可以采用铜(cu)作为栅极的材料，采用sputter制备厚度为700nm的cu膜，并根据所需图形进行图形化工艺；

s206、对栅极检测电路进行短路检测，当确定不存在栅极导电层刻蚀残留时，执行步骤s207，当确定存在栅极导电层刻蚀残留时，去除栅极导电层，并执行步骤s205；

s207、形成层间绝缘层，并进行图形化工艺在层间绝缘层形成第一过孔和第二过孔；

例如可以采用pecvd沉积厚度为300nm～500nm的siox作为层间绝缘层，并进行图形化工艺；

s208、沉积源漏极材料，采用图形化工艺形成包括源漏极的图案以及源漏极检测电路的图案的源漏极导电层；

例如可以采用cu作为源漏极的材料，采用sputter制备厚度为400nm～600nm的cu膜，并根据所需图形进行图形化工艺；源漏极的图案包括通过第一过孔与有源层电连接的源极以及通过第二过孔与有源层电连接的漏极；

s209、对源漏极检测电路进行短路检测，当确定不存在源漏极导电层刻蚀残留时，执行步骤s210，当确定存在源漏极导电层刻蚀残留时，去除源漏极导电层，并执行步骤s208；

s210、形成钝化层，并进行图形化工艺，形成第三过孔；

例如可以采用pecvd沉积厚度为200nm～400nm的siox或氮化硅(sinx)作为钝化层，并进行图形化工艺；

s211、沉积阳极材料，采用图形化工艺形成包括阳极的图案以及阳极检测电路的图案的阳极导电层；

例如可以采用sputter沉积厚度为10nm～80nm的氧化铟锡(ito)，以及100nm～300nm的铝(al)/al合金为反射阳极，并进行图形化工艺；

s212、对阳极检测电路进行短路检测，当确定不存在阳极导电层刻蚀残留时，进行后续制作，当确定存在阳极导电层刻蚀残留时，去除阳极导电层，并执行步骤s211。

当确定不存在阳极导电层刻蚀残留后，可以进行像素定义层、发光功能层、阴极、封装层等膜层的制作。

本申请实施例提供的一种显示面板，包括本申请实施例提供的阵列基板。

本申请实施例提供的一种显示装置，包括本申请实施例提供的显示面板。

本申请实施例提供的显示装置，例如可以是手机、电脑、电视等装置。

综上所述，本申请实施例提供的阵列基板及其制备方法、显示面板、显示装置，由于在容易出现刻蚀残留的周边区设置至少一组检测电路，从而在阵列基板的制备过程中，在每一层导电层的图案形成以后可以利用检测电路对当前导电层是否存在刻蚀残留进行检测，缩短了刻蚀残留不良检测的周期。并且当导电层存在刻蚀残留时，可以对刻蚀残留进行处理之后再进行后续工艺，可以避免现有技术在整个产品制备完成后检测出刻蚀残留并报废存在刻蚀残留的产品，可以提高产能并节约成本。

显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。