半导体装置和固体摄像元件的制作方法

例如，与本公开有关的技术(本技术)涉及在摄像装置中使用的半导体装置，和其中半导体装置内置在放大晶体管中的固体摄像元件。

背景技术：

例如，如专利文献1中公开的技术中那样，一些半导体装置具有其中栅极电极被形成为围绕沟道的栅完全包围结构(gateallaround，在以下说明中，称为“gaa结构”)。

[引用列表]

[专利文献]

[专利文献1]：jp2015-233073a

技术实现要素：

[技术问题]

然而，诸如在专利文献1中公开的技术中的具有gaa结构的半导体装置具有下述问题：制造过程复杂，并且由于工序数量的增加而导致成本增加。

鉴于上述问题，本技术的目的是提供一种能够抑制制造过程变得复杂的半导体装置，以及其中半导体装置内置于放大晶体管中的固体摄像元件。

[解决问题的方案]

半导体装置包括低浓度n型区域、第一高浓度n型区域、第二高浓度n型区域、栅极电极、第一绝缘膜和第二绝缘膜。第一高浓度n型区域和第二高浓度n型区域以它们中间插入有低浓度n型区域的方式层叠，并且它们是杂质浓度比低浓度n型区域更高的区域。而且，第一高浓度n型区域连接到源极电极和漏极电极中的一者，并且第二高浓度n型区域连接到所述源极电极和所述漏极电极中的另一者。当从作为低浓度n型区域、第一高浓度n型区域和第二高浓度n型区域层叠的方向的层叠方向观察时，栅极电极围绕低浓度n型区域。第一绝缘膜布置在栅极电极与低浓度n型区域之间。第二绝缘膜布置在栅极电极与第一高浓度n型区域之间。

根据本技术的一个方面的固体摄像元件具有设置有放大晶体管的像素电路，并且上述半导体装置内置在放大晶体管中。

附图说明

图1是示出根据第一实施方案的半导体装置的构成的平面图。

图2是沿着图1中的线ii-ii截取的横截面图。

图3是示出半导体装置的操作的横截面图。

图4是示出根据第一实施方案的半导体装置的制造过程中的底部区域形成工序的横截面图。

图5是示出根据第一实施方案的半导体装置的制造过程中的元件分离形成工序的横截面图。

图6是示出根据第一实施方案的半导体装置的制造过程中的面向区域形成工序的横截面图。

图7是示出根据第一实施方案的半导体装置的制造过程中的氧化膜沉积工序的横截面图。

图8是示出根据第一实施方案的半导体装置的制造过程中的多晶硅沉积工序的横截面图。

图9是示出根据第一实施方案的半导体装置的制造过程中的掩模去除工序的横截面图。

图10是示出根据第一实施方案的半导体装置的制造过程中的低浓度n型区域形成工序和第二高浓度n型区域形成工序的横截面图。

图11是示出根据第二实施方案的半导体装置的构成的平面图。

图12是沿着图11中的线xii-xii截取的横截面图。

图13是示出根据第二实施方案的半导体装置的制造过程中的第一氧化膜沉积工序的横截面图。

图14是示出根据第二实施方案的半导体装置的制造过程中的第一氧化膜蚀刻工序的横截面图。

图15是示出根据第二实施方案的半导体装置的制造过程中的第一氧化膜蚀刻工序的横截面图。

图16是示出根据第二实施方案的半导体装置的制造过程中的第一掩模去除工序的横截面图。

图17是示出根据第二实施方案的半导体装置的制造过程中的第二氧化膜沉积工序的横截面图。

图18是示出根据第二实施方案的半导体装置的制造过程中的多晶硅沉积工序的横截面图。

图19是示出根据第二实施方案的半导体装置的制造过程中的掩模去除工序的横截面图。

图20是示出根据第三实施方案的半导体装置的构成的横截面图。

图21是示出根据第三实施方案的半导体装置的制造过程中的第一氧化膜沉积工序的横截面图。

图22是示出根据第三实施方案的半导体装置的制造过程中的第一氧化膜蚀刻工序的横截面图。

图23是示出根据第三实施方案的半导体装置的制造过程中的第一氧化膜蚀刻工序的横截面图。

图24是示出根据第三实施方案的半导体装置的制造过程中的第一掩模去除工序的横截面图。

图25是示出根据第三实施方案的半导体装置的制造过程中的第二氧化膜沉积工序的横截面图。

图26是示出根据第三实施方案的半导体装置的制造过程中的多晶硅沉积工序的横截面图。

图27是示出根据第三实施方案的半导体装置的制造过程中的掩模去除工序的横截面图。

图28是示出根据第四实施方案的半导体装置的构成的平面图。

图29是沿着图28的xxix-xxix线截取的横截面图。

图30是示出根据第四实施方案的变形例的半导体装置的构成的平面图。

图31是沿着图30中的线xxxi-xxxi截取的横截面图。

图32是示出根据第五实施方案的半导体装置的构成的平面图。

图33是沿着图32中的线xxxiii-xxxiii截取的横截面图。

图34是示出根据第六实施方案的半导体装置的构成的平面图。

图35是示出根据第七实施方案的半导体装置的构成的平面图。

图36是示出根据第八实施方案的固体摄像元件的构成的横截面图。

图37是示出根据第八实施方案的固体摄像元件的构成的横截面图。

图38是表示传感器像素和读出电路的示例的图。

图39是表示多个读出电路和多条垂直信号线的连接方式的示例的图。

图40是沿着图37中的线xxxx-xxxx截取的横截面图。

图41是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图42是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图43是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图44是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图45是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图46是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图47是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图48是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图49是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图50是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图51是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图52是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图53是示出根据第八实施方案的固体摄像元件的制造过程的横截面图。

图54是沿着图53中的线xxxxxiv-xxxxxiv截取的横截面图。

图55是沿着图54中的线xxxxxv-xxxxxv截取的横截面图。

图56是示出根据第九实施方案的固体摄像元件的构成的横截面图。

图57是示出根据第十实施方案的固体摄像元件的构成的横截面图。

图58是示出根据第十一实施方案的固体摄像元件的构成的横截面图。

图59是示出根据第十二实施方案的固体摄像元件的构成的横截面图。

图60是示出根据第十三实施方案的固体摄像元件的构成的横截面图。

图61是示出根据第十三实施方案的固体摄像元件的制造过程的横截面图。

图62是表示根据第十四实施方案的摄像装置的功能构成的示例的框图。

图63是表示图62所示的摄像装置的示意性构成的平面示意图。

图64是表示沿着图63中的线iii-iii’截取的横截面构成的示意图。

图65是图62所示的像素共用单元的等效电路图。

图66是表示多个像素共用单元和多条垂直信号线的连接方式的示例的图。

图67是表示图64所示的摄像装置的具体构成的示例的截面示意图。

图68a是表示图67所示的第一基板的主要部分的平面构成的示例的示意图。

图68b是表示图68a所示的第一基板的主要部分的焊盘部的平面构成的示意图。

图69是表示图67所示的第二基板(半导体基板)的平面构成的示例的示意图。

图70是表示连同图67所示的第一配线层一起的像素电路和第一基板的主要部分的平面构成的示例的示意图。

图71是表示图67所示的第一配线层和第二配线层的平面构成的示例的示意图。

图72是表示图67所示的第二配线层和第三配线层的平面构成的示例的示意图。

图73是表示图67所示的第三配线层和第四配线层的平面构成的示例的示意图。

图74是用于说明到图64所示的摄像装置的输入信号的路径的示意图。

图75是用于说明图64所示的摄像装置的像素信号的路径的示意图。

图76是示出图69所示的第二基板(半导体基板)的平面构成的变形例的示意图。

图77是表示连同图76所示的像素电路一起的第一配线层和第一基板的主要部分的平面构成的示意图。

图78是表示连同图77所示的第一配线层一起的第二配线层的平面构成的示例的示意图。

图79是表示连同图78所示的第二配线层一起的第三配线层的平面构成的示例的示意图。

图80是表示连同图79所示的第三配线层一起的第四配线层的平面构成的示例的示意图。

图81是表示图68a所示的第一基板的平面构成的变形例的示意图。

图82是表示层叠在图81所示的第一基板上的第二基板(半导体层)的平面构成的示例的示意图。

图83是表示连同图82所示的像素电路一起的第一配线层的平面构成的示例的示意图。

图84是表示连同图83所示的第一配线层一起的第二配线层的平面构成的示例的示意图。

图85是表示连同图84所示的第二配线层一起的第三配线层的平面构成的示例的示意图。

图86是表示连同图85所示的第三配线层一起的第四配线层的平面构成的示例的示意图。

图87是表示图81所示的第一基板的平面构成的另一示例的示意图。

图88是表示层叠在图87所示的第一基板上的第二基板(半导体层)的平面构成的示例的示意图。

图89是表示连同图88所示的像素电路一起的第一配线层的平面构成的示例的示意图。

图90是表示连同图89所示的第一配线层一起的第二配线层的平面构成的示例的示意图。

图91是表示连同图90所示的第二配线层一起的第三配线层的平面构成的示例的示意图。

图92是表示连同图91所示的第三配线层一起的第四配线层的平面构成的示例的示意图。

图93是表示图64所示的摄像装置的另一示例的截面示意图。

图94是用于说明到图93所示的摄像装置的输入信号的路径的示意图。

图95是用于说明图93所示的摄像装置的像素信号的信号路径的示意图。

图96是表示图67所示的摄像装置的另一示例的截面示意图。

图97是表示图65中的等效电路的另一示例的图。

图98是表示图68a等所示的像素分离部的另一示例的平面示意图。

图99是表示设置有根据上述实施方案及其变形例的摄像装置的摄像系统的示意性构成的示例的图。

图100是表示图99所示的摄像系统的摄像过程的示例的图。

图101是示出车辆控制系统的示意性构成的示例的框图。

图102是示出车内信息检测单元和摄像单元的安装位置的示例的说明图。

图103是示出内窥镜手术系统的示意性构成的示例的图。

图104是示出摄像头和ccu的功能构成的示例的框图。

图105是示出作为本技术的适用例的固体摄像元件的示例的电路图。

图106是示出作为本技术的适用例的固体摄像元件的示例的横截面图。

具体实施方式

下面将参照附图说明本技术的实施方案。在附图中，相同或相似的部分由相同或相似的附图标记表示，并且将省略重复的说明。附图是示意性的，并且包含附图不同于实际事项的情况。下面所示的实施方案用于举例说明将本技术的技术思想实体化的装置和方法，并且本技术的技术思想不限于以下实施方案中例示的装置和方法。在权利要求书中规定的技术保护范围内可以对本技术的技术思想进行各种变更。

(第一实施方案)

<半导体装置的整体构成>

例如，根据第一实施方案的半导体装置内置在设置于固体摄像元件的像素电路的放大晶体管中。

如图1和图2所示，半导体装置具有低浓度n型区域ln、第一高浓度n型区域2、第二高浓度n型区域3、栅极电极4、第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c。

低浓度n型区域ln是使用杂质浓度为10kev/1e¹⁸(cm^-2)以下的材料形成的。在第一实施方案中，将说明使用杂质浓度为100kev/1e¹³(cm^-2)的磷形成低浓度n型区域ln的情况。

而且，低浓度n型区域ln的形状为长方体。

在形成低浓度n型区域ln的长方体中，当从图2所示的层叠方向观察时，彼此不相邻的两个面分别形成平面。注意，稍后将说明层叠方向的说明。

因此，当从层叠方向观察时，低浓度n型区域ln的形状是正方形。

例如，第一高浓度n型区域2是使用诸如杂质浓度为10kev/1e¹⁹(cm^-2)以上的材料等具有比低浓度n型区域ln更高的杂质浓度的材料形成的。在第一实施方案中，将说明其中使用杂质浓度为500kev/1e¹⁴(cm^-2)的磷和杂质浓度为100kev/1e¹⁴(cm^-2)的磷形成第一高浓度n型区域2的情况。

而且，第一高浓度n型区域2形成为包括面向区域2a和底部区域2b。

面向区域2a是隔着插入其间的栅极电极4面对低浓度n型区域ln的区域。在第一实施方案中，以其中使用杂质浓度为100kev/1e¹⁴(cm^-2)的磷形成面向区域2a的情况为例进行说明。

底部区域2b是如下区域：其包括与低浓度n型区域ln的彼此不相邻的两个面中的一个面(图2中的下表面)接触的部分以及在层叠方向上面对栅极电极4的部分。在第一实施方案中，以其中使用杂质浓度为500kev/1e¹⁴(cm^-2)的磷形成底部区域2b的情况为例进行说明。

此外，第一高浓度n型区域2连接到源极电极和漏极电极中的一个。在第一实施方案中，将说明如图所示的其中第一高浓度n型区域2的面向区域2a连接到漏极电极(图2所示的“漏极”)的情况。

例如，第二高浓度n型区域3是使用诸如杂质浓度为10kev/1e¹⁹(cm^-2)以上的材料等具有比低浓度n型区域ln更高的杂质浓度的材料形成的。在第一实施方案中，将说明其中使用杂质浓度为10kev/1e¹⁴(cm^-2)的磷形成第二高浓度n型区域3的情况。

而且，第二高浓度n型区域3与低浓度n型区域ln的彼此不相邻的两个面中的另一个面(图2中的上表面)接触。

根据上述内容，第一高浓度n型区域2和第二高浓度n型区域3与低浓度n型区域ln层叠在一起，并且低浓度n型区域ln插入在第一高浓度n型区域2和第二高浓度n型区域3之间，并且第一高浓度n型区域2和第二高浓度n型区域3是杂质浓度比低浓度n型区域ln更高的区域。

因此，层叠方向是其中低浓度n型区域ln、第一高浓度n型区域2和第二高浓度n型区域3层叠的方向。

而且，第二高浓度n型区域3连接到源极电极和漏极电极中的另一个。在第一实施方案中，将说明如图所示的其中第二高浓度n型区域3连接到源极电极(图2所示的“源极”)的情况。

当从正交于层叠方向的方向观察时，连接到源极电极的第二高浓度n型区域3的表面和连接到漏极电极的面向区域2a的表面具有相同的高度(硅表面的高度)。

因此，当从正交于层叠方向的方向观察时，连接到源极电极或漏极电极的第一高浓度n型区域2的表面和连接到源极电极或漏极电极的第二高浓度n型区域3的表面位于相同的高度。

当从层叠方向(图2中的上下方向)观察时，栅极电极4围绕低浓度n型区域ln。

而且，栅极电极4具有不面对低浓度n型区域ln的部分。也就是说，低浓度n型区域ln具有不面对栅极电极4的部分。

例如，使用多晶硅(poly-si)、氮化钛(tin)、铜(cu)、铝(al)和钨(w)中的至少一种作为栅极电极4的材料。在第一实施方案中，将说明其中使用多晶硅作为栅极电极4的材料的情况。

当从层叠方向观察时，栅极电极4的形状是正方形。

第一绝缘膜5a介于栅极电极和低浓度n型区域ln之间。

例如，使用氧化硅(sio)、氮化硅(sin)和氧化铪(hfo)中的至少一种作为第一绝缘膜5a的材料。

第二绝缘膜5b介于栅极电极和第一高浓度n型区域2之间。

例如，使用氧化硅、氮化硅和氧化铪中的至少一种作为第二绝缘膜5b的材料。

第三绝缘膜5c介于面向区域2a和栅极电极之间。

例如，使用氧化硅、氮化硅和氧化铪中的至少一种作为第三绝缘膜5c的材料。

在第一实施方案中，将说明其中使用氧化硅作为第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c的材料的情况。

根据第一实施方案的半导体装置在硅表面下方的区域中在垂直方向上具有下述层的分布：其中杂质浓度高的层(第一高浓度n型区域2)、其中杂质浓度低的层(低浓度n型区域ln)以及其中杂质浓度高的层(第二高浓度n型区域3)。另外，根据第一实施方案的半导体装置具有如下gaa结构：其中，低浓度n型区域ln被栅极绝缘膜(第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c)和栅极电极4围绕。

因此，电流在上下方向(层叠方向)上，从与第二高浓度n型区域3连接的源极电极经过由低浓度n型区域ln形成的沟道(沟道区域)流向连接到漏极电极的第一高浓度n型区域2(底部区域2b)。

而且，如图3所示，栅极电极4从沟道周围通过栅极电位调节耗尽层dl的宽度，并且当栅极电位减小时，耗尽层dl增大。当整个沟道被耗尽时，电流不再从源极电极流向漏极电极(在断开操作时)。相反，当栅极电位增大并且耗尽层dl变窄时，电流从源极电极流向漏极电极(在导通操作时)。注意，图3示出了栅极绝缘膜的由附图标记tp表示的界面陷阱。

<半导体装置的制造过程>

将参照图1至图3，通过图4至图10说明根据第一实施方案的用于制造半导体装置的制造过程。

半导体装置的制造过程包括底部区域形成工序、元件分离形成工序、面向区域形成工序、氧化膜沉积工序和多晶硅沉积工序。另外还包括掩模去除工序、低浓度n型区域形成工序、第二高浓度n型区域形成工序、热处理工序和接触形成工序。

在底部区域形成工序中，如图4所示，通过离子注入将杂质浓度为500kev/1e¹⁴(cm^-2)的磷注入到硅基板10的下部区域，从而形成底部区域2b。

元件分离形成工序是底部区域形成工序的后处理。

在元件分离形成工序中，如图5所示，在除了稍后将要形成栅极电极4、第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c的区域以外的区域中，通过光刻法对由氮化膜等形成的硬掩模12进行图案化。此外，在元件分离形成工序中，在稍后将要形成栅极电极4、第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c的区域，通过等离子蚀刻将硅基板10回蚀到大约500[nm]的深度。

面向区域形成工序是分离形成工序的后处理。

在面向区域形成工序中，如图6所示，在硅基板10的在元件分离形成工序中被回蚀刻的部分上和当从层叠方向观察时包围在元件分离形成工序中被回蚀刻的部分的部分上，通过光刻法形成第一抗蚀剂掩模14a。此外，在面向区域形成工序中，通过离子注入将杂质浓度为100kev/1e¹⁴(cm^-2)的磷注入到硅基板10的其中未形成第一抗蚀剂掩模14a的区域中，从而形成面向区域2a。

氧化膜沉积工序是面向区域形成工序的后处理。

在氧化膜沉积工序中，如图7所示，去除在面向区域形成工序中形成的第一抗蚀剂掩模14a。此后，通过热氧化在硅基板10、底部区域2b和硬掩模12上沉积稍后将成为第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c的厚度大约为7[nm]的氧化膜16。

多晶硅沉积工序是氧化膜沉积工序的后处理。

在多晶硅沉积工序中，如图8所示，通过cvd(化学气相沉积)法，在氧化膜沉积工序中已经沉积有氧化膜16的表面上沉积多晶硅18。

掩模去除工序是多晶硅沉积工序的后处理。

在掩模去除工序中，如图9所示，通过cmp(化学机械抛光)法，使在多晶硅沉积工序中沉积的多晶硅18平坦化。此外，在掩模去除工序中，通过湿蚀刻去除在元件分离形成工序中被图案化的硬掩模12，从而形成栅极电极4、第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c。

低浓度n型区域形成工序是掩模去除工序的后处理。

在低浓度n型区域形成工序中，如图10所示，通过光刻法在面向区域2a、栅极电极4、第一绝缘膜5a和第三绝缘膜5c上形成第二抗蚀剂掩模14b。此外，在低浓度n型区域形成工序中，在其中未形成第二抗蚀剂掩模14b的区域中通过离子注入将杂质浓度为100kev/1e¹³(cm^-2)的磷注入至硅基板10，从而形成低浓度n型区域ln。

第二高浓度n型区域形成工序是低浓度n型区域形成工序的后处理。

在第二高浓度n型区域形成工序中，如图10所示，通过离子注入将杂质浓度为100kev/1e¹⁴(cm^-2)的磷注入到低浓度n型区域ln的位于与底部区域2b接触的面相对侧的面(图10中的上侧的面)。因此，在第二高浓度n型区域形成工序中形成了第二高浓度n型区域3。

热处理工序和接触形成工序是第二高浓度n型区域形成工序的后处理。

在热处理工序中，通过执行热处理使杂质活性化。

在接触形成工序中，执行与用于形成cmos的已知处理相同的处理，从而将第一高浓度n型区域2连接到源极电极和漏极电极中的一个，并且将第二高浓度n型区域3连接到源极电极和漏极电极中的另一个。

第一实施方案的结构与已知的用于形成常规cmos的制造过程兼容，因此，能够提供能够抑制制造过程变得复杂的半导体装置。

而且，第一实施方案的构成具有由低浓度n型区域ln形成的沟道被栅极电极4围绕的结构，因此，形成了沟道不受栅极绝缘膜的界面陷阱影响的结构。因此，能够抑制由于界面陷阱而产生的噪声。

(第一实施方案的变形例)

尽管在第一实施方案中将多晶硅用作栅极电极4的材料，但是其不限于此，并且可以将氮化钛和铝用作栅极电极4的材料。在这种情况下，使用氧化硅作为第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c的材料的主要成分并且使用氧化铪作为其添加剂，这适用于栅极电极4和栅极绝缘膜之间的组合。

(第二实施方案)

根据第二实施方案的半导体装置也具有图1所示的横截面结构，并且与根据第一实施方案的半导体装置的结构共用。然而，如图11和图12所示，根据第二实施方案的半导体装置与第一实施方案在结构上的不同之处在于，第二绝缘膜5b的膜厚度t2和第三绝缘膜5c的膜厚度t3比第一绝缘膜5a的膜厚度t1更厚。

<半导体装置的制造过程>

将参照图11和图12，通过图13至图19说明根据第二实施方案的用于制造半导体装置的制造过程。

半导体装置的制造过程包括底部区域形成工序、元件分离形成工序、面向区域形成工序、第一氧化膜沉积工序、第一氧化膜蚀刻工序、第一掩模去除工序和第二氧化膜沉积工序。半导体装置的制造过程中还包括多晶硅沉积工序、第二掩模去除工序、低浓度n型区域形成工序、第二高浓度n型区域形成工序、热处理工序和接触形成工序。

底部区域形成工序、元件分离形成工序、面向区域形成工序、低浓度n型区域形成工序、第二高浓度n型区域形成工序、热处理工序和接触形成工序与上述第一实施方案中的过程相同，因此将省略其说明。

第一氧化膜沉积工序是面向区域形成工序的后处理。

在第一氧化膜沉积工序中，如图13所示，通过热氧化在硅基板10、底部区域2b和硬掩模12上沉积稍后将成为第二绝缘膜5b和第三绝缘膜5c的厚度大约为14[nm]的第一氧化膜16a。

第一氧化膜蚀刻工序是第一氧化膜沉积工序的后处理。

在第一氧化膜蚀刻工序中，如图14所示，通过光刻法在硅基板10的在元件分离形成工序中被回蚀刻的部分以及在元件分离形成工序中被回蚀刻的部分的外周侧的部分上形成第三抗蚀剂掩模14c。

此外，在第一氧化膜蚀刻工序中，如图15所示，通过湿蚀刻去除第一氧化膜16a的未被第三抗蚀剂掩模14c覆盖的部分。

第一掩模去除工序是第一氧化膜蚀刻工序的后处理。

在第一掩模去除工序中，如图16所示，去除第三抗蚀剂掩模14c。

第二氧化膜沉积工序是第一掩模去除工序的后处理。

在第二氧化膜沉积工序中，例如，如图17所示，通过热氧化在硅基板10、底部区域2b和硬掩模12上沉积稍后将成为第一绝缘膜5a的厚度大约为7[nm]的第二氧化膜16b。

多晶硅沉积工序是第二氧化膜沉积工序的后处理。

在多晶硅沉积工序中，如图18所示，通过cvd法在第二氧化膜沉积工序中在其上沉积有第二氧化膜16b的面上沉积多晶硅18。

掩模去除工序是多晶硅沉积工序的后处理。

在掩模去除工序中，如图19所示，通过cmp方法使在多晶硅沉积工序中沉积的多晶硅18平坦化。此外，在掩模去除工序中，通过湿蚀刻去除在分离形成工序中被图案化的硬掩模12，从而形成栅极电极4、第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c。

根据第二实施方案的构成，通过使第二绝缘膜5b和第三绝缘膜5c的膜厚度不同于第一绝缘膜5a的膜厚度，能够减小第一寄生电容cpa和第二寄生电容cpb。第一寄生电容cpa是在面向区域2a与栅极电极4之间形成的寄生电容。第二寄生电容cpb是在底部区域2b与栅极电极4之间形成的寄生电容。

因此，能够在漏极电极与栅极电极4之间实现低电容化。

(第三实施方案)

根据第三实施方案的半导体装置也具有图1所示的横截面结构，并且与根据第一实施方案的半导体装置的结构共用。然而，如图20所示，根据第三实施方案的半导体装置与第一实施方案在构成上的不同之处在于，第三绝缘膜5c的膜厚度t3比第一绝缘膜5a的膜厚度t1和第二绝缘膜5b的膜厚度t2更厚。

<半导体装置的制造过程>

将参照图20，通过图21至图27说明用于制造根据第三实施方案的半导体装置的制造过程。

根据第三实施方案的制造过程包括底部区域形成工序、元件分离形成工序、面向区域形成工序、第一氧化膜沉积工序、第一氧化膜蚀刻工序、第一掩模去除工序和第二氧化膜沉积工序。半导体装置的制造过程中还包括多晶硅沉积工序、第二掩模去除工序、低浓度n型区域形成工序、第二高浓度n型区域形成工序、热处理工序以及接触形成工序。

底部区域形成工序、元件分离形成工序、面向区域形成工序、低浓度n型区域形成工序、第二高浓度n型区域形成工序、热处理工序以及接触形成工序与上述第一实施方案中的相同，因此将省略其说明。

第一氧化膜沉积工序是面向区域形成工序的后处理。

在第一氧化膜沉积工序中，例如，如图21所示，通过热氧化在硅基板10、底部区域2b和硬掩模12上沉积稍后将成为第三绝缘膜5c的厚度大约为14[nm]的第三氧化膜16c。

第一氧化膜蚀刻工序是第一氧化膜沉积工序的后处理。

在第一氧化膜蚀刻工序中，如图22所示，通过光刻法在第一氧化膜沉积工序中沉积的第三氧化膜16c的除稍后将成为低浓度n型区域ln的区域以及将要成为第一绝缘膜5a的区域以外的部分上形成第四抗蚀剂掩模14d。

此外，如图23所示，在第一氧化膜蚀刻工序中，通过湿蚀刻去除第三氧化膜16c的未被第四抗蚀剂掩模14d覆盖的部分。

第一掩模去除工序是第一氧化膜蚀刻工序的后处理。

在第一掩模去除工序中，如图24所示，去除第四抗蚀剂掩模14d。

第二氧化膜沉积工序是第一掩模去除工序的后处理。

在第二氧化膜沉积工序中，例如，如图25所示，通过热氧化在硅基板10、底部区域2b和硬掩模12上沉积稍后将成为第一绝缘膜5a和第二绝缘膜5b的厚度大约为7[nm]的第四氧化膜16d。

多晶硅沉积工序是第二氧化膜沉积工序的后处理。

在多晶硅沉积工序中，如图26所示，通过cvd法在第二氧化膜沉积工序中在其上沉积有第二氧化膜16b的面上沉积多晶硅18。

掩模去除工序是多晶硅沉积工序的后处理。

在掩模去除工序中，如图27所示，通过cmp法使在多晶硅沉积工序中沉积的多晶硅18平坦化。此外，在掩模去除工序中，通过湿蚀刻去除在元件分离形成工序中被图案化的硬掩模12，从而形成栅极电极4、第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c。

(第四实施方案)

如图28和图29所示，根据第四实施方案的半导体装置与第一实施方案在构成上的不同之处在于，具有多个(两个)低浓度n型区域lna和lb以及多个(两个)第二高浓度n型区域3a和3b。在下面的说明中，可以省略与第一实施方案相同的部分的说明。

两个低浓度n型区域lna和lb彼此间隔开放置。

两个第二高浓度n型区域3a和3b分别与两个低浓度n型区域lna和lb的与接触底部区域2b的面相对的一侧的面接触。注意，在图中，示出了其中第二高浓度n型区域3a与低浓度n型区域lna接触并且第二高浓度n型区域3b与低浓度n型区域lnb接触的构成。

因此，多个第二高浓度n型区域(第二高浓度n型区域3a和3b)和多个低浓度n型区域(低浓度n型区域lna和lb)层叠在一个第一高浓度n型区域2中。

根据第四实施方案的构成，与第一实施方案的构成相比，增加源极电极的数量使得能够通过增加面积效率来增大电流，并且能够调节晶体管的尺寸。

(第四实施方案的变形例)

尽管第四实施方案是具有两个低浓度n型区域lna和lb以及两个第二高浓度n型区域3a和3b的构成，但这并非是限制性的。也就是说，例如，如图30和图31所示，可以形成具有四个低浓度n型区域lna～ld以及四个第二高浓度n型区域3a～3d的构成。

根据该构成，与第四实施方案的构成相比，能够通过增加面积效率来增大电流，并且能够调节晶体管的尺寸。

(第五实施方案)

如图32和图33所示，根据第五实施方案的半导体装置与第一实施方案在构成上的不同之处在于，第一高浓度n型区域2连接到漏极电极的面与第二高浓度n型区域3连接到源极电极的面位于不同的高度。而且，当从与层叠方向正交的方向观察时，两个面处于不同的高度。在下面的说明中，可以省略与第一实施方案相同的部分的说明。

第一高浓度n型区域2仅被形成为包括底部区域2b。

底部区域2b的不面对低浓度n型区域ln、栅极电极4、第一绝缘膜5a、第二绝缘膜5b或第三绝缘膜5c的部分连接到漏极电极。

根据第五实施方案的构成，能够提高半导体装置的设计自由度。

(第六实施方案)

如图34所示，根据第六实施方案的半导体装置与第一实施方案在构成上的不同之处在于，当从层叠方向观察时，栅极电极4包括面对低浓度n型区域ln的部分和不面对低浓度n型区域的部分的结构，并且包括第四绝缘膜5d。因此，在以下的说明中，可以省略与第一实施方案相同的部分的说明。

栅极电极4面对低浓度n型区域ln的与下述两个面相邻的四个面之中的三个面，所述两个面与第一高浓度n型区域2和第二高浓度n型区域3接触。

第四绝缘膜5d在正交于层叠方向的方向上与低浓度n型区域ln、第一高浓度n型区域2、第二高浓度n型区域3、栅极电极4、第一绝缘膜5a、第二绝缘膜5b和第三绝缘膜5c接触。

例如，氧化硅、氮化硅和氧化铪中的至少一种用作第四绝缘膜5d的材料。

在第六实施方案中将说明使用氧化硅作为第四绝缘膜5d的材料的情况。

根据第六实施方案的构成，形成如下构造：其中，从相对于在低浓度n型区域ln处形成的沟道的三个方向控制栅极电位的构成。而且，可以形成从相对于沟道的一个方向或两个方向控制栅极电位的构成。

根据第六实施方案的构成，还可以提高半导体装置的设计自由度。

(第七实施方案)

如图35所示，根据第七实施方案的半导体装置与第一实施方案在构成上的不同之处在于，当从层叠方向观察时，低浓度n型区域ln的形状为圆形，并且当从层叠方向观察时，栅极电极4的形状为圆形。

因此，当从层叠方向观察时，第二高浓度n型区域3的形状也是圆形的。

根据第七实施方案的构成，在低浓度n型区域ln处形成的沟道的形状是不具有尖角的形状，因此在沟道内不存在电场集中的位置，并且电场的分布是均匀的，从而能够使晶体管操作均匀。

(第八实施方案)

如图36所示，根据第八实施方案的半导体装置被包括在固体摄像元件scc中。在下面的说明中，可以省略与第一实施方案相同的部分的说明。

固体摄像元件scc设置有第一半导体层260、层间绝缘层270、第二半导体层280、n型多晶硅焊盘290a和共用触点290b。

第一半导体层260是其中布置有像素电路210的半导体层。

像素电路210设置有光电二极管110、传输晶体管tr和浮动扩散部130。

光电二极管110对入射光执行光电转换，并且根据光电转换的光量产生和存储电荷。

光电二极管110(光电转换装置)的一端(阳极电极)接地。光电二极管110的另一端(阴极电极)连接到传输晶体管tr的源极电极。

传输晶体管tr介于光电二极管110和浮动扩散部130之间。传输晶体管tr的漏极电极连接到复位晶体管140的漏极电极和放大晶体管150的栅极电极。

此外，依照从省略了图示的时序控制单元向栅极电极提供的驱动信号tgr，传输晶体管tr使从光电二极管110到浮动扩散体130的电荷的传输导通或截止。

此外，如图37所示，贯穿层间绝缘层270和第二半导体层280的传输侧层间配线310连接到传输晶体管tr。

浮动扩散部130存储经由传输晶体管tr从光电二极管110传输的电荷，并且转换为电压。也就是说，存储在光电二极管110中的信号电荷被传输到浮动扩散部130。

请注意，浮动扩散部130形成在传输晶体管tr的漏极、稍后所述的复位晶体管140的源极电极和稍后所述的放大晶体管150的栅极电极连接的点(连接点)处。

层间绝缘层270是层叠在第一半导体层260上的层，并且在第一半导体层260和第二半导体层280之间绝缘。

第二半导体层280是层叠在层间绝缘层270上的层，并且是其中布置包括半导体装置sd的放大晶体管150和复位晶体管140的半导体层。

放大晶体管150是其栅极电极连接到浮动扩散部130并且源极电极接地的源极接地晶体管。

n型多晶硅焊盘290a连接分别设置有四个像素电路210的四个浮动扩散部130。注意，图36中仅示出四个浮动扩散体130和光电二极管110中的两个。

共用触点290b连接n型多晶硅焊盘290a和放大晶体管150。

第一半导体层260还具有执行光电转换的多个传感器像素sp。多个传感器像素sp以矩阵形式设置在第一半导体层260的像素区域内。在第八实施方案中，如图38所示，将说明其中四个传感器像素sp共用一个读出电路rc的情况。这里的“共用”是指四个传感器像素sp的输出被输入到共用的读出电路rc。

传感器像素sp分别具有彼此相同的构成部件。在图38中，识别数字(1、2、3、4)附加到传感器像素sp的附图标记，以将传感器像素sp的构成部件彼此区分开。在下文中，在需要区分传感器像素sp的部件的情况下，识别数字将被附加至传感器像素sp的构成部件的附图标记，并且在不需要区分传感器像素sp的构成部件的情况下，将省略附加至传感器像素sp的构成部件的附图标记上识别数字。

例如，传感器像素sp分别具有光电二极管110、传输晶体管tr和浮动扩散部130。

共用一个读出电路rc的传感器像素sp具有的浮动扩散部130彼此电连接，并且电连接到共用的读出电路rc的输入端。例如，读出电路rc具有复位晶体管140、放大晶体管150和选择晶体管160。注意，可以根据需要省略选择晶体管160。选择晶体管160的源极(读出电路rc的输出端)电连接到垂直信号线170。选择晶体管160的栅极电连接到像素驱动线(省略图示)。

放大晶体管150的源极(读出电路rc的输出端)电连接到垂直信号线170。fd传输开关晶体管fdg设置在复位晶体管140的源极与放大晶体管150的栅极之间。放大晶体管150的栅极电连接到fd传输开关晶体管fdg的源极。

当切换转换效率时使用fd传输开关晶体管fdg。通常，当在暗处拍摄时像素信号很小。基于q＝cv，如果在执行电荷-电压转换时浮动扩散部130的容量(fd容量c)较大，则在放大晶体管150处转换为电压时的v将较小。相反，在明亮的位置，像素信号较大，并且如果fd容量c较大，则浮动扩散部130无法接收来自光电二极管110的全部电荷。此外，需要fd容量c较大，使得在放大晶体管150处转换为电压时的v不会太大(即，变得较小)。鉴于此，当fd传输开关晶体管fdg导通时，栅极电容增加了fd传输开关晶体管fdg的容量，因此整个fd容量c增大。相反，当fd传输开关晶体管fdg截止时，整个fd容量c减小。因此，fd容量c能够通过导通和截止fd传输开关晶体管fdg来改变，并且能够切换转换效率。

图39表示多个读出电路rc和多条垂直信号线170的连接方式的示例。在多个读出电路rc沿着垂直信号线170延伸的方向(例如，在列方向上)排列布置的情况下，可以将多条垂直信号线170中的一条分配给每个读出电路rc。例如，如图39所示，在四个读出电路rc沿着其中垂直信号线170延伸的方向(例如，在列方向上)排列布置的情况下，可以将四条垂直信号线170中的一条分配给每个读出电路rc。注意，在图39中，将识别数字(1、2、3、4)附加到垂直信号线170的附图标记，以区分垂直信号线170。

如图1和图2以及图37和图40所示，半导体装置sd具有低浓度n型区域ln、第一高浓度n型区域2、第二高浓度n型区域3、栅极电极4、屏蔽电极320、第一绝缘体膜5a、第二绝缘膜5b和第五绝缘膜5e。在图37中，省略了第一高浓度n型区域2、第二高浓度n型区域3和第二绝缘膜5b的图示。

例如，低浓度n型区域ln使用杂质浓度为10kev/1e¹⁸(cm^-2)以下的材料来形成。

而且，低浓度n型区域ln的形状为长方体。

当从作为其中低浓度n型区域ln、第一高浓度n型区域2和第二高浓度n型区域3层叠的方向的层叠方向观察时，低浓度n型区域ln为具有平行于层叠方向的两边和正交于层叠方向的两边的正方形。

第一高浓度n型区域2使用杂质浓度比低浓度n型区域ln的杂质浓度更高的材料来形成。而且，第一高浓度n型区域2连接到源极电极和漏极电极中的一个。

第二高浓度n型区域3使用杂质浓度比低浓度n型区域ln更高的材料来形成。而且，第二高浓度n型区域3连接到源极电极和漏极电极中的另一个。

第一高浓度n型区域2和第二高浓度n型区域3在与第一半导体层260和第二半导体层280层叠的方向正交的方向上层叠，并且低浓度n型区域ln插入在第一高浓度n型区域2和第二高浓度n型区域3之间。注意，在图40中，将与第一半导体层260和第二半导体层280层叠的方向正交的方向称为“正交方向”。稍后将说明图40所示的分隔层420。

栅极电极4面对低浓度n型区域ln的至少一部分。具体地，当从层叠方向和正交方向观察时，栅极电极4面对低浓度n型区域ln的至少一部分。

栅极电极4通过贯穿层间绝缘层270和第二半导体层280的栅极侧层间配线330还连接到浮动扩散部130，并且电连接到第一半导体层260。注意，栅极侧层间配线330是用于电连接栅极电极4和第一半导体层260的配线。

此外，当从层叠方向观察时，栅极电极4形成为具有两个正交的边的字母l形。当从层叠方向观察时，栅极电极4的两边中的一个面对低浓度n型区域ln的与层叠方向平行的两边(cna、cnb)中的远离第一半导体层260的边cnb。当从层叠方向观察时，栅极电极4的两边中的另一个面对低浓度n型区域ln的与层叠方向正交的两边(cnc、cnd)中的更靠近栅极侧层间配线330的边cnc。

屏蔽电极320在与栅极电极4面对低浓度n型区域ln的部分不同的部分处面对低浓度n型区域ln的至少一部分。具体地，当层叠方向和正交方向观察时，屏蔽电极320面对低浓度n型区域ln的至少一部分，并且在与栅极电极4面对的部分不同的部分处面对低浓度n型区域ln的至少一部分。

而且，屏蔽电极320例如使用屏蔽侧配线340电连接到与第一半导体层260和第二半导体层280不同的部分(例如，层叠在第二半导体层280上方的省略图示的半导体层)。注意，屏蔽侧配线340是用于将屏蔽电极320电连接到与第一半导体层260和第二半导体层280不同的半导体层的配线。

在第八实施方案中，将说明其中通过将屏蔽侧配线340连接到屏蔽电极320而将屏蔽电极320设定为诸如gnd电位等固定电位的构成的情况。

此外，当从层叠方向观察时，屏蔽电极320形成为具有两个正交边的字母l形。当从层叠方向观察时，屏蔽电极320的两边中的一边面对与层叠方向平行的低浓度n型区域ln的两边中的更靠近第一半导体层260的边cna。当从层叠方向观察时，屏蔽电极320具有的两边中的另一边面对在低浓度n型区域ln的与层叠方向正交的两边中的更靠近传输侧层间配线310的边cnd。

因此，当从作为低浓度n型区域ln、第一高浓度n型区域2和第二高浓度n型区域3层叠的方向的层叠方向观察时，栅极电极4和屏蔽电极320面对低浓度n型区域ln(cna～cnd)的四边。

第一绝缘膜5a介于栅极电极4和低浓度n型区域ln之间。

第二绝缘膜5b介于栅极电极4和第一高浓度n型区域2之间。

第五绝缘膜5e介于屏蔽电极320和低浓度n型区域ln之间。

例如，使用氧化硅、氮化硅和氧化铪中的至少一种作为第五绝缘膜5e的材料。

<固体摄像元件的制造过程>

将参照图36至图40，通过图41至图55说明制造根据第八实施方案的固体摄像元件scc的制造过程。

在固体摄像元件scc的制造过程中，首先，如图41所示，在用于形成第一半导体层260的第一半导体基板260a(例如，使用si形成)上形成用于形成层间绝缘层270的第一层间绝缘膜270a和第二层间绝缘膜270b。注意，例如，由氧化膜形成第一层间绝缘膜270a。而且，例如，由氧化膜或氮化膜形成第二层间绝缘膜270b。

接下来，如图42所示，在用于形成低浓度n型区域ln的沟道半导体基板400(例如，使用si形成)上形成用于形成第五绝缘膜5e的第五基底绝缘膜410。注意，例如，由氧化膜形成第五基底绝缘膜410。

此外，如图43所示，在第五基底绝缘膜410的与面对沟道半导体基板400的面相反的面上形成屏蔽电极材料层320a，以用于在其整个面上形成屏蔽电极320。例如，使用多晶硅形成屏蔽电极材料层320a。

接下来，如图44所示，在屏蔽电极材料层320a的与面对第五基底绝缘膜410的面相反的面上形成第三层间绝缘膜270c，由此通过在整个面上施加第二层间绝缘膜270b来形成层间绝缘层270。注意，例如，由氧化膜形成第三层间绝缘膜270c。

此后，如图45所示，在层叠方向上反转沟道半导体基板400、第五基底绝缘膜410、屏蔽电极材料层320a和第三层间绝缘膜270c的层叠体，并且此外，如图46所示，将第三层间绝缘膜270c和第二层间绝缘膜270b彼此粘合。

接下来，如图47所示，将沟道半导体基板400研磨到用于形成低浓度n型区域ln的厚度，然后，如图48所示，蚀刻沟道半导体基板400和第五基底绝缘膜410，留下与低浓度n型区域ln相对应的区域。

此外，如图49所示，蚀刻屏蔽电极材料层320a，留下屏蔽电极材料层320a的用于形成屏蔽电极320具有的两边中的一边的部分。

接下来，如图50所示，在第三层间绝缘膜270c的与面对着第二层间绝缘膜270b的面相反的面上形成第二层材料绝缘膜280a，以用于在其整个面上形成第二半导体层280，从而掩埋沟道半导体基板400、第五基底绝缘膜410和屏蔽电极材料层320a的整体。注意，例如，由氧化膜形成第二层材料绝缘膜280a。

此后，如图51所示，回蚀刻第二层材料绝缘膜280a的如下部分：在该部分将形成面对正交于低浓度n型区域ln的层叠方向的两边(cnc、cnd)的栅极电极4和屏蔽电极320。

接下来，如图52所示，形成第五侧绝缘膜411，第五侧绝缘膜411是形成第一绝缘膜5a的部分以及第五绝缘膜5e的沿着第五基底绝缘膜410形成第五绝缘膜5e的部分。

此外，如图53所示，在将要形成栅极电极4的部分处形成栅极侧电极材料4a。此外，在将要形成屏蔽电极320具有的两边中的另一边的部分处形成屏蔽侧电极材料320b。

接下来，如图54所示，在栅极电极4具有的两边之中的一边的与面对着低浓度n型区域ln的表面连续的两个表面上均形成分隔层420。此外，例如，在层叠方向上面对低浓度n型区域ln的部分通过离子注入形成第一高浓度n型区域2和第二高浓度n型区域3。

此后，如图55所示，形成用于与第二层材料绝缘膜280a一起形成第二半导体层280的第三层材料绝缘膜280b，以掩埋栅极电极4和分隔层420。注意，例如，由氧化膜形成第三层材料绝缘膜280b。此外，形成与栅极电极4和屏蔽电极320连通的接触孔，并且使用导体(例如，钨)形成栅极侧层间配线330和屏蔽侧配线340。

根据第八实施方案的构成，面对低浓度n型区域ln的电极(栅极电极4和屏蔽电极320)被切分成两个，并且为屏蔽电极320设定固定电位，这使得能够屏蔽来自具有不同电位的相邻结构(传输侧层间配线310和栅极侧层间配线330)的电场。因此，能够抑制由于从所有方向向低浓度n型区域ln施加相同的偏压而引起的阈值电压的下降。

而且，根据第八实施方案的构成，例如，通过为屏蔽电极320设定成与栅极电极4的电位不同的电位(与gnd电位不同的电位)，使得能够任意地控制阈值电压。

阈值电压的下降是由以下因素导致的。

在不分割面对低浓度n型区域ln的电极的一体式结构的情况下，彼此面对的电极用作彼此的背栅，并且沟道(低浓度n型区域ln)内的用于抵消和反转空间电荷的偏置量的下降。因此，阈值电压大大下降，并且将阈值电压控制在适当范围内变得困难。

(第八实施方案的变形例)

例如，如图37所示，尽管第八实施方案具有其中在栅极电极4和栅极侧层间配线330之间设置有间隔的构成，但是这并不限于此，并且可以具有其中栅极电极4和栅极侧层间配线330接触的构成。

(第九实施方案)

如图56所示，根据第九实施方案的固体摄像元件与第八实施方案不同之处在于栅极电极4和屏蔽电极320的构成。在下面的说明中，可以省略与第八实施方案相同的部分的说明。

当从层叠方向观察时，栅极电极4被形成为具有两个平行边和一个与两个平行边正交的边的c字形。当从层叠方向观察时，栅极电极4具有的两个平行边面对低浓度n型区域ln的平行于层叠方向的两边(cna、cnb)。当从层叠方向观察时，与栅极电极4的两个平行边正交的一个边面对低浓度n型区域ln的与层叠方向正交的两边(cnc、cnd)中的靠近栅极侧层间配线330的一边cnc。

当从层叠方向观察时，屏蔽电极320仅直线状地形成在一边。当从层叠方向观察时，具有屏蔽电极320的一边面对低浓度n型区域ln的正交于层叠方向的两边(cnc、cnd)中的更靠近传输侧层间配线310的一边cnd。

由上可知，当从作为其中层叠低浓度n型区域ln、第一高浓度n型区域2和第二高浓度n型区域3的方向的层叠方向观察时，栅极电极4和屏蔽电极320面对低浓度n型区域ln的四个边(cna～cnd)。

根据第九实施方案的构成，面对低浓度n型区域ln的电极(栅极电极4和屏蔽电极320)被分割成两个，并且屏蔽电极320被设定为固定电位，这能够屏蔽来自具有不同电位的相邻结构(传输侧层间配线310和栅极侧层间配线330)的电场。因此，能够抑制由于从所有方向向低浓度n型区域ln施加相同的偏压而引起的阈值电压的下降。

而且，根据第九实施方案的结构，例如，通过将屏蔽电极320设定为与栅极电极4的电位不同的电位(与gnd电位不同的电位)，这使得能够任意地控制阈值电压。

(第十实施方案)

如图57所示，根据第十实施方案的固体摄像元件与第八实施方案不同之处在于栅极电极4和屏蔽电极320的构成。在下面的说明中，可以省略与第八实施方案相同的部分的说明。

当从层叠方向观察时，栅极电极4形成为具有正交的两边的字母l形。栅极电极4的两边中的一个面对低浓度n型区域ln的与层叠方向平行的两边(cna、cnb)中的更靠近第一半导体层260的一个边cna。栅极电极4的两边中的另一边面对低浓度n型区域ln的与层叠方向正交的两边(cnc、cnd)中的更靠近栅极侧层间配线330的一边cnc。

当从层叠方向观察时，屏蔽电极320仅直线状地形成在一边上。形成有屏蔽电极320的一边面对低浓度n型区域ln的与层叠方向正交的两边(cnc、cnd)中的更靠近传输侧层间配线310的一边cnd。

由上可知，当从作为其中层叠低浓度n型区域ln、第一高浓度n型区域2和第二高浓度n型区域3的方向的层叠方向观察时，栅极电极4和屏蔽电极320面对低浓度n型区域ln的三个边(cna、cnc、cnd)。

根据第十实施方案的构成，面对低浓度n型区域ln的电极(栅极电极4和屏蔽电极320)被分割成两个，并且屏蔽电极320被设定为固定电位，这能够屏蔽来自具有不同电位的相邻结构(传输侧层间配线310和栅极侧层间配线330)的电场。因此，能够抑制由于从所有方向向低浓度n型区域ln施加相同的偏压而引起的阈值电压的下降。

而且，根据第十实施方案的构成，例如，通过将屏蔽电极320设定为与栅极电极4的电位不同的电位(与gnd电位不同的电位)，使得能够任意地控制阈值电压。

(第十一实施方案)

如图58所示，根据第十一实施方案的固体摄像元件与第八实施方案不同之处在于栅极电极4和屏蔽电极320的构成。在下面的说明中，可以省略与第八实施方案相同的部分的说明。

当从层叠方向观察时，栅极电极4仅直线状地形成在一边上。当从层叠方向观察时，形成有栅极电极4的一边面对低浓度n型区域ln的与层叠方向正交的两边(cnc、cnd)中的更靠近栅极侧层间配线330的一边cnc。

当从层叠方向观察时，屏蔽电极320形成为具有正交的两边的字母l形。当从层叠方向观察时，屏蔽电极320的两边中的一个面对低浓度n型区域ln的与层叠方向平行的两边(cna、cnb)中的更靠近第一半导体层260的一边cna。屏蔽电极320的两边中的另一边面对与低浓度n型区域ln的层叠方向正交的两边(cnc、cnd)中的更靠近传输侧层间配线310的一边cnd。

由上可知，当从作为其中层叠有低浓度n型区域ln、第一个高浓度n型区域2和第二高浓度n型区域3的方向的层叠方向观察时，栅极电极4和屏蔽电极320面对低浓度n型区域ln的三个边(cna、cnc、cnd)。

根据第十一实施方案的构成，面对低浓度n型区域ln的电极(栅极电极4和屏蔽电极320)被分割成两个，并且屏蔽电极320被设定为固定电位，这能够屏蔽来自具有不同电位的相邻结构(传输侧层间配线310和栅极侧层间配线330)的电场。因此，能够抑制由于从所有方向向低浓度n型区域ln施加相同的偏压而引起的阈值电压的下降。

而且，根据第十一实施方案的构成，例如，通过将屏蔽电极320设定为与栅极电极4的电位不同的电位(与gnd电位不同的电位)，使得能够任意地控制阈值电压。

(第十二实施方案)

如图59所示，根据第十二实施方案的固体摄像元件与第八实施方案的不同之处在于，栅极电极4、屏蔽电极320和第五绝缘膜5e的构成。在下面的说明中，可以省略与第八实施方案相同的部分的说明。

在根据第十二实施方案的固体摄像元件scc中，栅极电极4和屏蔽电极320一体化。当从层叠方向观察时，一体化的栅极电极4和屏蔽电极320以方形管形状形成，并且围绕低浓度n型区域ln。

当从层叠方向观察时，栅极电极4具有两个平行的边。当从层叠方向观察时，栅极电极4具有的两个平行的边面对低浓度n型区域ln的平行于层叠方向的两边(cna、cnb)。

当从层叠方向观察时，屏蔽电极320具有两个平行的边。当从层叠方向观察时，屏蔽电极320具有的两个平行的边面对低浓度n型区域ln的正交于层叠方向的两边(cnc、cnd)。

第五绝缘膜5e的厚度比第一绝缘膜5a的厚度更厚。在第十二实施方案中，作为示例，将说明其中第五绝缘膜5e的厚度不小于第一绝缘膜5a的厚度的两倍的构成。

根据第十二实施方案的构成，通过使第五绝缘膜5e比第一绝缘膜5a更厚，即使屏蔽电极320的长度存在改变，低浓度n型区域ln的沟道长度也由沿着正交方向的栅极电极4的结构尺寸限定。因此，能够抑制由于屏蔽电极320的长度改变而引起的放大晶体管150的特性改变。

而且，根据第十二实施方案的构成，屏蔽电极320可以屏蔽来自具有不同电位的相邻结构(传输侧层间配线310和栅极侧层间配线330)的电场。因此，能够抑制由于从所有方向施加至低浓度n型区域ln的相同的偏压而引起的阈值电压的下降。

(第十三实施方案)

如图60所示，根据第十三实施方案的固体摄像元件与第八实施方案的不同之处在于，栅极电极4、第一高浓度n型区域2和第二高浓度n型区域3的构成。在下面的说明中，可以省略与第八实施方案相同的部分的说明。

栅极电极4具有低浓度区域面对部4l和高浓度区域面对部4h。

低浓度区域面对部4l是面对低浓度n型区域ln的部分。而且，低浓度区域面对部4l与低浓度n型区域ln之间的距离是均匀的。

高浓度区域面对部4h是面对第一高浓度n型区域2和第二高浓度n型区域3的部分。而且，在高浓度区域面对部4h中形成有栅极侧倾斜部500a。

栅极侧倾斜部500a被形成为如下形状：其中，距栅极电极4的中心越远，栅极电极4的面对第一高浓度n型区域2和第二高浓度n型区域3的表面就越远离第一高浓度n型区域2和第二高浓度n型区域3。

在第一高浓度n型区域2中，第一高浓度侧倾斜部500b形成在面对栅极电极4的部分处。

第一高浓度侧倾斜部500b被形成为如下形状：其中，距低浓度n型区域ln越远，第一高浓度侧倾斜部500b的面对栅极电极4的面越远离栅极电极4。

在第二高浓度n型区域3中，第二高浓度侧倾斜部500c形成在面对栅极电极4的部分处。

第二高浓度侧倾斜部500c被形成为如下形状：其中，距低浓度n型区域ln越远，第二高浓度侧倾斜部500c的面对栅极电极4的面越远离栅极电极4。

综上所述，在根据第十三实施方案的固体摄像元件中，彼此面对的高浓度区域面对部4h与第一高浓度n型区域2和第二高浓度n型区域3的对向距离长于彼此面对的低浓度区域面对部4l和低浓度n型区域ln的对向距离。

<固体摄像元件的制造过程>

将参考图60，通过图61来说明制造根据第十三实施方案的固体摄像元件scc的制造过程。

在固体摄像元件scc的制造过程中，如图61所示，在低浓度n型区域ln上以及第一高浓度n型区域2和第二高浓度n型区域3上形成保护膜500d。此后，例如通过各向同性蚀刻，在栅极电极4的面对第一高浓度n型区域2和第二高浓度n型区域3的部分处形成栅极侧倾斜部500a。此外，在第一高浓度n型区域2的面对栅极电极4的部分处形成第一高浓度侧倾斜部500b。另外，在第二高浓度n型区域3的面对栅极电极4的部分处形成第二高浓度侧倾斜部500c。

此后，使用氧化硅等形成掩埋低浓度n型区域ln、第一高浓度n型区域2和第二高浓度n型区域3的层。

根据第十三实施方案的构成，通过蚀刻去除栅极电极4的与连接至源极电极和漏极电极的第一高浓度n型区域2和第二高浓度n型区域3重叠的部分，从而能够减小栅极电极4的寄生电容。因此，能够抑制像素电路210将光信号转换为电信号的效率的降低。

注意，第一高浓度n型区域2和第二高浓度n型区域3相对于栅极电极4的距离越近，第一高浓度n型区域2和第二高浓度n型区域3与栅极电极4之间的寄生电容就越大。因此，像素电路210将光信号转换为电信号的效率就劣化。

(第十三实施方案的变形例)

在第十三实施方案中，固体摄像元件的构成是其中栅极电极4与第一高浓度n型区域2和第二高浓度n型区域3彼此面对的部分的距离长于栅极电极4与低浓度n型区域ln彼此面对的部分的距离的构成，但是这并不限于此。也就是说，可以形成如下构成：其中，栅极电极4与第一高浓度n型区域2和第二高浓度n型区域3中的至少一个彼此面对的部分的距离长于栅极电极4和低浓度n型区域ln彼此面对的部分的距离。

(第十四实施方案)

下面将参照附图详细说明第十四实施方案。注意，将按照以下顺序进行说明。

1.实施方案(具有三个基板的层叠结构的摄像装置)

2.变形例1(平面构成的示例1)

3.变形例2(平面构成的示例2)

4.变形例3(平面构成的示例3)

5.变形例4(在像素阵列单元的中央部处具有基板间接触部的示例)

6.变形例5(具有平面传输晶体管的示例)

7.变形例6(将一个像素连接到一个像素电路的示例)

8.变形例7(像素分离部的构成例)

9.适用例(摄像系统)

10.应用例

<1.实施方案>

[摄像装置1的功能构成]

图62是示出根据本公开的实施方案的摄像装置(摄像装置1)的功能构成的示例的框图。

例如，图62中的摄像装置1包括输入单元510a、行驱动单元520、时序控制单元530、像素阵列单元540、列信号处理单元550、图像信号处理单元560和输出单元510b。

像素541被重复地布置在像素阵列单元540中的阵列中。更具体地，包括多个像素的像素共用单元539是重复单元，并且其被重复地布置在由行方向和列方向组成的阵列中。注意，在本说明书中，为了方便起见，行方向可以称为h方向，并且与行方向正交的列方向可以称为v方向。在图62的示例中，一个像素共用单元539包括四个像素(像素541a、541b、541c和541d)。像素541a、541b、541c和541d各自具有光电二极管pd(稍后所述的图67等中示出)。像素共用单元539是共用一个像素电路(稍后所述的图64中的像素电路210)的单元。换句话说，每四个像素(像素541a、541b、541c和541d)拥有一个像素电路(稍后所述的像素电路210)。通过以时分方式操作该像素电路，依次读出每个像素541a、541b、541c和541d的像素信号。例如，像素541a、541b、541c和541d布置在两行×两列中。多条行驱动信号线542和多条垂直信号线(列读取线)543与像素541a、541b、541c和541d一起被设置于像素阵列单元540。行驱动信号线542驱动像素阵列单元540中的在行方向上排列的多个像素共用单元539中的每个中包括的像素541。布置为在行方向上排列的像素共用单元539的像素被驱动。多个晶体管设置在稍后将参照图65详细说明的像素共用单元539中。多条行驱动信号线542连接到一个像素共用单元539，以驱动多个晶体管中的每一个。像素共用单元539连接到垂直信号线(列读取线)543。像素信号经由垂直信号线(列读取线)543从像素共用单元539中包括的每个像素541a、541b、541c和541d被读出。

例如，行驱动单元520包括确定用于像素驱动的行的位置的行地址控制单元，换句话说，行驱动单元520包括用于产生驱动像素541a、541b、541c和541d的信号的行解码器单元和行驱动电路单元。

例如，列信号处理单元550连接到垂直信号线543，并且设置有组成像素541a、541b、541c和541d的负载电路单元(像素共用单元539)和源极跟随器电路。列信号处理单元550可以具有放大经由垂直信号线543从像素共用单元539读出的信号的放大电路单元。列信号处理单元550可以具有噪声处理单元。在噪声处理单元中，例如，将系统的噪声电平从作为光电转换的结果而从像素共用单元539读出的信号中去除。

例如，列信号处理单元550具有模数转换器(adc)。在模数转换器中，从像素共用单元539读出的信号或经过上述噪声处理的模拟信号被转换为数字信号。例如，adc包括比较器单元和计数器单元。在比较器单元中，比较作为转换对象的模拟信号和作为比较对象的参考信号。在计数器单元中，测量时间直到比较器单元的比较结果反转为止。列信号处理单元550可以包括执行对读取列的扫描的控制的水平扫描电路单元。

基于输入到设备的基准时钟信号和时序控制信号，时序控制单元530提供信号以控制行驱动单元520和列信号处理单元550的时序。

图像信号处理单元560是对通过光电转换而获得的数据(换句话说，对作为摄像装置1处的摄像操作而获得的数据)执行各种类型的信号处理的电路。例如，图像信号处理单元560包括图像信号处理电路和数据保持单元。图像信号处理单元560可以包括处理器单元。

在图像信号处理单元560处被执行的信号处理的示例是色调曲线校正处理，其中，在已经拍摄暗的被摄体的数据的情况下，对已经经过ad转换的被摄图像数据赋予更大的梯度(gradients)，并且在已经拍摄明亮的被摄体的数据的情况下，减少梯度。在这种情况下，关于基于何种色调曲线来校正被摄数据的梯度，优选地，将色调曲线特性数据预先存储在图像信号处理单元560的数据保持单元中。

例如，输入单元510a用于从外部设备向摄像装置1输入上述基准时钟信号、时序控制信号、特性数据等。例如，时序控制信号是垂直同步信号和水平同步信号等。例如，特征数据将被存储在图像信号处理单元560的数据保持单元中。例如，输入单元510a包括输入端511、输入电路单元512、输入振幅改变单元513、输入数据转换电路单元514和电源供给单元(省略图示)。

输入端511是用于输入数据的外部端子。输入电路单元512用于将输入到输入端511的信号获取到摄像装置1中。输入振幅改变单元513将由输入电路单元512获取的信号的振幅改变成在摄像装置1中更容易使用的振幅。输入数据转换电路单元514改变输入数据的数据列的阵列。例如，输入数据转换电路单元514由串并转换电路构成。在该串并转换电路中，作为输入数据而被接收的串行信号被转换为并行信号。注意，在输入单元510a中，可以省略输入振幅改变单元513和输入数据转换电路单元514。电源供应单元基于从外部供应到摄像装置1的电源，提供设定为摄像装置1内所需的各种类型的电压的电源供应。

输入单元510a可以设置有存储器接口电路，当摄像装置1连接到外部存储设备时，该存储器接口电路从外部存储设备接收数据。外部存储设备的示例包括闪存、sram、dram等。

输出单元510b从设备向外输出图像数据。例如，该图像数据是由摄像装置1拍摄的图像数据以及经过了图像信号处理单元560进行的信号处理的图像数据等。例如，输出单元510b包括输出数据转换电路单元515、输出振幅改变单元516、输出电路单元517和输出端518。

例如，输出数据转换电路单元515由并串转换电路构成，并且摄像装置1内使用的并行信号在输出数据转换电路单元515处被转换为串行信号。输出振幅改变单元516改变在摄像装置1内使用的信号的振幅。振幅已经改变的信号更容易在从外部连接到摄像装置1的外部设备处使用。输出电路单元517是用于将摄像装置1内的数据输出到设备外部的电路，并且输出电路单元517驱动连接到输出端518的摄像装置1外部的配线。数据通过输出端518从摄像装置1输出到外部设备。输出数据转换电路单元515和输出振幅改变单元516可以从输出单元510b中省略。

输出单元510b可以设置有存储器接口电路，当摄像装置1连接到外部存储设备时，该存储器接口电路将数据输出到外部存储设备。外部存储设备的示例包括闪存、sram、dram等。

[摄像装置1的一般构成]

图63和图64表示摄像装置1的一般构成的示例。摄像装置1具有三个基板(第一基板100、第二基板200和第三基板300)。图63示意性地表示第一基板100、第二基板200和第三基板300中的各者的平面构成，并且图64示意性地表示彼此层叠的第一基板100、第二基板200和第三基板300的截面构成。图64对应于沿图63所示的线iii-iii'截取的截面构成。摄像装置1是具有其中三个基板(第一基板100、第二基板200和第三基板300)构造为彼此粘合的三维结构的摄像装置。第一基板100包括半导体层100s和配线层100t。第二基板200包括半导体层200s和配线层200t。第三基板300包括半导体层300s和配线层300t。现在，为了方便起见，将第一基板100、第二基板200和第三基板300的每个基板中包括的配线及其周围的层间绝缘膜统称为设置在各个基板(第一基板100、第二基板200、第三基板300)上的配线层(100t、200t、300t)。第一基板100、第二基板200和第三基板300按照此顺序层叠，并且在层叠方向上以半导体层100s、配线层100t、半导体层200s、配线层200t、半导体层300s和配线层300t的顺序布置。稍后将说明第一基板100、第二基板200和第三基板300的具体构成。图64所示的箭头表示光l向摄像装置1的入射方向。在本说明书中，为了方便起见，在下面的横截面图中，摄像装置1的光入射侧可以称为“底部”、“底侧”或“下侧”，与入射光侧相反的一侧称为“顶部”、“顶侧”或“上侧”。而且，在本说明书中，为了方便起见，关于设置有半导体层和配线层的基板，具有配线层的一侧可以称为正面，并且具有半导体层的一侧称为背面。注意，本说明书的说明不限于以上参考方式。例如，摄像装置1是其中光从具有光电二极管的第一基板100的背面侧进入的背照式摄像装置。

使用第一基板100和第二基板200两者构成像素阵列单元540和像素阵列单元540中包括的像素共用单元539。像素共用单元539具有的多个像素541a、541b、541c和541d设置于第一基板100。每个像素541具有光电二极管(稍后所述的光电二极管pd)和传输晶体管(稍后所述的传输晶体管tr)。像素共用单元539具有的像素电路(稍后所述的像素电路210)设置在第二基板200上。像素电路读出经由传输晶体管从每个像素541a、541b、541c和541d的光电二极管传输的像素信号，或者复位光电二极管。除这种像素电路以外，第二基板200还具有在行方向上延伸的多条行驱动信号线542和在列方向上延伸的多条垂直信号线543。第二基板200还具有在行方向上延伸的电源线544。例如，第三基板300具有输入单元510a、行驱动单元520、时序控制单元530、列信号处理单元550、图像信号处理单元560和输出单元510b。例如，行驱动单元520设置在如下区域中：该区域的一部分在第一基板100、第二基板200和第三基板300的层叠方向(在下文中，简称为层叠方向)上与像素阵列单元540重叠。更具体地，行驱动单元520设置在如下区域中：该区域在层叠方向上在像素阵列单元540的在h方向上的端部附近重叠(图63)。例如，列信号处理单元550设置在如下区域中：该区域的一部分在层叠方向上与像素阵列单元540重叠。更具体地，列信号处理单元550设置在如下区域中：该区域在层叠方向上在像素阵列单元540的在v方向上的端部附近(图63)。例如，尽管省略了图示，但是输入单元510a和输出单元510b可以布置在第三基板300以外的部分，并且可以放置在第二基板200上。可选地，输入单元510a和输出单元510b可以设置在第一基板100的背面(光入射面)侧。注意，可替代地，设置在第二基板200上的像素电路可以被称为像素晶体管电路、像素晶体管组、像素晶体管、像素读出电路或读出电路。在本说明书中，使用术语像素电路。

例如，第一基板100和第二基板200通过贯通电极(稍后所述的图67中的贯通电极120e、121e)电连接。例如，第二基板200和第三基板300经由接触部201、202、301和302电连接。接触部201和202设置于第二基板200，并且接触部301和302设置于第三基板300。第二基板200的接触部201与第三基板300的接触部301接触，并且第二基板200的接触部202与第三基板300的接触部302接触。第二基板200具有设置有多个接触部201的接触区域201r和设置有多个接触部202的接触区域202r。第三基板300具有设置有多个接触部301的接触区域301r和设置有多个接触部302的接触区域302r。接触区域201r和301r在层叠方向上设置在像素阵列单元540和行驱动单元520之间(图64)。换句话说，例如，接触区域201r和301r设置在行驱动单元520(第三基板300)和像素阵列单元540(第二基板200)在层叠方向上重叠的区域中或重叠的邻近区域中。例如，接触区域201r和301r布置在这样的区域的在h方向的端部(图63)。例如，在第三基板300上，接触区域301r设置在行驱动单元520的一部分，具体地，在与行驱动单元520的h方向的端部重叠的位置处(图63、图64)。例如，接触部201和301用于连接设置于第三基板300的行驱动单元520和设置于第二基板200的行驱动信号线542。例如，接触部201和301可以将设置于第三基板300的输入单元510a与电源线544和基准电位线(稍后所述的基准电位线vss)连接。接触区域202r和302r在层叠方向上设置在像素阵列单元540和列信号处理单元550之间(图64)。换句话说，例如，接触区域202r和302r设置在其中列信号处理单元550(第三基板300)和像素阵列单元540(第二基板200)在层叠方向上重叠的区域中或重叠的邻近区域中。例如，接触区域202r和302r布置在这样的区域的v方向上的端部(图63)。例如，在第三基板300上，接触区域301r设置在列信号处理单元550的一部分处，具体地，在与列信号处理单元550的v方向端部重叠的位置处(图63、图64)。接触部202和302用于将从像素阵列单元540具有的多个像素共用单元539中的各者输出的像素信号(与在光电二极管处因光电转换而产生的电荷量相对应的信号)与设置在第三基板300上的列信号处理单元550连接。具有其中像素信号从第二基板200发送到第三基板300的布置。

如上所述，图64是摄像装置1的横截面图的示例。第一基板100、第二基板200和第三基板300经由配线层100t、200t和300t电连接。例如，摄像装置1具有将第二基板200与第三基板300电连接的电连接部。具体地，接触部201、202、301和302由电极形成，所述电极由导电材料形成。例如，导电材料由诸如铜(cu)、铝(al)、金(au)等金属材料形成。例如，接触区域201r、202r、301r和302r通过将形成为电极的配线彼此直接接合而将第二基板与第三基板电连接，从而能够在第二基板200和第三基板300之间输入和/或输出信号。

将第二基板200与第三基板300电连接的电连接部可以设置在期望的位置。例如，如图64中关于接触区域201r、202r、301r和302r所示出地，电连接部可以设置在在层叠方向上与像素阵列单元540重叠的区域。可选地，电连接部可以设置在在层叠方向上与像素阵列单元540未重叠的区域。具体地，电连接部可以设置在如下区域：该区域在层叠方向上与布置在像素阵列单元540的外侧上的周边部重叠。

例如，连接孔部h1和h2设置于第一基板100和第二基板200。连接孔部h1和h2贯通第一基板100和第二基板200(图64)。连接孔部h1和h2设置在像素阵列单元540(或与像素阵列单元540重叠的部分)的外侧(图63)。例如，连接孔部h1布置在像素阵列单元540的在h方向上的外侧，并且连接孔部h2布置在像素阵列单元540的在v方向上的外侧。例如，连接孔部h1到达设置在第三基板300上的输入单元510a，并且连接孔部h2到达设置在第三基板300上的输出单元510b。连接孔部h1和h2可以是中空的，或者在其至少一部分中可以包含导电材料。例如，存在如下结构：其中，接合配线连接到形成为输入单元510a和/或输出单元510b的电极。可替代地，存在如下结构：其中，连接被形成为输入单元510a和/或输出单元510b的电极和设置于连接孔部h1和h2的导电材料。设置于连接孔部h1和h2的导电材料可以被埋入连接孔部h1和h2的一部分或全部中，或者导电材料可以形成在连接孔部h1和h2的侧壁上。

注意，尽管在图64中示出了其中将输入单元510a和输出单元510b设置于第三基板300的结构，但这不是限制性的。例如，输入单元510a和/或输出单元510b可以通过经由配线层200t和300t将第三基板300的信号发送到第二基板200而被设置在第二基板200上。以相同的方式，输入单元510a和/或输出单元510b可以通过经由配线层100t和200t将第二基板200的信号发送到第一基板1000而被设置在第一基板100上。

图65是表示像素共用单元539的构成的示例的等效电路图。像素共用单元539包括多个像素541(图65示出了像素541a、541b、541c和541d这四个像素541)、连接到多个像素541的一个像素电路210以及连接到像素电路210的垂直信号线543。例如，像素电路210包括四个晶体管，具体地是放大晶体管amp、选择晶体管sel、复位晶体管rst和fd转换增益切换晶体管fd。如上所述，像素共用单元539执行一个像素电路210的时分操作，从而依次将像素共用单元539中包括的各个四个像素541(像素541a、541b、541c和541d)的像素信号输出到垂直信号线543。将其中一个像素电路210连接到多个像素541并且多个像素541的像素信号以时分的方式通过一个像素电路210输出的布置称为“共用一个像素电路210的多个像素541”。

像素541a、541b、541c和541d各自具有彼此相同的构成部件。在下文中，为了将像素541a、541b、541c和541d的构成部件彼此区分开，将识别数字1添加到像素541a的构成部件的附图标记的末尾，将识别数字2添加到像素541b的构成部件的附图标记的末尾，将识别数字3添加到像素541c的构成部件的附图标记的末尾，并且将识别数字4添加到像素541d的构成部件的附图标记的末尾。在不需要区分像素541a、541b、541c和541d的构成部件的情况下，将省略对像素541a、541b、541c和541d的构成部件的附图标记的末尾附加的识别数字。

例如，像素541a、541b、541c和541d分别具有光电二极管pd、电连接到光电二极管pd的传输晶体管tr以及电连接到传输晶体管tr的浮动扩散部fd。光电二极管pd(pd1、pd2、pd3、pd4)的阴极电连接到传输晶体管tr的源极，并且阳极电连接到基准电位线(例如，接地线)。光电二极管pd对入射光执行光电转换，并且根据接收到的光量产生电荷。例如，传输晶体管tr(传输晶体管tr1、tr2、tr3、tr4)是n型cmos(互补金属氧化物半导体)晶体管。传输晶体管tr的漏极电连接到浮动扩散部fd，并且栅极电连接到驱动信号线。该驱动信号线是连接到一个像素共用单元539的多条行驱动信号线542的一部分(参见图62)。传输晶体管tr将在光电二极管pd处产生的电荷传输到浮动扩散部fd。浮动扩散部fd(浮动扩散部fd1、fd2、fd3和fd4)是在p型半导体层中形成的n型扩散层区域。浮动扩散部fd是临时保持从光电二极管pd传输的电荷的电荷保持装置，并且也是根据电荷量产生电压的电荷-电压转换装置。

包括在一个像素共用单元539中的四个浮动扩散部fd(浮动扩散部fd1、fd2、fd3和fd4)彼此电连接，并且电连接到放大晶体管amp的栅极和fd转换增益切换晶体管fdg的源极。fd转换增益切换晶体管fdg的漏极连接到复位晶体管rst的源极，并且fd转换增益切换晶体管fdg的栅极连接到驱动信号线。该驱动信号线是连接到一个像素共用单元539的多条行驱动信号线542的一部分。复位晶体管rst的漏极连接到电源线vdd，并且复位晶体管rst的栅极连接到驱动信号线。该驱动信号线是连接到一个像素共用单元539的多条行驱动信号线542的一部分。放大晶体管amp的栅极连接到浮动扩散部fd，放大晶体管amp的漏极连接到电源线vdd，并且放大晶体管amp的源极连接到选择晶体管sel的漏极。选择晶体管sel的源极连接到垂直信号线543，并且选择晶体管sel的栅极连接到驱动信号线。该驱动信号线是连接到一个像素共用单元539的多条行驱动信号线542的一部分。

当传输晶体管tr进入导通状态时，传输晶体管tr将光电二极管pd中的电荷传输到浮动扩散部fd。例如，如稍后所述的图67所示，传输晶体管tr的栅极(传输栅极tg)包括所谓的垂直电极，并且设置为从半导体层(稍后所述的图67中的半导体层100s)的正面延伸至到达pd的深度。复位晶体管rst将浮动扩散部fd的电位复位为预定电位。当复位晶体管rst进入导通状态时，浮动扩散部fd的电位被复位至电源线vdd的电位。选择晶体管sel控制来自像素电路210的像素信号的输出时序。放大晶体管amp生成与浮动扩散部fd中保持的电荷的电平相对应的电压的信号作为像素信号。放大晶体管amp经由选择晶体管sel连接到垂直信号线543。放大晶体管amp与列信号处理单元550中的连接到垂直信号线543的负载电路单元(参见图62)一起构成源极跟随器。当选择晶体管sel进入导通状态时，放大晶体管amp经由垂直信号线543将浮动扩散部fd的电压输出到列信号处理单元550。例如，复位晶体管rst、放大晶体管amp和选择晶体管sel是n型cmos晶体管。

fd转换增益切换晶体管fdg用于改变浮动扩散部fd处的电荷-电压转换的增益。通常，当在暗的场所拍摄时，像素信号较小。基于q＝cv，如果在进行电荷-电压转换时浮动扩散部fd的电容量(fd电容量c)较大，则在放大晶体管amp转换为电压时的v将较小。相反，在明亮的场所中，像素信号较大，并且如果fd电容量c较大，则浮动扩散部fd不能接收来自光电二极管pd的全部电荷。此外，需要fd的电容量c较大，使得在放大晶体管amp处转换为电压时的v不会太大(即，变小)。鉴于此，当fd转换增益切换晶体管fdg导通时，栅极电容量增加了与fd转换增益切换晶体管fdg的栅极电容量相等的量，因此，整个fd电容量c增大。相反，当fd转换增益切换晶体管fdg截止时，整个fd电容量c减小。因此，fd电容量c可以通过导通和截止fd转换增益切换晶体管fdg来改变，并且可以切换转换效率。例如，fd转换增益切换晶体管fdg是n型cmos晶体管。

注意，可以被构造为未设置fd转换增益切换晶体管fdg。此时，例如，像素电路210由放大晶体管amp、选择晶体管sel和复位晶体管rst这三个晶体管构成。例如，像素电路210具有诸如放大晶体管amp、选择晶体管sel、复位晶体管rst和fd转换增益切换晶体管fdg等像素晶体管中的至少一个。

选择晶体管sel可以设置在电源线vdd和放大晶体管amp之间。在这种情况下，复位晶体管rst的漏极电连接至电源线vdd和选择晶体管sel的漏极。选择晶体管sel的源极电连接至放大晶体管amp的漏极，并且选择晶体管sel的栅极电连接到行驱动信号线542(参见图62)。放大晶体管amp的源极(像素电路210的输出端)电连接到垂直信号线543，并且放大晶体管amp的栅极电连接到复位晶体管rst的源极。尽管省略了图示，但是共用一个像素电路210的像素541的数量可以不是四个。例如，两个或八个像素541可以共用一个像素电路210。

图66表示多个像素共用单元539和垂直信号线543的连接方式的示例。例如，沿列方向排列的四个像素共用单元539被分为四组，并且垂直信号线543连接到这四个组中的每一组。为了简化说明，图66示出了其中四个组中的每组具有一个像素共用单元539的示例，但是四个组中的每组可以具有多个像素共用单元539。因此，在摄像装置1中，沿列方向排列的多个像素共用单元539被分成包括一个或多个像素共用单元539的组。例如，可以布置为其中垂直信号线543和列信号处理单元550连接到这些组中的每个组并且能够同时从每组中读出像素信号。可替代地，在摄像装置1中，一条垂直信号线543可以连接到至沿列方向排列的多个像素共用单元539。此时，像素信号以时分的方式从连接到一条垂直信号线543的多个像素共用单元539中依次读出。

[摄像装置1的具体构成]

图67表示摄像装置1的关于第一基板100、第二基板100和第三基板300的主面的在垂直方向上的截面构成的示例。图67是便于表示构成部件之间的位置关系的示意图，并且可以与实际的横截面不同。在摄像装置1中，第一基板100、第二基板200和第三基板300按照此顺序层叠。摄像装置1在第一基板100的背面侧(光入射面侧)上还具有光接收透镜401。滤色器层(省略了图示)可以设置在光接收透镜401和第一基板100之间。例如，针对每个像素541a、541b、541c和541d设置光接收透镜401。例如，摄像装置1是背照式摄像装置。摄像装置1具有布置在中央部的像素阵列单元540和布置在像素阵列单元540的外侧的周边部540b。

第一基板100从光接收透镜401侧依次具有绝缘膜111、固定电荷膜112以及半导体层100s和配线层100t。例如，半导体层100s由硅基板构成。例如，半导体层100s在正面(配线层100t侧面)的部分及其附近具有p阱层115，并且在另一区域(比p阱层115更深的区域)具有n型半导体区域114。例如，pn接合型光电二极管pd由n型半导体区域114和p阱层115构成。p阱层115是p型半导体区域。

图68a表示第一基板100的平面构成的示例。图68a主要表示第一基板100的像素分离部117、光电二极管pd、浮动扩散部fd、vss接触区域118和传输晶体管tr的平面构成。将通过图68a以及图67来说明第一基板100的构成。

浮动扩散部fd和vss接触区域118设置在半导体层100s的正面附近。浮动扩散部fd由设置在p阱层115中的n型半导体区域构成。例如，像素541a、541b、541c和541d的各个浮动扩散部fd(浮动扩散部fd1、fd2、fd3和fd4)彼此靠近地设置在像素共用单元539的中央部处(图68a)。像素共用单元539中包括的四个浮动扩散部(浮动扩散部fd1、fd2、fd3和fd4)经由将在后面详细说明的电连接装置(稍后所述的焊盘部120)在第一基板100内(更具体地，在配线层100t内)彼此电连接。此外，浮动扩散部fd经由电气装置(稍后所述的贯通电极120e)从第一基板100连接到第二基板200(更具体地，从配线层100t到配线层200t)。在第二基板200中(更具体地，在配线层200t内)，浮动扩散部fd通过电气装置电连接到放大晶体管amp的栅极和fd转换增益切换晶体管fdg的源极。

vss接触区域118是电连接到基准电位线vss的区域，并且布置成与浮动扩散部fd间隔开。例如，在像素541a、541b、541c和541d中，浮动扩散部fd布置在每个像素的v方向上的一端，并且vss接触区域118布置在另一端(图68a)。例如，vss接触区域118由p型半导体区域构成。例如，vss接触区域118连接到接地电位或固定电位。因此，基准电位被提供给半导体层100s。

传输晶体管tr以及光电二极管pd、浮动扩散部fd和vss接触区域118设置于第一基板100。光电二极管pd、浮动扩散部fd、vss接触区域118和传输晶体管tr设置于每个像素541a、541b、541c和541d。传输晶体管tr设置在半导体层100s的正面侧(与光入射面侧相对的一侧，第二基板200侧)上。传输晶体管tr具有传输栅极tg。例如，传输栅极tg包括面对半导体层100s的正面的水平部分tgb和设置在半导体层100s内的垂直部分tga。垂直部分tga在半导体层100s的厚度方向上延伸。垂直部分tga的一端与水平部分tgb接触，并且另一端设置在n型半导体区域114内。通过以这种方式构造垂直晶体管的传输晶体管tr，不易发生像素信号的传输不良，并且能够提高像素信号的读取效率。

例如，传输栅极tg的水平部分tgb在h方向上从面对垂直部分tga的位置朝着像素共用单元539的中央部延伸(图68a)。因此，到达传输栅极tg的贯通电极(稍后所述的贯通电极tgv)的在h方向上的位置可以在h方向上更靠近连接到浮动扩散部fd和vss接触区域118的贯通电极(稍后所述的贯通电极120e和121e)。例如，设置于第一基板100的多个像素共用单元539具有彼此相同的构成(图68a)。

半导体层100s设置有将像素541a、541b、541c和541d彼此分离的像素分离部117。像素分离部117形成为在半导体层100s的法线方向(垂直于半导体层100s的正面的方向)上延伸。例如，像素分离部117设置为将像素541a、541b、541c和541d彼此分隔开，并且具有格子状的平面形状(图68a、图68b)。例如，像素分离部117将像素541a、541b、541c和541d彼此电气地和光学地分离。例如，像素分离部117包括遮光膜117a和绝缘膜117b。例如，遮光膜117a使用钨(w)等。绝缘膜117b设置在遮光膜117a和p阱层115或n型半导体区域114之间。例如，绝缘膜117b由氧化硅(sio)构成。像素分离部117具有全沟槽隔离(fti：fulltrenchisolation)结构，并且完全贯通半导体层100s。尽管并未示出，像素分离部117不限于完全贯通半导体层100s的fti结构。例如，像素分离部117可以具有不完全贯通半导体层100s的深沟槽隔离(dti：deeptrenchisolation)结构。像素分离部117在半导体层100s的法线方向上延伸，并且形成在半导体层100s的部分区域中。

例如，第一钉扎区域113和第二钉扎区域116设置于半导体层100s。第一钉扎区域113设置在半导体层100s的背面附近，并且布置在n型半导体区域114和固定电荷膜112之间。第二钉扎区域116设置于像素分离部117的侧面，具体地在像素分离部117和p阱层115或n型半导体区域114之间。例如，第一钉扎区域113和第二钉扎区域116由p型半导体区域构成。

具有负的固定电荷的固定电荷膜112设置在半导体层100s与绝缘膜111之间。作为空穴累积层的第一钉扎区域113通过由固定电荷膜112所感应的电场形成在半导体层100s的光接收面(背面)侧的界面上。因此，能够抑制由于半导体层100s的光接收面侧处的界面状态而引起的暗电流的产生。例如，固定电荷膜112由具有负的固定电荷的绝缘膜形成。具有这种负的固定电荷的绝缘膜材料的示例包括氧化铪、氧化锆、氧化铝、氧化钛和氧化钽。

遮光膜117a设置在固定电荷膜112和绝缘膜111之间。该遮光膜117a可以从组成像素分离部117的遮光膜117a连续地设置。例如，固定电荷膜112和绝缘膜111之间的该遮光膜117a选择性地设置在面对半导体层100s内的像素分离部117的位置处。例如，绝缘膜111设置为覆盖该遮光膜117a。例如，绝缘膜111由氧化硅构成。

设置在半导体层100s与第二基板200之间的配线层100t从半导体层100s侧按顺序具有层间绝缘膜119、焊盘部120和121、钝化膜122、层间绝缘膜123和接合膜124。例如，传输栅极tg的水平部分tgb设置在该配线层100t中。层间绝缘膜119设置在半导体层100s的整个正面上，并且与半导体层100s接触。例如，层间绝缘膜119由氧化硅膜构成。注意，配线层100t的构成不限于上述构成，并且只要是具有配线和绝缘膜的构成即可。

图68b连同图68a所示的平面构成一起图示了焊盘部120和121的构成。焊盘部120和121设置在层间绝缘膜119上的选择区域处。焊盘部120用于彼此连接每个像素541a、541b、541c和541d的浮动扩散部fd(浮动扩散部fd1、fd2、fd3和fd4)。例如，焊盘部120在平面图中(图68b)的像素共用单元539的中央部处布置于每个像素共用单元539。焊盘部120设置为跨过像素分离部117，并且布置为重叠在每个浮动扩散部fd1、fd2、fd3和fd4的至少一部分上(图67、图68b)。具体地，当从垂直于半导体层100s的正面的方向观察时，焊盘部120形成在与共用像素电路210的多个浮动扩散部fd(浮动扩散部fd1、fd2、fd3和fd4)中的各者的至少一部分以及形成在共用像素电路210的多个光电二极管pd(光电二极管pd1、pd2、pd3、pd4)之间的像素分离部117的至少一部分重叠的区域中。用于电连接焊盘部120和浮动扩散部fd1、fd2、fd3和fd4的连接通孔120c设置在层间绝缘膜119中。针对每个像素541a、541b、541c和541d设置连接通孔120c。例如，焊盘部120的一部分埋入在连接通孔120c中，从而将焊盘部120与浮动扩散部fd1、fd2、fd3和fd4电连接。

焊盘部121用于将多个vss接触区域118彼此连接。例如，在v方向上相邻的在一个像素共用单元539的像素541c和541d中设置的vss接触区域118和在另一个像素共用单元539的像素541a和541b中设置的vss接触区域118通过焊盘部121电连接。例如，焊盘部121设置为跨过像素分离部117，并且布置为重叠在四个vss接触区域118的每个的至少一部分上。具体地，当从垂直于半导体层100s的正面的方向观察时，焊盘部121形成在与多个vss接触区域118中的各者的至少一部分以及形成在多个vss接触区域118之间的像素分离部117的至少一部分重叠的区域中。用于电连接焊盘部121和vss接触区域118的连接通孔121c设置在层间绝缘膜119中。连接通孔121c针对每个像素541a、541b、541c和541d设置。例如，焊盘部121的一部分埋入在连接通孔121c中，从而电连接焊盘部121和vss接触区域118。例如，在v方向上排列的多个像素共用单元539中的各者的焊盘部120和焊盘部121被布置于在h方向上大体上相同的位置处(图68b)。

设置焊盘部120使得能够在整个芯片上减少用于从浮动扩散部fd连接到像素电路210(例如，放大晶体管amp的栅极电极)的配线。以相同的方式，设置焊盘部121使得能够在整个芯片上减少用于向vss接触区域118提供电位的配线。这能够减小整个芯片的面积，实现抑制微小化的像素中的配线之间的电干扰，和/或由于减少部件数量而导致的成本降低等。

焊盘部120和121可以设置在第一基板100和第二基板200上的期望位置处。具体地，焊盘部120和121可以设置于配线层100t和半导体层200s的绝缘区域212中的任一者。当设置于配线层100t时，焊盘部120和121可以与半导体层100s直接接触。具体地，可以被构成为其中焊盘部120和121直接连接到浮动扩散部fd和/或vss接触区域118的各者的至少一部分。而且，可以被构成为：其中，连接通孔120c和120c从连接到焊盘部120和121的各浮动扩散部fd和/或vss接触区域118设置，并且焊盘部120和121设置在配线层100t或半导体层200s的绝缘区域2112中的期望位置处。

特别地，当将焊盘部120和121设置于配线层100t时，能够减少连接到半导体层200s的绝缘区域212中的浮动扩散部fd和/或vss接触区域118的配线。因此，在形成像素电路210的第二基板200中，可以减小用于形成从浮动扩散部fd连接到像素电路210的贯通配线的绝缘区域212的面积。因此，能够在用于形成像素电路210的第二基板200上确保更大的面积。确保用于像素电路210的面积使得能够增大形成像素晶体管的尺寸，这能够降低噪声而有助于改善图像等。

特别地，在将fti结构用于像素分离部117的情况下，浮动扩散部fd和/或vss接触区域118优选设置在像素541中，并且因此能够通过使用焊盘部120和121的构造而显著地减少用于连接第一基板100和第二基板200的配线。

而且，例如，如图68b所示，连接有多个浮动扩散部fd的焊盘部120和连接有多个vss接触区域118的焊盘部121在v方向上交替地呈直线布置。而且，焊盘部120和121形成在被多个光电二极管pd、多个传输栅极tg和多个浮动扩散部fd围绕的位置处。因此，除浮动扩散部fd和vss接触区域118以外的器件可以自由地布置在形成有多个器件的第一基板100上，并且可以使整个芯片的布局更加有效。而且，确保了形成在像素共用单元539中的器件的布局对称性，并且能够抑制像素541之间的特性差异。

例如，焊盘部120和121由多晶硅(polysi)构成，并且更具体地由已经添加了杂质的掺杂多晶硅构成。焊盘部120和121优选由诸如多晶硅、钨(w)、钛(ti)和氮化钛(tin)等具有高耐热性的导电材料构成。因此，可以在将第二基板200的半导体层200s粘合至第一基板100之后形成像素电路210。其原因将在下面说明。注意，在下面的说明中，将在第一基板100与第二基板200的半导体层200s彼此粘合之后形成像素电路210的方法称为第一制造方法。

现在，可以想到其中像素电路210形成在第二基板200上然后粘合至第一基板100的布置(在下文中，称为第二制造方法)。在该第二制造方法中，用于电连接的电极预先形成在第一基板100的表面(配线层100t的表面)和第二基板200的表面(配线层200t的表面)的各者上。当第一基板100和第二基板200彼此粘合时，形成在第一基板100的表面和第二基板200的表面的各者上的用于电连接的电极同时彼此接触。因此，在第一基板100中包含的配线与第二基板200中包含的配线之间形成电连接。因此，根据使用第二制造方法的摄像装置1的构成，例如，可以依照第一基板100和第二基板200中的各者的构成使用适当的工艺来制造，并且能够制造高质量和高性能的摄像装置。

在这样的第二制造方法中，当彼此粘合第一基板100和第二基板200时，由于用于粘接的制造装置而可能发生定位误差。而且，例如，第一基板100和第二基板200具有直径几十厘米等级的尺寸，并且当彼此粘合第一基板100和第二基板200时，在第一基板100和第二基板200的部分中的微观区域中可能发生基板的拉伸和收缩。基板的这种拉伸和收缩是由于基板的彼此接触的时刻略微不一致而引起的。第一基板100和第二基板200的这种拉伸和收缩可能导致形成在第一基板100的表面和第二基板200的表面的各者上的用于电连接的电极的位置的误差。在第二制造方法中，优选采取措施，使得即使发生这种误差，第一基板100和第二基板200的每个电极也能够接触。具体地，考虑到上述误差，扩大第一基板100和第二基板200中的至少一个的(优选两者的)电极的尺寸。因此，例如，使用第二制造方法导致形成在第一基板100或第二基板200的表面上的电极的尺寸(在基板的平面方向上的尺寸)大于在厚度方向上从第一基板100或第二基板200的内部延伸到表面的电极的尺寸。

相反地，构造具有耐热性的导电材料的焊盘部120和121能够使用上述第一制造方法。在第一制造方法中，形成包括光电二极管pd、传输晶体管tr等的第一基板100，然后将该第一基板100和第二基板200(半导体层2000s)彼此粘合。此时，第二基板200处于其中尚未形成构成像素电路210的有源器件和诸如配线层等图案的状态。第二基板200处于图案形成之前的状态，并且因此，即使在将第一基板100和第二基板200彼此粘合时粘合位置发生误差，也不会由于该粘合误差而在第一基板100的图案和第二基板200的图案之间发生定位误差。原因在于，第二基板200的图案是在将第一基板100和第二基板200粘合在一起之后形成的。注意，例如，在第二基板上形成图案时，使用形成在第一基板上的图案作为用于定位在用于图案形成的曝光装置中的对象来执行图案形成。由于上述原因，第一基板100和第二基板200之间的粘合位置的误差在根据第一制造方法制造摄像装置1中不是问题。由于相同的原因，在第二制造方法中发生的由于基板的拉伸和收缩引起的误差在根据第一制造方法制造摄像装置1中也不是问题。

在第一制造方法中，以这种方式将第一基板100和第二基板200(半导体层200s)彼此粘合，然后在第二基板200上形成有源器件。之后，形成贯通电极120e和121e以及贯通电极tgv(图67)。例如，通过使用减少投影曝光的曝光装置从第二基板200的上方形成用于贯通电极的图案来执行贯通电极120e、121e和tgv的形成。通过使用减小曝光投影(reductionexposureprojection)，即使第二基板200和曝光装置存在定位误差，第二基板200上的误差的大小也仅是根据上述第二制造方法的误差的一部分(减少投影曝光的倍率的倒数)。因此，根据使用第一制造方法的摄像装置1的构成，有利于在形成在第一基板100和第二基板200中的各者上的元件之间的定位，并且能够制造高质量和高性能的摄像装置。

使用这种第一制造方法制造的摄像装置1具有与使用第二制造方法制造的摄像装置不同的特性。具体地，在使用第一制造方法制造的摄像装置1中，例如，从第二基板200到第一基板100，贯通电极120e、121e和tgv的厚度(基板平面方向上的尺寸)大体上恒定。可选地，当贯通电极120e、121e和tgv具有锥形形状时，该锥形形状具有恒定的倾斜度。在具有这种贯通电极120e、121e和tgv的摄像装置1中，像素541更易于小型化。

现在，当根据第一制造方法制造摄像装置1时，在将第一基板100和第二基板200(半导体层200s)彼此粘合之后，在第二基板200上形成有源器件，并且因此，形成有源器件所需的热处理的效果也对第一基板100有影响。因此，如上所述，优选将具有高耐热性的导电材料用于设置于第一基板100的焊盘部120和121。例如，具有比第二基板200的配线层200t中包含的配线材料的至少一部分更高的熔点(即，高耐热性)的材料优选用于焊盘部120和121。例如，对于焊盘部120和121，使用诸如掺杂硅、钨、钛或氮化钛等具有高耐热性的导电材料。因此，能够使用上述第一制造方法来制造摄像装置1。

例如，钝化膜122设置在半导体层100s的整个表面上，以便覆盖焊盘部120和121(图67)。例如，钝化膜122由氮化硅(sin)膜构成。层间绝缘膜123覆盖焊盘部120和121并且钝化膜122设置在绝缘膜123与焊盘部120和121之间。例如，层间绝缘膜123设置在半导体层100s的整个表面上。例如，层间绝缘膜123由氧化硅(sio)膜构成。接合膜124设置在第一基板100(具体地，配线层100t)和第二基板200的接合面上。也就是说，接合膜124与第二基板200接触。该接合膜124设置在第一基板100的主面的整个表面上。例如，接合膜124由氮化硅膜构成。

例如，光接收透镜401面对半导体层100s，并且在光接收透镜401与半导体层100s之间设置有固定电荷膜112和绝缘膜111(图67)。例如，光接收透镜401设置在面对着像素541a、541b、541c和541d的各个光电二极管pd的位置处。

第二基板200从第一基板100侧按顺序具有半导体层200s和配线层200t。半导体层200s由硅基板构成。阱区域211形成在半导体层200s的整个厚度方向上。例如，阱区域211是p型半导体区域。布置在每个像素共用单元539中的像素电路210设置于第二基板200。例如，像素电路210设置在半导体层200s的正面侧(配线层200t侧)。在摄像装置1中，以第一基板100的正面侧(配线层100t侧)面对第二基板200的背面侧(半导体层200s侧)的方式，将第二基板200粘合至第一基板100。也就是说，第二基板200以正面对背面(face-to-back)的方式粘合到第一基板100。

图69至图73示意性地表示第二基板200的平面构成的示例。图69表示设置在半导体层200s的正面附近的像素电路210的构成。图70示意性地图示了配线层200t(具体地，稍后所述的第一配线层w1)以及连接到配线层200t的半导体层200s和第一基板100的各部分的构成。图71至图73表示配线层200t的平面构成的示例。下面将参照图67，通过图69至图73说明第二基板200的构成。在图69和图70中，由点划线表示光电二极管pd的轮廓(像素分离部117和光电二极管pd之间的边界)，并且由虚线表示在与构成像素电路210的晶体管的栅极电极重叠的部分处的半导体层200s与器件分离区域213或绝缘区域214之间的边界。半导体层200s与器件分离区域213之间的边界以及器件分离区域213与绝缘区域212之间的边界设置在与放大晶体管amp的栅极电极重叠的部分中，并且设置于沟道宽度方向的一侧。

第二基板200设置有切分半导体层200s的绝缘区域212，以及在厚度方向上设置在半导体层200s的一部分上的器件分离区域213(图67)。例如，连接到在h方向上相邻的两个像素电路210的两个像素共用单元539的贯通电极120e和121e以及贯通电极tgv(贯通电极tgv1、tgv2、tgv3、tgv4)布置在设置于这两个像素电路210之间的绝缘区域212中(图70)。

绝缘区域212具有与半导体层200s大体上相同的厚度(图67)。半导体层200s被该绝缘区域212切分。贯通电极120e和121e以及贯通电极tgv布置在该绝缘区域212中。例如，绝缘区域212由氧化硅构成。

贯通电极120e和121e设置为在厚度方向上完全贯通绝缘区域212。贯通电极120e、121e的上端连接到配线层200t的配线(稍后所述的第一配线w1、第二配线w2、第三配线w3和第四配线w4)。贯通电极120e和121e设置为完全贯通绝缘区域212、接合膜124、层间绝缘膜123和钝化膜122，并且其下端连接到焊盘部120和121(图67)。贯通电极120e用于焊盘部120与像素电路210的电连接。也就是说，第一基板100的浮动扩散部fd通过贯通电极120e电连接到第二基板200的像素电路210。贯通电极121e用于焊盘部121与配线层200t的基准电位线vss的电连接。也就是说，第一基板100的vss接触区域118通过贯通电极121e电连接到第二基板200的基准电位线vss。

贯通电极tgv设置为在厚度方向上完全贯通绝缘区域212。贯通电极tgv的上端连接到配线层200t的配线。贯通电极tgv设置为完全贯通绝缘区域212、接合膜124、层间绝缘膜123、钝化膜122和层间绝缘膜119，并且其下端连接到传输栅极tg(图67)。这些贯通电极tgv用于将像素541a、541b、541c和541d的各个传输栅极tg(传输栅极tg1、tg2、tg3、tg4)电连接至配线层200t的配线(行驱动信号线542的一部分，具体地，稍后所述的图72中的配线trg1、trg2、trg3和trg4)。也就是说，第一基板100的传输栅极tg通过贯通电极tgv电连接到第二基板200的配线trg，使得驱动信号可以发送到每个传输晶体管tr(传输晶体管tr1、tr2、tr3和tr4)。

绝缘区域212是用于以与半导体层200s绝缘的方式设置用于第一基板100与第二基板200的电连接的贯通电极120e和121e以及贯通电极tgv的区域。例如，连接到在h方向上相邻的两个像素电路210(共用单元539)的贯通电极120e和121e以及贯通电极tgv(贯通电极tgv1、tgv2、tgv3、tgv4)布置在设置于这两个像素电路210之间的绝缘区域212中。例如，绝缘区域212设置为在v方向上延伸(图69、图70)。传输栅极tg的水平部分tgb的布置在此被设计为，使得与垂直部分tga相比，贯通电极tgv在h方向上的位置布置得更靠近贯通电极120e和121e在h方向上的位置(图68a、图70)。例如，贯通电极tgv在h方向上布置在与贯通电极120e和120e大体上相同的位置。因此，贯通电极120e和121e以及贯通电极tgv可以一起设置在沿v方向延伸的绝缘区域212中。作为另一布置示例，可以想到仅在重叠在垂直部分tga上的区域中设置水平部分tgb。在这种情况下，例如，贯通电极tgv大体上形成在垂直部分tga的正上方，并且贯通电极tgv大体上布置在每个像素541的h方向和v方向的中央部。此时，贯通电极tgv的h方向的位置与贯通电极120e和121e的h方向的位置大大偏离。例如，用于与附近的半导体层200s电绝缘的绝缘区域212设置在贯通电极tgv以及贯通电极120e和121e的周围。在贯通电极tgv的h方向上的位置和贯通电极tgv的h方向上的位置分离的情况下，绝缘区域212需要独立设置在贯通电极120e、121e和tgv的各者的周围。这精细地分割了半导体层200s。与此相比，其中贯通电极120e和121e以及贯通电极tgv一起在布置在沿v方向延伸的绝缘区域212中的布局能够增加半导体层200s在h方向上的尺寸。因此，能够确保半导体层200s中的半导体装置形成区域的面积较大。因此，例如，能够增大放大晶体管amp的尺寸，并且能够抑制噪声。

如参照图65所述，像素共用单元539具有如下结构：其中，设置在多个像素541中的各者中的浮动扩散部fd彼此电连接，并且多个像素541共用一个像素电路210。浮动扩散部fd之间的电连接通过设置于第一基板100上的焊盘部120来执行(图67、图68b)。设置于第一基板100的电连接部(焊盘部120)和设置于第二基板200的像素电路210通过一个贯通电极120e电连接。作为单独的构成示例，可以想到在第二基板200的浮动扩散部fd之间设置电连接部。在这种情况下，连接到各个浮动扩散部fd1、fd2、fd3和fd4的四个贯通电极设置于像素共用单元539。因此，完全贯通半导体层200s的贯通电极的数量增加，并且在这些贯通电极的周围绝缘的绝缘区域212在第二基板200上变大。与之相比，其中焊盘部120设置在第一基板100上的结构(图67、图68b)能够减少贯通电极的数量并且使绝缘区域212变小。因此，能够确保半导体层200s中的半导体装置形成区域的面积较大。因此，例如，能够增大放大晶体管amp的尺寸，并且能够抑制噪声。

器件分离区域213设置在半导体层200s的正面侧。器件分离区域213具有浅沟槽隔离(sti：shallowtrenchisolation)结构。在器件分离区域213中，半导体层200s在厚度方向(垂直于第二基板200的主表面的方向)上被回刻，并且绝缘膜被埋入在该刻入部分中。例如，该绝缘膜由氧化硅构成。器件分离区域213用于依照像素电路210的布局在构成像素电路210的多个晶体管之间的器件分隔。半导体层200s(具体地，阱区域211)在器件分离区域213下方(半导体层200s的深部)延伸。

现在，将参照图68a、图68b和图69说明第一基板100的像素共用单元539的轮廓形状(基板平面方向上的轮廓形状)与第二基板200的像素共用单元539的轮廓形状之间的差异。

在摄像装置1中，像素共用单元539设置在第一基板100和第二基板200两者中。例如，设置在第一基板100上的像素共用单元539的轮廓形状和设置在第二基板200上的像素共用单元539的轮廓形状彼此不同。

在图68a和图68b中，由单点划线表示像素541a、541b、541c和541d的外形线，并且由粗线表示像素共用单元539的轮廓形状。例如，第一基板100的像素共用单元539由在h方向上相邻布置的两个像素541(像素541a和541b)和在v方向上与其相邻布置的两个像素541(像素541c和541d)构成。也就是说，第一基板100的像素共用单元539由相邻的两行×两列的四个像素541构成，并且第一基板100的像素共用单元539具有大致正方形的轮廓形状。在像素阵列单元540中，这样的像素共用单元539在h方向上以两个像素间距(等同于两个像素541的间距)以及在v方向上以两个像素间距(等同于两个像素541的间距)相邻地排列。

在图69和图70中，由单点划线表示像素541a、541b、541c和541d的外形线，并且由粗线表示像素共用单元539的轮廓形状。例如，第二基板200的像素共用单元539的轮廓形状在h方向上小于第一基板100的像素共用单元539，并且在v方向上大于第一基板100上的像素共用单元539。例如，第二基板200的像素共用单元539在h方向上形成为等于一个像素的尺寸(区域)，并且在v方向上形成为等于四个像素的尺寸。也就是说，第二基板200的像素共用单元539形成为等于以一行×四列相邻排列的像素的尺寸，并且第二基板200的像素共用单元539具有大致矩形的轮廓形状。

例如，在每个像素电路210中，选择晶体管sel、放大晶体管amp、复位晶体管rst和fd转换增益切换晶体管fdg以该顺序在v方向上排列(图69)。如上所述，通过使每个像素电路210的轮廓形状为大致矩形，四个晶体管(选择晶体管sel、放大晶体管amp、复位晶体管rst和fd转换增益切换晶体管fdg)可以在一个方向(图69中的v方向)上排列。因此，放大晶体管amp的漏极和复位晶体管rst的漏极可以在单个扩散区域(连接到电源线vdd的扩散区域)中共用。例如，每个像素电路210的形成区域也可以形成为大致正方形形状(参见稍后所述的图82)。在这种情况下，沿着一个方向布置两个晶体管，并且变得难以在放大晶体管amp的漏极和复位晶体管rst的漏极之间共用单个扩散区域。因此，通过将像素电路210的形成区域设置为大致矩形形状，四个晶体管更易于彼此靠近布置，并且可以使像素电路210的形成区域更小。也就是说，可以执行像素的小型化。而且，当不需要使像素电路210的形成区域较小时，可以使放大晶体管amp的形成区域较大，从而能够抑制噪声。

例如，除选择晶体管sel、放大晶体管amp、复位晶体管rst和fd转换增益切换晶体管fdg以外，连接到基准电位线vss的vss接触区域218也设置在半导体层200s的正面附近。例如，vss接触区域218由p型半导体区域构成。vss接触区域218经由配线层200t的配线和贯通电极121e电连接到第一基板100(半导体层100s)的vss接触区域118。例如，vss接触区域118设置在与fd转换增益切换晶体管fdg的源极相邻的位置，并且在它们之间设置有器件分离区域213(图69)。

接下来，将参照图68b和图69说明设置于第一基板100的像素共用单元539和设置于第二基板200的像素共用单元539之间的位置关系。例如，在第一基板100的v方向上排列的两个像素共用单元539中，一个像素共用单元539(例如，在图68b的平面图中的上侧)连接到在第二基板100的h方向上排列的两个像素共用单元539中的一个像素共用单元539(例如，在图69的平面图中的左侧)。例如，在第一基板100的v方向上排列的两个像素共用单元539中的另一个像素共用单元539(例如，在图68b的平面图中的下侧)连接到在第二基板200的h方向上排列的两个像素共用单元539中的另一个像素共用单元539(例如，在图69中的平面图的右侧)。

例如，在第二基板200的h方向上排列的两个像素共用单元539中，一个像素共用单元539的内部布局(晶体管等的布置)大体上等于其中另一个像素共用单元539的内部布局在v方向和h方向上反转的布局。下面将说明该布局产生的效果。

在第一基板100的v方向上排列的两个像素共用单元539中，焊盘部120分别布置在像素共用单元539的轮廓形状的中央部，即，像素共用单元539的在v方向和h方向上的中央(图68b)。相反，如上所述，第二基板200的像素共用单元539具有在v方向上较长的大致矩形的轮廓形状，并且因此，例如，连接到焊盘部120的放大晶体管amp布置在从像素共用单元539的v方向的中央向着图平面的上方偏移的位置处。例如，当在第二基板200的h方向上排列的两个像素共用单元539的内部布局相同时，一个像素共用单元539的放大晶体管amp与焊盘部120(例如，图68的图平面中的上侧的像素共用单元539的焊盘部120)之间的距离变得相对较短。然而，另一个像素共用单元539的放大晶体管amp与焊盘部120(例如，图68的图平面中的下侧的像素共用单元539的焊盘部120)之间的距离变长。因此，用于连接该放大晶体管amp和焊盘部120所需的配线面积变大，并且像素共用单元539的配线布局可能变得复杂。存在影响摄像装置1的小型化的可能性。

与此相对地，通过使在第二基板200的h方向上排列的两个像素共用单元539的相互的内部布局至少在v方向上反转，可以使这两个像素共用单元539的放大晶体管amp与焊盘部120之间的距离都较短。因此，与其中在第二基板200的h方向上排列的两个像素共用单元539的内部布局相同的构成相比，摄像装置1的小型化是更容易的。注意，第二基板200的多个像素共用单元539中的各者的平面布局在图69所示的范围内是横向对称的，但是当包括稍后所述的图70所示的第一配线层w1的布局时，布局变得横向不对称。

另外，在第二基板200的h方向上排列的两个像素共用单元539的相互的内部布局优选为沿h方向也反转。其原因将在下面说明。如图70所示，在第二基板200的h方向上排列的两个像素共用单元539分别连接到第一基板100的焊盘部120和121。例如，焊盘部120和121布置在在第二基板200的h方向上排列的两个像素共用单元539的h方向上的中央部(在h方向上排列的两个像素共用单元539之间)。因此，通过在h方向上也彼此反转在第二基板200的h方向上排列的两个像素共用单元539的内部布局，第二基板200上的多个像素共用单元539中的每个与焊盘部120和121之间的距离可以变得更小。也就是说，使摄像装置1的小型化变得更容易。

而且，第二基板200的像素共用单元539的外形线的位置不需要与第一基板100的像素共用单元539中的一个的外形线对准。例如，关于第二基板200的在h方向上排列的两个像素共用单元539中的一个像素共用单元539(例如，在图70的平面图中的左侧)，在v方向(例如，在图70的图平面的上侧)上的一条外形线布置在第一基板100的相应的像素共用单元539的一条外形线的在v方向上的外侧(例如，在图68b的图平面中的上侧)。而且，关于第二基板200的在h方向上排列的两个像素共用单元539中的另一个像素共用单元539(例如，在图70的图平面中的右侧)，在v方向(例如，在图70的图平面的下侧)上的另一条外形线布置在第一基板100的相应的像素共用单元539的另一条外形线的在v方向上的外侧(例如，在图68b中的图平面的下侧)。通过以这样的方式布置第二基板200上的像素共用单元539和第一基板100上的像素共用单元539，能够使放大晶体管amp和焊盘部120之间的距离更短。因此，使摄像装置1的小型化变得更容易。

而且，在第二基板200的多个像素共用单元539之间，外形线的位置不需要彼此对准。例如，第二基板200上的在h方向上排列的两个像素共用单元539的在v方向上的外形线布置为位置是彼此偏移的。因此，能够减小放大晶体管amp和焊盘部120之间的距离。因此，使摄像装置1的小型化变得更容易。

将参照图68b和图70说明像素阵列单元540中的像素共用单元539的重复布置。第一基板100的像素共用单元539在h方向上具有两个像素541的尺寸并且在v方向上具有两个像素541的尺寸(图68b)。例如，在第一基板100的像素阵列单元540中，与这四个像素541等同的尺寸的像素共用单元539在h方向上以两个像素间距(等同于两个像素541的间距)并且在v方向上以两个像素间距(等同于两个像素541的间距)相邻地重复排列。可选地，其中在v方向上相邻地布置有两个像素共用单元539的一对像素共用单元539可以设置于第一基板100的像素阵列单元540中。在第一基板100的像素阵列单元540中，例如，这对像素共用单元539在h方向上以两个像素间距(等同于两个像素541的间距)并且在v方向上以四个像素间距(等同于四个像素541的间距)相邻地重复排列。第二基板200的像素共用单元539在h方向上具有一个像素541的尺寸，并且在v方向上具有四个像素541的尺寸(图70)。例如，包括两个等同于这四个像素541的大小的像素共用单元539的像素共用单元539对设置于第二基板200的像素阵列单元540。像素共用单元539在h方向上相邻地布置，并且在v方向上偏移地布置。在第二基板200的像素阵列单元540中，这样的成对的像素共用单元539在h方向上以两个像素的间距(等于两个像素541的间距)且在v方向上以四个像素间距(等于四个像素541的间距)相邻地且重复地布置并且彼此之间没有间隙。通过像素共用单元539的这种重复布局，可以没有间隙地布置像素共用单元539。因此，使摄像装置1的小型化变得容易。

例如，放大晶体管amp优选具有诸如fin型等三维结构(图67)。因此，有效栅极宽度的尺寸较大，并且能够抑制噪声。例如，选择晶体管sel、复位晶体管rst和fd转换增益切换晶体管fdg具有平面结构。放大晶体管amp可以具有平面结构。可替代地，选择晶体管sel、复位晶体管rst或fd转换增益切换晶体管fdg可以具有三维结构。

例如，配线层200t包括钝化膜221、层间绝缘膜222和多组配线(第一配线层w1、第二配线层w2、第三配线层w3、第四配线层w4)。例如，钝化膜221与半导体层200s的表面接触，并且覆盖半导体层200s的整个表面。该钝化膜221覆盖选择晶体管sel、放大晶体管amp、复位晶体管rst和fd转换增益切换晶体管fdg中的各者的栅极电极。层间绝缘膜222设置在钝化膜221和第三基板300之间。多组配线(第一配线层w1、第二配线层w2、第三配线层w3、第四配线层w4)被该层间绝缘膜222分离。例如，层间绝缘膜222由氧化硅构成。

例如，第一配线层w1、第二配线层w2、第三配线层w3、第四配线层w4以及接触部201和202从半导体层200s侧按该顺序设置于配线层200t，并且它们分别通过层间绝缘膜222而被彼此绝缘。用于将第一配线层w1、第二配线层w2、第三配线层w3或第四配线层w4与其下层连接的多个连接部设置在层间绝缘膜222中。连接部是其中导电材料埋入设置在层间绝缘膜222中的连接孔中的部分。例如，将第一配线层w1与半导体层200s的vss接触区域218连接的连接部218v设置在层间绝缘膜222中。例如，在这样的第二基板200的元件之间进行连接的连接部的孔径与贯通电极120e和121e以及贯通电极tgv的孔径不同。具体地，在第二基板200的元件之间连接的连接孔的孔径优选小于贯通电极120e和121e以及贯通电极tgv的孔径。其原因将在下面说明。设置在配线层200t中的连接部(连接部218v等)的深度小于贯通电极120e和121e以及贯通电极tgv的深度。因此，与贯通电极120e和121e以及贯通电极tgv相比，导电材料能够容易地埋入连接部的连接孔中。连接部的孔径小于贯通电极120e和121e以及贯通电极tgv的孔径使得摄像装置1的小型化变得更容易。

例如，贯通电极120e和放大晶体管amp的栅极以及fd转换增益切换晶体管fdg的源极(具体地，到达fd转换增益切换晶体管fdg的源极的连接孔)通过第一配线层w1连接。例如，第一配线层w1连接贯通电极121e和连接部218v，并且因此，半导体层200s的vss接触区域218和半导体层100s的vss接触区域118被电连接。

接下来，将参照图71～图73说明配线层200t的平面构成。图71表示第一配线层w1和第二配线层w2的平面构成的示例。图72表示第二配线层w2和第三配线层w3的平面构成的示例。图73表示第三配线层w3和第四配线层w4的平面构成的示例。

例如，第三配线层w3包括在h方向(行方向)上延伸的配线trg1、trg2、trg3、trg4、sell、rstl和fdgl(图72)。这些配线对应于参照图65所述的多条行驱动信号线542。配线trg1、trg2、trg3和trg4分别用于将驱动信号发送到传输栅极tg1、tg2、tg3和tg4。配线trg1、trg2、trg3和trg4分别经由第二配线层w2、第一配线层w1和贯通电极120e连接到传输栅极tg1、tg2、tg3和tg4。配线sell分别用于将驱动信号发送到选择晶体管sel的栅极，配线rstl分别用于将驱动信号发送到复位晶体管rst的栅极，配线fdgl分别用于将驱动信号发送到fd转换增益切换晶体管fdg的栅极。配线sell、rstl和fdgl分别经由第二配线层w2、第一配线层w1和连接部连接到选择晶体管sel、复位晶体管rst和fd转换增益切换晶体管fdg的各个栅极。

例如，第四配线层w4包括在v方向(列方向)上延伸的电源线vdd、基准电位线vss和垂直信号线543(图73)。电源线vdd经由第三配线层w3、第二配线层w2、第一配线层w1和连接部连接到放大晶体管amp的漏极和复位晶体管rst的漏极。基准电位线vss经由第三配线层w3、第二配线层w2、第一配线层w1和连接部218v连接到vss接触区域218。基准电位线vss经由第三配线层w3、第二配线层w2、第一配线层w1、贯通电极121e和焊盘部121还连接到第一基板100的vss接触区域118。垂直信号线543经由第三配线层w3、第二配线层w2、第一配线层w1和连接部连接到选择晶体管sel的源极(vout)。

接触部201和202可以设置在平面图中与像素阵列单元540重叠的部分处(例如，图64)，或者可以设置在像素阵列单元540的外侧的周边部540b处(例如，图67)。接触部201和202设置在第二基板200的正面(配线层200t侧的面)。例如，接触部201和202由诸如cu(铜)或al(铝)等金属构成。接触部201和202暴露在配线层200t的表面(第三基板300侧的面)上。接触部201和202用于第二基板200和第三基板300之间的电连接，并且用于将第二基板200和第三基板300彼此粘合。

图67是示出其中周边电路设置在第二基板200的周边部540b中的示例的图。这些周边电路可以包括行驱动单元520的一部分或列信号处理单元550的一部分等。而且，如图64所示，可以布置为其中在第二基板200的周边部540b中未布置周边电路且将连接孔部h1和h2布置在像素阵列单元540附近。

例如，第三基板300从第二基板200侧按顺序具有配线层300t和半导体层300s。例如，半导体层300s的正面设置在第二基板200侧。半导体层300s由硅基板构成。电路设置在该半导体层300s的正面侧部分。具体地，例如，输入单元510a、行驱动单元520、时序控制单元530、列信号处理单元550、图像信号处理单元560和输出单元510b中的至少一部分设置在半导体层300s的正面侧部分。例如，设置在半导体层300s和第二基板200之间的配线层300t包括层间绝缘膜、被该层间绝缘膜分离的多个配线层以及接触部301和302。接触部301和302分别露出在配线层300t的正面(第二基板200侧的表面)，而接触部301与第二基板200的接触部201接触，并且接触部302与第二基板200的接触部202接触。接触部301和302电连接到形成在半导体层300s上的电路(例如，输入单元510a、行驱动单元520、时序控制单元530、列信号处理单元550、图像信号处理单元560和输出单元510b中的至少一个)。例如，接触部301和302由诸如cu(铜)或al(铝)等金属构成。例如，外部端子ta经由连接孔部h1连接到输入单元510a，并且外部端子tb经由连接孔部h2连接到输出单元510b。

现在将说明摄像装置1的特征。

通常，摄像装置具有由光电二极管和像素电路组成的主要构成。光电二极管的面积的增大使得由光电转换而产生的电荷增加，并且因此改善了像素信号的信噪比(s/n比)，并且能够从摄像装置输出更好的图像数据(图像信息)。此外，包括在像素电路中的晶体管的尺寸(特别地，放大晶体管的尺寸)的增大使得由像素电路产生的噪声减小，并且因此改善了被摄信号的s/n比，并且能够从摄像装置输出更好的图像数据(图像信息)。

然而，在其中光电二极管和像素电路设置在同一半导体基板上的摄像装置中，可以想到的是，在半导体基板的有限面积中增大光电二极管的面积将减小设置于像素电路的晶体管的尺寸。而且，可以想到设置于像素电路的晶体管的尺寸的增大将减小光电二极管的面积。

为了解决这些问题，例如，根据本实施方案的摄像装置1使用其中多个像素541共用一个像素电路210并且共用的像素电路210也叠加在光电二极管pd上的结构。因此，能够实现在半导体基板的有限面积中最大程度地增大光电二极管pd的面积以及最大程度地增大设置于像素电路210的晶体管的尺寸。因此，能够改善像素信号的s/n比，并且能够从摄像装置1输出更好的图像数据(图像信息)。

当实现其中多个像素541共用被布置为叠加在光电二极管pd上的一个像素电路210的结构时，多条配线从连接至一个像素电路210的多个像素541中的各像素的浮动扩散部fd延伸。例如，为了确保在其上形成有像素电路210的半导体基板200的大面积，这些延伸的多条配线可以彼此连接以形成为一体化的连接配线。以相同的方式，对于从vss接触区域118延伸的多条配线，多条延伸配线可以彼此连接以形成为一体化的连接配线。

例如，可以想到形成将从多个像素541中的各像素的浮动扩散部fd延伸的多条配线在将要形成像素电路210的半导体基板200上彼此连接的连接配线，这将会减小其中将形成像素电路210中包含的晶体管的面积。以相同的方式，可以想到形成将从多个像素541中的各像素的vss接触区域118延伸的多条配线在将要形成像素电路210的半导体基板200上彼此连接且一体化的连接配线，这将会减小其中将形成像素电路210中包含的晶体管的面积。

为了解决这些问题，例如，根据本实施方案的摄像装置1可以设置有下列结构：其中，多个像素541共用一个像素电路210并且共用的像素电路210还被布置为叠加在光电二极管pd上，并且将多个像素541中的各像素的浮动扩散部fd彼此连接并一体化的连接配线以及将设置于多个像素541中的各像素的vss接触区域118彼此连接并一体化的连接配线设置于第一基板100。

例如，使用上述第二制造方法作为用于将其中多个像素541中的每个像素的浮动扩散部fd彼此连接并一体化的连接配线以及将多个像素541中的每个的vss接触区域118彼此连接并一体化的连接配线设置于第一基板100的制造方法，能够依照第一基板100和第二基板200中的各自的构成使用适当的工艺来执行制造，并且能够制造高质量和高性能的摄像装置。而且，可以通过简单的工艺来形成用于第一基板100和第二基板200的连接配线。具体地，在使用上述第二制造方法的情况下，用于连接到浮动扩散部fd的电极和用于连接到vss接触区域118的电极分别设置在用作第一基板100和第二基板200的粘合边界界面的第一基板100的表面和第二基板200的表面上。此外，当彼此粘合第一基板100和第二基板200时，在这两个基板的表面上形成的电极优选较大，使得即使在设置于这两个基板表面上的电极之间存在位置偏差，形成于这两个基板表面上的电极也将彼此接触。在这种情况下，可以想到在设置于摄像装置1的每个像素的有限面积中布置上述电极是困难的。

为了解决其中在第一基板100和第二基板200的粘合边界界面上需要较大电极的问题，例如，根据本实施方案的摄像装置1可以使用上述的第一制造方法作为其中多个像素541共用一个像素电路210并且共用的像素电路210重叠布置在光电二极管pd上的制造方法。因此，有利于在第一基板100和第二基板200中的各者上形成的元件之间的定位，并且可以制造高质量和高性能的摄像装置。此外，可以设置通过使用该制造方法而产生的特有结构。也就是说，设置了其中第一基板100的半导体层100s和配线层100t以及第二基板200的半导体层200s和配线层200t以该顺序层叠的结构，换句话说，其中第一基板100和第二基板200正面对背面地层叠，并且设置有从第二基板200的半导体层200s的正面侧完全贯通半导体层200s和第一基板100的配线层100t并到达第一基板100的半导体层100s的正面的贯通电极120e和121e的结构。

在将多个像素541中的每个像素的浮动扩散部fd彼此连接并一体化的连接配线以及将多个像素541中的每个的vss接触区域118彼此连接并一体化的连接配线设置于第一基板100的结构中，存在如下可能：如果该结构和第二基板200使用第一制造方法层叠并且像素电路210形成在第二基板200上，则设置于像素电路210的有源器件的形成所需的热处理的效果将会影响形成在第一基板100上的连接配线。

因此，为了解决用于形成有源器件的热处理的效果影响连接配线的问题，根据本实施方案的摄像装置1优选将具有高耐热性的导电材料用于将多个像素541中的每个像素的浮动扩散部fd彼此连接并一体化的连接配线以及将多个像素541中的每个像素的vss接触区域118彼此连接并一体化的连接配线。具体地，具有比第二基板200的配线层200t中包括的配线材料的至少一部分更高的熔点的材料可以用作具有高耐热性的导电材料。

因此，例如，根据本实施方案的摄像装置1设置有：(1)其中第一基板100和第二基板200正面对背面地层叠的结构(具体地，其中按下述顺序层叠有第一基板100的半导体层100s和配线层100t以及第二基板200的半导体层200s和配线层200t的结构)；(2)其中从第二基板200的半导体层200s的正面侧设置有完全贯通半导体层200s和第一基板100的配线层100t并到达第一基板100的半导体层100s的正面的贯通电极120e和121e的结构；以及(3)其中使用具有高耐热性的导电材料来形成将设置于多个像素541中的每个像素的浮动扩散部fd彼此连接并一体化的连接配线以及将设置于多个像素541中的每个像素的vss接触区域118彼此连接并一体化的连接配线的结构。因此，将设置于多个像素541中的每个像素的浮动扩散部fd彼此连接并一体化的连接配线以及将设置于多个像素541中的每个像素的vss接触区域118彼此连接并一体化的连接配线能够被设置于第一基板100而无需在第一基板100和第二基板200之间的界面处设置大的电极。

[摄像装置1的操作]

接下来，将参照图74和图75说明摄像装置1的操作。图74和图75是将指示每个信号的路径的箭头添加至图64的图示。图74通过箭头表示从外部输入到摄像装置1的输入信号的路径以及电源电位和基准电位的路径。图75通过箭头表示从摄像装置1向外部输出的像素信号的信号路径。例如，经由输入单元510a输入到摄像装置1的输入信号(例如，像素时钟和同步信号)被传输到第三基板300的行驱动单元520，并且在行驱动单元520处创建行驱动信号。这些行驱动信号经由接触部301和201发送到第二基板200。此外，行驱动信号经由配线层200t内的行驱动信号线542到达像素阵列单元540的各个像素共用单元539。在到达第二基板200的像素共用单元539的行驱动信号之中，用于除了传输栅极tg以外的的驱动信号被输入到像素电路210，并且驱动像素电路210中包含的晶体管。用于传输栅极tg的驱动信号经由贯通电极tgv输入到第一基板100的传输栅极tg1、tg2、tg3和tg4，并且驱动像素541a、541b、541c和541d(图74)。而且，从摄像装置1的外部提供给第三基板300的输入单元510a(输入端511)的电源电位和基准电位经由接触部301和201被发送至第二基板200，并且经由配线层200t内的配线被提供给每个像素共用单元539的像素电路210。基准电位还经由贯通电极121e被提供给第一基板100的像素541a、541b、541c和541d。同时，在第一基板100的像素541a、541b、541c和541d处通过光电转换获得的像素信号经由贯通电极120e发送到用于每个像素共用单元539的第二基板200的像素电路210。基于这些像素信号的像素信号经由垂直信号线543以及接触部202和302从像素电路210发送到第三基板300。这些像素信号在第三基板300的列信号处理单元550和图像信号处理单元560处经过处理，并且之后经由输出单元510b从外部输出。

[效果]

在本实施方案中，像素541a、541b、541c和541d(像素共用单元539)以及像素电路210设置在彼此不同的基板(第一基板100和第二基板200)上。因此，与其中像素541a、541b、541c和541d以及像素电路210形成在同一基板上的情况相比，可以扩大像素541a、541b、541c和541d以及像素电路210的面积。因而，能够增大通过光电转换获得的像素信号的量，并且能够减小像素电路210处的晶体管噪声。因此，能够改善像素信号的信噪比，并且摄像装置1能够输出更好的图像数据(图像信息)。而且，能够使摄像装置1小型化(换句话说，减小像素尺寸并使摄像装置1更小)。通过减小像素尺寸能够增加每单位面积的像素数量，并且摄像装置1能够输出高质量图像。

而且，在摄像装置1中，第一基板100和第二基板200通过设置在绝缘区域212中的贯通电极120e和121e彼此电连接。例如，可以想到通过将焊盘电极彼此接合而将第一基板100和第二基板200彼此连接的方法，以及通过完全贯通半导体层的贯通配线(例如，tsv(throughsivia))连接的方法。与这样的方法相比，在绝缘区域212中设置贯通电极120e和121e能够减小用于连接第一基板100和第二基板200所需的面积。因此，能够减小像素尺寸，并且能够进一步减小摄像装置1的尺寸。而且，每像素面积的进一步小型化能够进一步提高分辨率。当不需要减小芯片尺寸时，能够增大像素541a、541b、541c和541d以及像素电路210的形成区域。因而，能够增加通过光电转换获得的像素信号的量，并且能够减小设置于像素电路210的晶体管的噪声。因此，能够改善像素信号的信噪比，并且摄像装置1能够输出更好的图像数据(图像信息)。

而且，在摄像装置1中，像素电路210、列信号处理单元550和图像信号处理单元560设置在彼此不同的基板(第二基板200和第三基板300)上。因此，与像素电路210、列信号处理单元550和图像信号处理单元560形成在同一基板上的情况相比，可以扩大像素电路210的面积以及列信号处理单元550和图像信号处理单元560的面积。因此，能够减小在列信号处理单元550处产生的噪声，并且能够为图像信号处理单元560安装更高级别的图像处理电路。因此，能够改善像素信号的信噪比，并且摄像装置1能够输出更好的图像数据(图像信息)。

另外，在在摄像装置1中，像素阵列单元540设置在第一基板100和第二基板200上，并且列信号处理单元550和图像信号处理单元560设置在第三基板300上。而且，连接第二基板200和第三基板300的接触部201、202、301和302形成在像素阵列单元540上方。因此，接触部201、202、301和302可以自由地布局而不会在布局上受到设置于像素阵列的各种类型的配线的干扰。因此，接触部201、202、301和302能够用于第二基板200和第三基板300的电连接。例如，使用接触部201、202、301和302增大了关于列信号处理单元550和图像信号处理单元560的布局的自由度。因此，能够减小在列信号处理单元550处产生的噪声，并且能够为图像信号处理单元560安装更高级别的图像处理电路。因此，能够改善像素信号的信噪比，并且摄像装置1能够输出更好的图像数据(图像信息)。

而且，在摄像装置1中，像素分离部117完全贯通半导体层100s。因此，即使在由于每像素面积的小型化而导致相邻像素(像素541a、541b、541c和541d)之间的距离较小的情况下，也能够抑制像素541a、541b、541c和541d之间的颜色串扰。因此，能够改善像素信号的信噪比，并且摄像装置1能够输出更好的图像数据(图像信息)。

而且，在摄像装置1中，像素电路210是针对每个像素共用单元539设置的。因此，与针对像素541a、541b、541c和541d中的每个设置像素电路210的情况相比，能够扩大构成像素电路210的晶体管(放大晶体管amp、复位晶体管rst、选择晶体管sel和fd转换增益切换晶体管fdg)的形成区域。例如，放大晶体管amp的形成区域的增大能够抑制噪声。因此，能够改善像素信号的信噪比，并且摄像装置1能够输出更好的图像数据(图像信息)。

此外，在摄像装置1中，电连接到四个像素(像素541a、541b、541c和541d)的浮动扩散部fd(浮动扩散部fd1、fd2、fd3和fd4)的焊盘部120设置在第一基板100上。因此，与其中这种焊盘部120设置在第二基板200上的情况相比，能够减少连接第一基板100和第二基板200的贯通电极(贯通电极120e)的数量。因此，绝缘区域212能够形成得较小，并且能够确保用于构成像素电路210的晶体管的形成区域(半导体层200s)足够大。因此，能够减小设置于像素电路210的晶体管的噪声，能够改善像素信号的信噪比，并且摄像装置1能够输出更好的图像数据(图像信息)。

下面将说明根据上述实施方案的摄像装置1的变形例。在下面的变形例中，由相同的附图标记表示与上述实施方案相同的构成。

<2.变形例1>

图76至图80图示了根据上述实施方案的摄像装置1的平面构成的变形例。图76示意性地表示第二基板200的半导体层200s的正面附近的平面构成，并且对应于上述实施方案中所述的图69。图77示意性地表示第一配线层w1以及与第一配线层w1连接的半导体层200s和第一基板100的部分的构成，并且对应于上述实施方案中所述的图70。图78表示第一配线层w1和第二配线层w2的平面构成的示例，并且对应于上述实施方案中所述的图71。图79表示第二配线层w2和第三配线层w3的平面构成的示例，并且对应于上述实施方案中所述的图72。图80表示第三配线层w3和第四配线层w4的平面构成的示例，并且对应于上述实施方案中所述的图73。

在本变形例中，如图77所示，在第二基板200的在h方向上排列的两个像素共用单元539之中，一个(例如，图平面中的右侧)像素共用单元539的内部布局具有另一个(例如，图平面中的左侧)像素共用单元539的内部布局仅在h方向上反转的构成。而且，一个像素共用单元539的外形线和另一个像素共用单元539的外形线之间在v方向上的偏移大于上述实施方案中所述的偏移(图70)。因此，通过增大在v方向上的偏移，另一个像素共用单元539的放大晶体管amp和与其连接的焊盘部120(图68所示的v方向上排列的两个像素共用单元539中的另一个(图平面中的下侧)的焊盘部120)之间的距离变得更小。根据这样的布局，在图76至图80所示的摄像装置1的变形例1中，在没有在v方向上彼此反转平面布局的情况下，在h方向上排列的两个像素共用单元539的面积可以与上述实施方案中所述的第二基板200的像素共用单元539的面积相同。注意，第一基板100的像素共用单元539的平面布局与在上述实施方案中所述的平面布局相同(图68a、图68b)。因此，根据本变形例的摄像装置1可以产生与上述实施方案中所述的摄像装置1相同的效果。第二基板200的像素共用单元539的布置不限于上述实施方案和本变形例中所述的布置。

<3.变形例2>

图81至图86表示根据上述实施方案的摄像装置1的平面构成的变形例。图81示意性地表示第一基板100的平面构成，并且对应于上述实施方案中所述的图68a。图82示意性地表示第二基板200的半导体层200s的正面附近的平面构成，并且对应于上述实施方案中所述的图69。图83示意性地表示第一配线层w1以及与第一配线层w1连接的半导体层200s和第一基板100的部分的构成，并且对应于上述实施方案中所述的图70。图84表示第一配线层w1和第二配线层w2的平面构成的示例，并且对应于上述实施方案中所述的图71。图85表示第二配线层w2和第三配线层w3的平面构成的示例，并且对应于上述实施方案中所述的图72。图86表示第三配线层w3和第四配线层w4的平面构成的示例，并且对应于上述实施方案中所述的图73。

在本变形例中，像素电路210的外形具有大致正方形的平面形状(图82等)。关于这一点，根据本变形例的摄像装置1的平面构成与上述实施方案中所述的摄像装置1的平面构成不同。

例如，第一基板100的像素共用单元539以与上述实施方案中所述的相同的方式形成在两行×两列的像素区域上，并且具有大致正方形的平面形状(图81)。例如，在每个像素共用单元539中，一个像素列的像素541a和像素541c的传输栅极tg1和tg3的水平部分tgb在从重叠于垂直部分tga上的位置朝着像素共用单元539的在h方向上的中央部的方向上(更具体地，在朝向像素541a和541c的外边缘的方向上以及也在朝向像素共用单元539的中央部的方向上)延伸，并且另一个像素列的像素541b和像素541d的传输栅极tg2和tg4的水平部分tgb在从重叠于垂直部分tga上的位置朝着像素共用单元539的在h方向上的外侧的方向上(更具体地，在朝向像素541b和541d的外边缘的方向上以及也在朝向像素共用单元539的外侧的方向上)延伸。连接到浮动扩散部fd的焊盘部120设置在像素共用单元539的中央部(在像素共用单元539的h方向和v方向上的中央部)，并且连接到vss接触区域118的焊盘部121至少在h方向(图81中的h方向和v方向)上设置在像素共用单元539的边缘部。

作为单独的布置示例，也可以想到其中传输栅极tg1、tg2、tg3和tg4的水平部分tgb仅设置在面对垂直部分tga的区域的布置。半导体层200s在此倾向于以与上述实施方案中所述相同的方式被精细地分割。因此，将像素电路210的晶体管形成得较大是困难的。相反，如上述变形例那样，通过将传输栅极tg1、tg2、tg3和tg4的水平部分tgb形成为在h方向上从重叠于垂直部分tga上的位置延伸，半导体层200s的宽度能够以与上述实施方案相同的方式增加。具体地，连接到传输栅极tg1和tg3的贯通电极tgv1和tgv3的h方向的位置可以布置在贯通电极120e的h方向的位置附近，并且连接到传输栅极tg2和tg4的贯通电极tgv2和tgv4的h方向的位置可以布置为贯通电极121e的h方向的位置附近(图83)。因此，以与上述实施方案相同的方式，能够增大在v方向上延伸的半导体层200s的宽度(h方向的尺寸)。因此，能够增加像素电路210的晶体管的尺寸，特别是放大晶体管amp的尺寸。结果，能够改善像素信号的信噪比，并且摄像装置1能够输出更好的图像数据(图像信息)。

例如，第二基板200的像素共用单元539在h方向和v方向上的尺寸与第一基板100的像素共用单元539大体上相同，并且设置在与大体上两行×两列的像素区域相对应的区域上。例如，在每个像素电路210中，选择晶体管sel和放大晶体管amp在v方向上排布在沿v方向延伸的一个半导体层200s中，并且fd转换增益切换晶体管fdg和复位晶体管rst在v方向上排布在沿着v方向延伸的一个半导体层200s中。其中设置有选择晶体管sel和放大晶体管amp的一个半导体层200s和其中设置有fd转换增益切换晶体管fdg和复位晶体管rst的一个半导体层200s隔着绝缘区域212沿h方向排列。该绝缘区域212在v方向上延伸(图82)。

现在，将参照图82和图83说明第二基板200的像素共用单元539的外形。例如，图81所示的第一基板100的像素共用单元539连接到设置在焊盘部120的h方向上的一侧(图83的图平面中的左侧)的放大晶体管amp和选择晶体管sel，以及设置在焊盘部120的h方向上的另一侧(图83的图平面中的右侧)的fd转换增益切换晶体管fdg和复位晶体管rst。包括放大晶体管amp、选择晶体管sel、fd转换增益切换晶体管fdg和复位晶体管rst的第二基板200的像素共用单元539的外形由下列四个外边缘决定。

第一外边缘是在包括选择晶体管sel和放大晶体管amp的半导体层200s的v方向上的一端处的外边缘(在图83的图平面中的上侧的边缘)。该第一外边缘设置在该像素共用单元539中包括的放大晶体管amp和在v方向的一个方向(图83的图平面中的上侧)上与该像素共用单元539相邻的像素共用单元539中包括的选择晶体管sel之间。更具体地，第一外边缘设置在这些放大晶体管amp和选择晶体管sel之间的器件分离区域213的v方向上的中央部中。第二外边缘是在包括选择晶体管sel和放大晶体管amp的半导体层200s的v方向上的另一端处的外边缘(在图83的图平面中的下侧的边缘)。该第二外边缘设置在该像素共用单元539中包括的选择晶体管sel和在v方向的另一侧(图83的图平面中的下侧)与该像素共用单元539相邻的像素共用单元539中包括的放大晶体管amp之间。更具体地，第二外边缘设置在这些选择晶体管sel和放大晶体管amp之间的器件分离区域213的v方向上的中央部中。第三外边缘是在包括复位晶体管rst和fd转换增益切换晶体管fdg的半导体层200s的v方向上的另一端处的外边缘(在图83的图平面中的下侧的边缘)。该第三外边缘设置在该像素共用单元539中包括的fd转换增益切换晶体管fdg和在v方向的另一侧(图83的图平面中的下侧)与该像素共用单元539相邻的像素共用单元539中包括的复位晶体管rst之间。更具体地，第三外边缘设置在这些fd转换增益切换晶体管fdg和复位晶体管rst之间的器件分离区域213的v方向上的中央部中。第四外边缘是在包括复位晶体管rst和fd转换增益切换晶体管fdg的半导体层200s的v方向上的一端处的外边缘(图83的图平面中的上侧的边缘)。该第四外边缘设置在该像素共用单元539中包括的复位晶体管rst和在v方向的一侧(图83的图平面中的上侧)与该像素共用单元539相邻的像素共用单元539中包括的fd转换增益切换晶体管fdg(省略了图示)之间。更具体地，第四外边缘设置在这些复位晶体管rst和fd转换增益切换晶体管fdg之间的器件分离区域213的v方向上的中央部中(省略了图示)。

在包括这样的第一、第二、第三和第四外边缘的第二基板200的像素共用单元539的外形中，第三和第四外边缘相对于第一和第二外边缘布置为在v方向上向一侧位移(换句话说，在v方向上向一侧偏移)。使用这样的布局能够使放大晶体管amp的栅极和fd转换增益切换晶体管fdg的源极两者最大程度地靠近焊盘部120布置。因此，有利于连接它们的配线的面积的减小以及摄像装置1的小型化。注意，vss接触区域118设置在包括选择晶体管sel和放大晶体管amp的半导体层200s与包括复位晶体管rst和fd转换增益切换晶体管fdg的半导体层200s之间。例如，多个像素电路210具有彼此相同的布置。

具有这样的第二基板200的摄像装置1也产生与上述实施方案相同的效果。第二基板200的像素共用单元539的布置不限于上述实施方案和本变形例中所述的布置。

<4.变形例3>

图87至图92图示了根据上述实施方案的摄像装置1的平面构成的变形例。图87示意性地表示第一基板100的平面构成，并且对应于上述实施方案中所述的图68b。图88示意性地表示第二基板200的半导体层200s的正面附近的平面构成，并且对应于上述实施方案中所述的图69。图89示意性地表示第一配线层w1以及连接到第一配线层w1的半导体层200s和第一基板100的部分的构成，并且对应于上述实施方案中所述的图70。图90表示第一配线层w1和第二配线层w2的平面构成的示例，并且对应于上述实施方案中所述的图71。图91表示第二配线层w2和第三配线层w3的平面构成的示例，并且对应于上述实施方案中所述的图72。图92表示第三配线层w3和第四配线层w4的平面构成的示例，并且对应于上述实施方案中所述的图73。

在本变形例中，第二基板200的半导体层200s在h方向上延伸(图89)，即，大致对应于其中将上面图82所示的摄像装置1的平面构成等旋转90度的构成。

例如，第一基板100的像素共用单元539以与上述实施方案相同的方式形成在两行×两列的像素区域上，并且具有大致正方形的平面形状(图87)。例如，在每个像素共用单元539中，一个像素行中的像素541a和541b的传输栅极tg1和tg2在v方向上朝向像素共用单元539的中央部延伸，并且另一像素行中的像素541c和541d的传输栅极tg3和tg4在v方向上朝向像素共用单元539的外侧的方向延伸。连接到浮动扩散部fd的焊盘部120设置在像素共用单元539的中央部，并且连接到vss接触区域118的焊盘部121至少在v方向(图87中，v方向和h方向)上设置在像素共用单元539的端部。此时，传输栅极tg1和tg2的贯通电极tgv1和tgv2的v方向的位置在贯通电极120e的v方向的位置附近，并且传输栅极tg3和tg4的贯通电极tgv3和tgv4的v方向的位置在贯通电极121e的v方向的位置附近(图89)。因此，鉴于与上述实施方案中所述的相同的原因，能够增加在h方向上延伸的半导体层200s的宽度(在v方向上的尺寸)。因此，能够使放大晶体管amp的尺寸变大，并且能够抑制噪声。

在每个像素电路210中，选择晶体管sel和放大晶体管amp布置为在h方向上排列，并且复位晶体管rst布置在隔着绝缘区域212与选择晶体管sel在v方向上相邻的位置处(图88)。fd转换增益切换晶体管fdg布置为与复位晶体管rst在h方向上排列。vss接触区域218以岛状布置在绝缘区域212中。例如，第三配线层w3在h方向上延伸(图91)，并且第四配线层w4在v方向上延伸(图92)。

具有这样的第二基板200的摄像装置1也产生与上述实施方案所述的效果相同的效果。第二基板200的像素共用单元539的布置不限于上述实施方案和本变形例中所述的布置。例如，在上述实施方案和变形例1中所述的半导体层200s可以在h方向上延伸。

<5.变形例4>

图93示意性地图示了根据上述实施方案的摄像装置1的截面构成的变形例。图93对应于上面实施方案中所述的图64。在本变形例中，除接触部201、202、301和302以外，摄像装置1在面对像素阵列单元540的中央部的位置上还具有接触部203、204、303和304。根据本变形例的摄像装置1与上述实施方案中所述的摄像装置1在这方面是不同的。

接触部203和204设置为露出在第二基板200与第三基板300的接合面上。接触部303和304设置为露出在第三基板300与第二基板200的接合面上。接触部203与接触部303接触，并且接触部204与接触部304接触。也就是说，在该摄像装置1中，除接触部201、202、301和302以外，第二基板200和第三基板300还通过接触部203、204、303和304连接。

接下来，将参照图94和图95说明该摄像装置1的操作。图94通过箭头表示从外部输入到摄像装置1的输入信号的路径以及电源电位和基准电位的路径。图95通过箭头表示从摄像装置1向外部输出的像素信号的信号路径。例如，经由输入单元510a输入到摄像装置1的输入信号传输到第三基板300的行驱动单元520，并且在行驱动单元520处创建行驱动信号。行驱动信号经由接触部303和203发送到第二基板200。此外，行驱动信号经由配线层200t内的行驱动信号线542到达像素阵列单元540的每个像素共用单元539。在到达第二基板200的像素共用单元539的行驱动信号之中，用于除传输栅极tg以外的部件的驱动信号输入到像素电路210，并且驱动在像素电路210中包括的晶体管。用于传输栅极tg的驱动信号经由贯通电极tgv输入到第一基板100的传输栅极tg1、tg2、tg3和tg4，并且驱动像素541a、541b、541c和541d。而且，从摄像装置1的外部提供给第三基板300的输入单元510a(输入端511)的电源电位和基准电位经由接触部303和203发送到第二基板200，并且经由配线层200t内的配线提供给每个像素共用单元539的像素电路210。基准电位还经由贯通电极121e被提供给第一基板100的像素541a、541b、541c和541d。同时，针对每个像素共用单元539，在第一基板100的像素541a、541b、541c和541d处通过光电转换获得的像素信号发送到第二基板200的像素电路210。基于这些像素信号的像素信号经由垂直信号线543以及接触部204和304从像素电路210发送到第三基板300。这些像素信号在第三基板300的列信号处理单元550和图像信号处理单元560处经过处理，并且之后经由输出单元510b向外部输出。

具有这样的接触部203、204、303和304的摄像装置1也产生与上述实施方案中所述的效果相同的效果。接触部的位置、数量等可以根据作为经由接触部303和304的配线连接目的地的第三基板300的电路的设计等而改变。

<6.变形例5>

图96表示根据上述实施方案的摄像装置1的截面构成的变形例。图96对应于上述实施方案中所述的图67。在本变形例中，具有平面结构的传输晶体管tr设置于第一基板100。根据本变形例的摄像装置1与上述实施方案中所述的摄像装置1在这方面是不同的。

该传输晶体管tr的传输栅极tg仅由水平部分tgb构成。也就是说，传输栅极tg不具有垂直部分tga，并且设置为面对半导体层100s。

具有这样的具有平面结构的传输晶体管tr的摄像装置1也产生与上述实施方案中所述的效果相同的效果。此外，可以想到，与在第一基板100上设置垂直传输栅极tg的情况相比，在第一基板100上设置平面型传输栅极tg能够使光电二极管pd被形成得更靠近半导体层100s的表面，从而增加了饱和信号量(qs)。而且，与在第一基板100上形成垂直型传输栅极tg的方法相比，在第一基板100上形成平面型传输栅极tg的方法涉及更少的制造过程，并且可以想到不易发生由于制造过程导致的对光电二极管pd的不利影响。

<7.变形例6>

图97表示根据上述实施方案的摄像装置1的像素电路的变形例。图97对应于上述实施方案中所述的图65。在本变形例中，像素电路210设置于每个单个像素(像素541a)。也就是说，像素电路210不在多个像素之间共用。关于这一点，根据本变形例的摄像装置1与上述实施方案中所述的摄像装置1是不同的。

关于将像素541a和像素电路210设置在彼此不同基板(第一基板100和第二基板200)上的方面，根据本变形例的摄像装置1与上述实施方案中所述的摄像装置1相同。因此，根据本变形例的摄像装置1也可以产生与上述实施方案所述的效果相同的效果。

<8.变形例7>

图98表示上述实施方案所述的像素分离部117的平面构成的变形例。可以在围绕每个像素541a、541b、541c和541d的像素分离部117中设置间隙。也就是说，像素541a、541b、541c和541d的整个周边并不一定要被像素分离部117围绕。例如，像素隔离部分117中的间隙设置在焊盘部120和121附近(参见图68b)。

尽管在上述实施方案中已经说明了其中像素分离部117具有完全贯通半导体层100s的fti结构的示例(参见图67)，但是像素分离部117可以具有除fti结构以外的结构。例如，可以被布置为其中像素分离部117设置为不完全贯通半导体层100s而具有所谓的深沟槽隔离(dti：deeptrenchisolation)结构。

<9.适用例>

图99图示了具有根据上述实施方案及其变形例的摄像装置1的摄像系统7的示意性构成的示例。

例如，摄像系统7是包括诸如数码相机、摄像机等摄像装置，或诸如智能电话、平板终端等移动终端装置的电子设备。例如，摄像系统7设置有根据上述实施方案及其变形例的摄像装置1、dsp电路243、帧存储器244、显示单元245、存储单元246、操作单元247和电源单元248。在摄像系统7中，根据上述实施方案及其变形例的摄像装置1、dsp电路243、帧存储器244、显示单元245、存储单元246、操作单元247和电源单元248经由总线249彼此连接。

根据上述实施方案及其变形例的摄像装置1根据入射光输出图像数据。dsp电路243是处理从根据上述实施方案及其变形例的摄像装置1输出的信号(图像数据)的信号处理电路。帧存储器244以帧为增量单位临时保持由dsp电路243处理的图像数据。例如，显示单元245由诸如液晶面板或有机el(电致发光)面板等面板型显示装置组成，并且显示由根据上述实施方案及其变形例的摄像装置1拍摄的运动图像或静止图像。存储单元246将根据上述实施方案及其变形例的摄像装置1拍摄的运动图像或静止图像的图像数据记录在诸如半导体存储器、硬盘等记录介质中。按照用户操作，操作单元247发布关于摄像系统7具有的各种类型的功能的操作指令。电源单元248将用作根据上述实施方案及其变形例的摄像装置1、dsp电路243、帧存储器244、显示单元245、存储单元246和操作单元247的操作电源的各种类型的电源适当地提供给这些供应对象。

接下来，将说明摄像系统7的摄像过程。

图100表示摄像系统7的摄像操作的流程图的示例。用户通过操作操作单元247来指示摄像的开始(步骤s101)。然后，操作单元247将摄像指令发送到摄像装置1(步骤s102)。在接收到摄像指令后，摄像装置1(具体地，系统控制电路36)以预定的摄像格式执行摄像(步骤s103)。

摄像装置1将由摄像获得的图像数据输出到dsp电路243。这里的图像数据是基于临时保持在浮动扩散部fd中的电荷而产生的像素信号的所有像素值的数据。dsp电路243基于从摄像装置1输入的图像数据执行预定的信号处理(例如，降噪处理等)(步骤s104)。dsp电路243使帧存储器244保持经过预定的信号处理的图像数据，并且帧存储器244使存储单元246存储图像数据(步骤s105)。因此，执行摄像系统7的摄像。

在上述适用例中，根据上述实施方案及其变形例的摄像装置1适用于摄像系统7。因此，能够减小摄像装置1的尺寸或使其清晰度变高，并且因此能够提供小尺寸或高清晰度的摄像系统7。

<10.应用例>

[应用例1]

根据本公开的技术(本技术)可以适用于各种产品。例如，根据本公开的技术可以被实现为安装在诸如汽车、电动汽车、混合动力汽车、摩托车、自行车、个人移动设备、飞机、无人机、轮船和机器人等任何类型的移动体上的装置。

图101是示出作为能够适用根据本公开实施例的技术的移动体控制系统的示例的车辆控制系统的示意性构成示例的框图。

车辆控制系统12000设置有经由通信网络12001连接的多个电子控制单元。在图101所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和中央控制单元12050。此外，示出微型计算机12051、音频和图像输出单元12052和车载网络i/f(接口)12053作为中央控制单元12050的功能构成。

驱动系统控制单元12010按照各种程序来控制与车辆的驱动系统有关的设备的操作。例如，驱动系统控制单元12010用作如下设备的控制装置：诸如内燃机或牵引电机等用于产生车辆的驱动力的驱动力产生设备、用于传递驱动力的驱动力传递机构、调节车辆转向角的转向机构以及为车辆产生制动力的制动装置等。

车身系统控制单元12020按照各种程序来控制设置于车体上的各种类型的装置的操作。例如，车身系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动车窗装置以及诸如前灯、尾灯、刹车灯、转向灯、雾灯等各种类型的灯的控制装置。在这种情况下，可以将从代替钥匙的便携式设备发送的无线电波和来自各种类型的开关的信号输入到车身系统控制单元12020。车身系统控制单元12020接收这些无线电波或信号的输入，并且控制车辆的门锁装置、电动车窗装置、灯等。

车外信息检测单元12030检测其中安装有车辆控制系统12000的车辆外部的信息。例如，摄像单元12031连接到车外信息检测单元12030。车外信息检测单元12030使摄像单元12031执行对车辆外部的图像的摄像，并且接收所拍摄的图像。车外信息检测单元12030可以基于接收到的图像来执行对诸如行人、车辆、障碍物、交通标志、人行道上的字母等的对象检测处理或距离检测处理。

摄像单元12031是接收光并且依照接收到的光量输出电信号的光学传感器。摄像单元12031可以将电信号作为图像输出，并且可以作为测距信息输出。而且，摄像单元12031接收的光可以是可见光，或者可以是诸如红外线等非可见光。

车内信息检测单元12040检测车内信息。例如检测驾驶员状态的驾驶员状态检测单元12041连接到车内信息检测单元12040。例如，驾驶员状态检测单元12041包括拍摄驾驶员图像的相机。车内信息检测单元12040可以基于从驾驶员状态检测单元12041输入的检测信息来计算驾驶员的疲劳程度或专注程度，或者可以辨别驾驶员是否已经入睡。

基于由车外信息检测单元12030和车内信息检测单元12040获取的车辆内部和外部的信息，微型计算机12051可以计算驱动力产生设备、转向机构以及制动设备的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以执行旨在实现高级驾驶员辅助系统(adas：advanceddriverassistancesystem)功能的协同控制，其中adas功能包括：车辆碰撞避免或撞击减轻、基于车距的跟随行驶、巡航控制驾驶、车辆碰撞警告、车道偏离警告等。

而且，微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获取的车辆周围的信息，通过控制驱动力产生设备、转向机构、制动设备等来执行旨在实现其中车辆在没有驾驶员操作的情况下自主行驶的自动驾驶等的协同控制。

而且，微型计算机12051可以基于由车外信息检测单元12030获取的车外信息向车身系统控制单元12020输出控制指令。例如，微型计算机12051可以进行诸如依照由车外信息检测单元12030检测到的前车或对面来车的位置控制前灯以在远光灯和近光灯之间切换等的旨在实现诸如防眩光的协同控制。

音频和图像输出单元12052将音频和图像中的至少一者的输出信号发送到能够在视觉或听觉上向车辆的乘客或车辆外部通知信息的输出设备。在图101的示例中，例示出音频扬声器12061、显示单元12062和仪表板12063作为输出设备。例如，显示单元12062可以包括车载显示器和抬头显示器中的至少一者。

图102是示出摄像单元12031的安装位置的示例的图。

在图102中，车辆12100具有作为摄像单元12031的摄像单元12101、12102、12103、12104和12105。

例如，摄像单元12101、12102、12103、12104和12105设置于诸如车辆12100的前鼻、后视镜、后保险杠、后备箱门、车厢内的挡风玻璃的顶部处等。设置于前鼻的摄像单元12101和设置于车厢内的挡风玻璃的顶部的摄像单元12105主要获取车辆12100前方的图像。设置于后视镜的摄像单元12102和12103主要获取车辆12100侧面的图像。设置于后保险杠或后备箱门的摄像单元12104主要获取车辆12100后方的图像。由摄像单元12101和12105拍摄的前方图像主要用于检测前方行进车辆或行人、障碍物、交通信号、交通标志和车道等。

注意，图102示出了摄像单元12101～12104的拍摄范围的示例。拍摄范围12111指示设置在前鼻上的摄像单元12101的摄像范围，拍摄范围12112和12113指示设置于各个后视镜的摄像单元12102和12103的摄像范围，并且拍摄范围12114指示设置于后保险杠或后备箱门的摄像单元12104的摄像范围。例如，通过叠加由摄像单元12101～12104拍摄的图像数据，来获得从车辆12100上方观看的平面图像。

摄像单元12101～12104中的至少一者可以具有获取距离信息的功能。例如，摄像单元12101～12104中的至少一者可以是由多个图像传感器组成的立体相机，或者可以是具有用于相位差检测的像素的图像传感器。

例如，微型计算机12051可以基于从摄像单元12101～12101获得的距离信息，获得距拍摄范围12111～12114内的物体的距离以及该距离的时间变化(相对于车辆12100的相对速度)，从而特别地提取在车辆12100的行驶路径上的在与车辆12100的大体上相同的方向上以预定速度(例如，0km/h以上)行驶的最接近的三维物体作为前方行进车辆。此外，微型计算机12051可以预先设定要保持的距前方行进车辆的车辆间距，并且执行自动制动控制(包括跟随停止控制)和自动加速控制(包括跟随起动控制)等。因此，可以执行旨在实现其中在没有驾驶员操作的情况下执行自主行驶的自动驾驶等的协同控制。

例如，微型计算机12051可以基于从摄像单元12101～12104获得的距离信息，提取关于三维物体的三维物体数据，并且分类为两轮车辆、标准车辆、大型车辆、行人、电线杆等以及其他三维物体，以用于自动避开障碍物。例如，微型计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员在视觉上可识别的障碍物和难以在视觉上识别的障碍物。然后，微型计算机12051判断指示与每个障碍物碰撞的危险程度的碰撞风险，并且当碰撞风险等于或高于设定值并且存在碰撞可能性时，可以通过音频扬声器12061和显示单元12062向驾驶员输出警告，或者可以通过由驱动系统控制单元12010执行的强制减速或避让转向来执行避免碰撞的辅助驾驶。

摄像单元12101～12104中的至少一者可以是检测红外线的红外相机。例如，微型计算机12051可以通过确定在摄像单元12101～12104的拍摄图像中是否存在行人来识别行人。例如，这种行人识别是通过如下过程来执行的：提取由作为红外相机的摄像单元12101～12104拍摄的图像中的特征点；并且，通过对形成物体轮廓的一系列特征点进行图案匹配处理来识别是否存在行人。当微型计算机12051确定在由摄像单元12101～12104拍摄的图像中存在行人并且识别出行人时，音频和图像输出单元12052控制显示单元12062以叠加的方式显示正方形轮廓，以强调识别出的行人。而且，音频和图像输出单元12052可以控制显示单元12062在期望位置处显示表示行人的图标等。

上面已经说明了根据本公开的技术可以适用的移动体控制系统的示例。在上述构成中，根据本公开的技术能够适用于摄像单元12031。具体地，根据上述实施方案及其变形例的摄像装置1可以适用于摄像单元12031。通过将根据本公开的技术应用于摄像单元12031，能够获得具有很少噪声的高清晰度的拍摄图像，并且因此能够在移动体控制系统中执行使用拍摄图像的高精度控制。

[应用例2]

图103是示出根据本公开的技术(本技术)可以适用的内窥镜手术系统的示意性构成的示例的图。

图103示出操作者(外科医生)11131使用内窥镜手术系统11000对在病床11133上的患者11132上进行手术。如图所示，内窥镜手术系统11000由内窥镜11100、诸如气腹管11111、能量处理设备11112等其他手术器械11110、支撑内窥镜11100的支撑臂设备11120以及其上装载有用于内窥镜手术的各种类型的设备的推车11200。

内窥镜11100由管11101和连接到管11101的基端的摄像头11102构成，管11101的从远端起预定长度的区域插入到患者11132的体腔中。在附图所示的示例中，内窥镜11100被图示为具有刚性管11101的所谓的刚性内窥镜，但是内窥镜11100可以示为具有柔性管的所谓柔性内窥镜。

其中装配有物镜的开口设置于管11101的远端。光源装置11203连接到内窥镜11100，并且由该光源装置11203产生的光被延伸穿过管11101的内部的光导引导至管的远端，并且经由物镜照射患者11132的体腔内的观察对象。注意，内窥镜11100可以是前视内窥镜，或者可以是前斜内窥镜或侧视内窥镜。

光学系统和图像传感器设置在摄像头11102的内部，并且来自观察对象的反射光(观察光)通过光学系统聚集在图像传感器上。通过图像传感器执行观察光的光电转换，并且产生与观察光相对应的电信号，即，与观察图像相对应的图像信号。图像信号作为raw数据发送到相机控制单元(ccu：相机控制单元)11201。

ccu11201由cpu(中央处理单元)、gpu(图形处理单元)等构成，并且集中地控制内窥镜11100和显示装置11202的操作。此外，例如，ccu11201接收来自摄像头11102的图像信号，并且对图像信号执行诸如显影处理(去马赛克处理)等用于显示基于图像信号的图像的各种类型的图像处理。

显示装置11202在ccu11201的控制下，显示基于经过ccu11201的图像处理的图像信号的图像。

例如，光源装置11203由诸如led(发光二极管)等光源构成，并且将用于拍摄手术部位等的照明光提供给内窥镜11100。

输入装置11204是用于内窥镜手术系统11000的输入接口。用户可以通过输入装置11204向内窥镜手术系统11000执行各种类型的信息的输入和输入指令。例如，用户输入指令等，以改变内窥镜11100的摄像条件(照明光的类型、倍率或焦距等)。

处理设备控制装置11205控制能量处理设备11112的驱动，以烧灼或切开组织、密封血管等。气腹装置11206通过气腹管11111将气体供给到体腔中，以使患者11132的体腔膨胀，从而确保内窥镜11100的视野并确保操作者的工作空间。记录器11207是能够记录与手术有关的各种信息的设备。打印机11208是能够以诸如文本、图像、图表等各种类型的格式来打印与手术有关的各种类型的信息的设备。

注意，将照明光提供给内窥镜11100以拍摄手术部位的光源装置11203可以由通过例如led、激光光源或其组合构成的白光源构成。在白光源由rgb激光光源组合构成的情况下，可以高精度地控制每种颜色(每种波长)的输出强度和输出时序，并且因此可以在光源装置11203处执行对拍摄图像的白平衡的调整。而且，在这种情况下，通过用来自每个rgb激光源的激光以时分方式照亮观察对象，并且与照明时序同步地控制摄像头11102的图像传感器的驱动，能够以时分的方式拍摄与r、g和b中的每个相对应的图像。根据该方法，即使在未设置具有滤色器的图像传感器的情况下，也能够获得彩色图像。

而且，可以控制光源装置11203的驱动，使得改变每预定时间量输出的光的强度。通过与光强度变化的时序同步地控制摄像头11102的图像传感器的驱动从而以时分的方式获取图像并且合成这些图像，能够产生没有所谓的暗影(clippedblacks)和白点(clippedwhites)的高动态范围图像。

而且，光源装置11203可以构造为能够提供对应于特殊光观察的预定波长带的光。在特殊光观察中，通过用比执行普通观察时的照明光(即，白光)更窄的带域的光进行照明，进行所谓的窄带观察(窄带成像)，其中，利用人体组织对光吸收的波长依赖性以对诸如粘膜表层的血管等特定组织进行高对比度的拍摄。可替代地，在特殊光观察中，可以执行其中从通过发射激发光产生的荧光而获得图像的荧光观察。在荧光观察中，可以将激发光发射到人体组织并观察来自人体组织的荧光(自发荧光观察)，并且将诸如吲哚菁绿(icg)等试剂注入人体组织并将与该试剂的荧光波长相对应的激发光发射到人体组织上以产生荧光图像等。光源装置11203可以构造为能够提供对应于这种特殊光观察的窄带光和/或激发光。

图104是示出图103所示的摄像头11102和ccu11201的功能构成的示例的框图。

摄像头11102具有透镜单元11401、摄像单元11402、驱动单元11403、通信单元11404和摄像头控制单元11405。ccu11201具有通信单元11411、图像处理单元11412和控制单元11413。摄像头11102和ccu11201通过传输电缆11400连接，以便能够彼此通信。

透镜单元11401是设置在与管11101的连接部分处的光学系统。从管11101的远端进入管11101的观察光被引导到摄像头11102，并且进入透镜单元11401。透镜单元11401由包括变焦透镜和聚焦透镜的多个透镜的组合构成。

摄像单元11402由图像传感器构成。构成摄像单元11402的图像传感器可以是一个(所谓的单传感器型)，或者可以是多个(所谓的多传感器型)。在摄像单元11402构造为多传感器型的情况下，可以通过生成与每个图像传感器对应的r、g和b中的各者的图像信号以及将它们合成来获得彩色图像。可替代地，摄像单元11402可以构造为具有用于获得对应于3d(三维)显示的用于右眼的图像信号和用于左眼的图像信号的一对图像传感器。执行3d显示能够使操作者11131更准确地掌握手术部位处的人体组织的深度。注意，在其中摄像单元11402被构造为多传感器型的情况下，也可以依照图像传感器来设置透镜单元11401的多个系统。

而且，摄像单元11402并非必须设置于摄像头11102。例如，摄像单元11402可以设置在管11101内部且位于物镜的正后方。

驱动单元11403由致动器构成，并且在来自摄像头控制单元11405的控制下，使透镜单元11401的变焦透镜和聚焦透镜沿着光轴移动预定距离。因此，可以适当地调整从摄像单元11402拍摄的图像的倍率和焦点。

通信单元11404由用于向ccu11201发送以及从ccu11201接收各种类型的信息的通信设备构成。通信单元11404将从摄像单元11402获得的图像信号作为raw数据11400经由传输电缆11400发送到ccu11201。

通信单元11404还从ccu11201接收用于控制摄像头11102的驱动的控制信号，并且将控制信号提供给摄像头控制单元11405。例如，这些控制信号包括诸如作为用于规定拍摄图像的帧率的信息、用于规定拍摄图像时的曝光值的信息和/或用于规定拍摄图像的倍率和焦点的信息等与摄像条件有关的信息。

注意，可以由用户适当地规定诸如上述帧率、曝光值、倍率、焦点等摄像条件，或者可以由ccu11201的控制单元11413基于所获取的图像自动设定。在后一种情况下，在内窥镜11100中实现所谓的ae(自动曝光)功能、af(自动聚焦)功能和awb(自动白平衡)功能。

摄像头控制单元11405基于经由通信单元11404接收的来自ccu11201的控制信号来控制摄像头11102的驱动。

通信单元11411由用于向摄像头11102发送以及从摄像头11102接收各种类型的信息的通信设备构成。通信单元11411经由传输电缆11400接收从摄像头11102发送的图像信号。

通信单元11411还向摄像头11102发送控制信号，以控制摄像头11102的驱动。图像信号和控制信号可以通过电通信、光通信等来发送。

图像处理单元11412对作为从摄像头11102发送的raw数据的图像信号进行各种类型的图像处理。

控制单元11413进行与内窥镜11100执行的手术部位等的摄像以及与通过手术部位的摄像获得的拍摄图像的显示有关的各种控制。例如，控制单元11413生成用于控制摄像头11102的驱动的控制信号。

而且，控制单元11413基于经过图像处理单元11412的图像处理的图像信号，在显示装置11202上显示包括手术部位等的拍摄图像。此时，控制单元11413可以使用各种类型的图像识别技术识别出拍摄图像中的各种类型的物体。例如，控制单元11413可以通过检测拍摄图像中的物体的边缘形状、颜色等来识别诸如镊子等手术器械、特定的身体部位、出血、使用能量处理设备11112时的薄雾等。当在显示装置11202上显示拍摄的图像时，控制单元11413可以使用识别结果来显示叠加在手术部位的图像上的各种类型的手术支持信息。通过将手术支持信息叠加显示并呈现给操作者11131，可以减轻操作者11131的负担，并且操作者11131能够可靠地进行手术。

连接摄像头11102和ccu11201的传输电缆11400是通过电信号进行通信的电信号电缆、进行光通信的光纤或它们的组合线缆。

现在，尽管在附图中所示的示例中使用传输电缆11400执行有线通信，但是摄像头11102与ccu11201之间的通信也可以无线地执行。

上面已经说明了根据本公开的技术能够适用的内窥镜手术系统的示例。上述构成中的根据本公开的技术能够适当地适用于设置于内窥镜11100的摄像头11102的摄像单元11402。通过将根据本公开的技术用于摄像单元11402，能够减小摄像单元11402的尺寸或使清晰度变高，并且因此能够提供小尺寸或高清晰度的内窥镜11100。

(适用例)

如图105所示，根据本技术的半导体装置构造为内置于放大晶体管150中，与光电二极管110(光电转换器件)结合的像素电路(cmos图像传感器)包括该放大晶体管150。可以适用具有半导体装置和像素电路210的固体摄像元件。固体摄像元件可以是所谓的背照式固体摄像元件，或者可以是前照式固体摄像元件。

像素电路210设置有传输晶体管tr、浮动扩散部130、复位晶体管140、放大晶体管150、选择晶体管160和垂直信号线170。

传输晶体管tr布置在光电二极管110与浮动扩散部130之间。传输晶体管tr的源极电极连接到对入射光进行光电转换的光电二极管110的另一端(阴极电极)，并且依照光电转换的光量产生和存储电荷。光电二极管110的一端(阳极电极)接地。传输晶体管tr的漏极电极连接到复位晶体管140的漏极电极和放大晶体管150的栅极电极。按照从省略了图示的时序控制单元提供至栅极电极的驱动信号，传输晶体管tr导通或截止从光电二极管110到浮动扩散部130的电荷传输。注意，在传输晶体管tr停止将信号电荷传输到浮动扩散部130的同时，光电二极管110已经进行了光电转换而产生的电荷被存储在光电二极管110中。

浮动扩散部130形成在传输晶体管tr的漏极电极、复位晶体管140的源极电极和放大晶体管150的栅极电极连接的点(连接点)。

而且，浮动扩散部130存储经由传输晶体管tr从光电二极管110向其传输的电荷并且将所述电荷转换为电压。也就是说，存储在光电二极管110中的信号电荷传输到浮动扩散部130。

复位晶体管140的源极电极连接到浮动扩散部130，并且漏极电极连接到复位侧像素电源180。

而且，按照从时序控制单元提供给栅极电极的驱动信号，复位晶体管140使存储在浮动扩散部130中的电荷的排出导通和截止。

例如，当将高电平驱动信号提供给栅极电极时，在信号电荷从光电二极管110传输到浮动扩散部130之前，复位晶体管140将电荷分流到像素电源。这排出(复位)存储在浮动扩散部130中的电荷。排出的电荷量是与漏极电压相对应的量。漏极电压是浮动扩散部130复位时的复位电压。

相反，当将低电平驱动信号提供给栅极电极时，复位晶体管140将浮动扩散部130置于电浮动状态。

放大晶体管150的栅极电极连接到浮动扩散部130，并且源极电极连接到放大侧像素电源190。控制电压从省略了图示的电路输入到放大晶体管150的源极电极。放大晶体管150的漏极电极连接到选择晶体管160的源极电极。

而且，放大晶体管150读出由复位晶体管140复位的浮动扩散部130的电位作为复位电平。放大晶体管150进一步放大与已经由传输晶体管tr传输有信号电荷的浮动扩散部130中的信号电荷相对应的电压。也就是说，放大晶体管150读出传输到浮动扩散部130的信号电荷作为电信号，并且进行放大。

由放大晶体管150放大的电压(电压信号)经由选择晶体管160输出到垂直信号线170。

例如，选择晶体管160的漏极电极连接到垂直信号线170的一端，并且源极电极连接到放大晶体管150的漏极电极。

而且，选择晶体管160按照从时序控制单元提供给栅极电极的驱动信号sel，导通或截止来自放大晶体管150的电压信号向垂直信号线170的输出。

垂直信号线170(垂直信号线)是输出在放大晶体管150处放大的电信号的配线。选择晶体管160的漏极电极连接到垂直信号线170的一端。省略了图示的a/d转换器连接到垂直信号线170的另一端。

如图106所示，固体摄像元件scc设置有如下构造：其中，层叠有第一器件层215、第一配线层220、第二器件层230和第二配线层240。

第一器件层215形成包括光电二极管110、传输晶体管tr、复位晶体管140和浮动扩散部130的光电转换基板。

第一配线层220层叠在第一器件层215的一个面(图106中的上表面)上，并且形成在第一器件层215和第二器件层230之间进行绝缘的层间绝缘层。而且，连接光电二极管110和放大晶体管150的层间配线250的一部分形成在第一配线层220中。

第二器件层230层叠在第一配线层220的一个面(图106中的上表面)上，并且包括内置有半导体装置sd的放大晶体管150。而且，连接光电二极管110和放大晶体管150的层间配线250的一部分形成在第一配线层220中。

第二配线层240层叠在第二器件层230的一个面(图106中的上表面)上，并且在其中形成连接光电二极管110和放大晶体管150的层间配线250的一部分。

注意，无结fet和平面型fet的任一者可用于复位晶体管140和选择晶体管160。

第一配线层220、第二器件层230和第二配线层240分别被形成为使得它们在层叠方向上的厚度为例如0.5[μm]。

因此，由第二器件层230和第二配线层240形成的上层硅的正面形成在距由第一器件层215和第一配线层220形成的下层硅基板的正面大约1[μm]的高度处。

而且，例如，低浓度n型区域ln、第二高浓度n型区域3、栅极电极4和面向区域2a分别被形成为使得从层叠方向观察时的宽度为0.2[μm]。

此外，例如，第二高浓度n型区域3形成为在层叠方向上的厚度为0.1[μm]。而且，例如，低浓度n型区域ln和底部区域2b分别形成为在层叠方向上的厚度为0.2[μm]。

也就是说，具有垂直gaa结构的半导体装置sd被形成为使得各部件的尺寸为大约0.1[μm]～0.3[μm]，在gaa结构中，低浓度n型区域ln与第一高浓度n型区域2和第二高浓度n型区域3层叠并且插入在两者之间。

特别地，在从源极电极到漏极电极的垂直方向(层叠方向)上延伸的低浓度n型区域ln(沟道)与栅极电极4之间的间隔形成为大约0.05[μm]。

依照光电二极管110的尺寸将半导体装置sd的尺寸设定为小于光电二极管110，并且此外，依照特性和操作的容易性来确定具体的尺寸。

注意，根据本技术的半导体装置不限于内置在放大晶体管150中的构成，并且例如可以是内置于除光电二极管110以外的其他部件的构成。

(其他实施方案)

尽管上面已经说明了根据本技术的实施方案，但是组成本公开的一部分的论述和附图不应理解为限制本技术。根据本公开，本领域技术人员将清楚各种替代实施方案、示例和操作技术。

除此之外，更不用说，本技术包括诸如其中可选择地应用了上述实施方案中所述的构成等构成的在本文中未说明的各种实施方案等。因此，本技术的技术范围仅由合理地根据上述说明的权利要求书中规定的本发明的各事项来确定。

而且，根据本公开的半导体装置不是必须设置有上述实施方案等所述的所有构成部件，并且相反地，也可以设置有其他构成部件。

注意，本说明书中所述的效果仅是示例性的，而非限制性的，并且还可以存在其他效果。

注意，本技术可以假定为以下构成。

(1)一种半导体装置，包括：

低浓度n型区域；

第一高浓度n型区域和第二高浓度n型区域，所述第一高浓度n型区域和所述第二高浓度n型区域隔着插入在它们中间的所述低浓度n型区域层叠，并且所述第一高浓度n型区域和所述第二高浓度n型区域具有比所述低浓度n型区域更高的杂质浓度；

栅极电极，当从层叠方向观察时所述栅极电极围绕所述低浓度n型区域，所述层叠方向是所述低浓度n型区域、所述第一高浓度n型区域和所述第二高浓度n型区域层叠的方向；

第一绝缘膜，其布置在所述栅极电极与所述低浓度n型区域之间；和

第二绝缘膜，其布置在所述栅极电极与所述第一高浓度n型区域之间，其中，

所述第一高浓度n型区域连接至源极电极和漏极电极中的一者；并且

所述第二高浓度n型区域连接至所述源极电极和所述漏极电极中的另一者。

(2)

一种半导体装置，包括：

低浓度n型区域；

第一高浓度n型区域和第二高浓度n型区域，所述第一高浓度n型区域和所述第二高浓度n型区域隔着插入在它们中间的所述低浓度n型区域层叠，并且所述第一高浓度n型区域和所述第二高浓度n型区域具有比所述低浓度n型区域更高的杂质浓度；

栅极电极，当从层叠方向观察时所述栅极电极具有面对所述低浓度n型区域的部分和不面对所述低浓度n型区域的部分，所述层叠方向是所述低浓度n型区域、所述第一高浓度n型区域和所述第二高浓度n型区域层叠的方向；

第一绝缘膜，其布置在所述栅极电极与所述低浓度n型区域之间；和

第二绝缘膜，其布置在所述栅极电极与所述第一高浓度n型区域之间，其中，

所述第一高浓度n型区域连接至源极电极和漏极电极中的一者；并且

所述第二高浓度n型区域连接至所述源极电极和所述漏极电极中的另一者。

(3)

根据上面(1)或(2)所述的半导体装置，其中，

所述第一高浓度n型区域被形成为包括面向区域，所述面向区域是隔着设置在所述面向区域与所述低浓度n型区域之间的所述栅极电极面对着所述低浓度n型区域的区域；

所述半导体装置包括布置在所述面向区域与所述栅极电极之间的第三绝缘膜；并且

所述第二绝缘膜的厚度和所述第三绝缘膜的厚度比所述第一绝缘膜的厚度更厚。

(4)

根据上面(1)或(2)所述的半导体装置，其中，

所述第一高浓度n型区域被形成为包括面向区域，所述面向区域是隔着设置在所述面向区域与所述低浓度n型区域之间的所述栅极电极面对着所述低浓度n型区域的区域；

所述半导体装置包括布置在所述面向区域与所述栅极电极之间的第三绝缘膜；并且

所述第三绝缘膜的厚度比所述第一绝缘膜的厚度和所述第二绝缘膜的厚度更厚。

(5)

根据上面(3)或(4)所述的半导体装置，其中，

使用氧化硅、氮化硅和氧化铪中的至少一种作为所述第三绝缘膜的材料。

(6)

根据上面(1)至(5)中的任一者所述的半导体装置，其中，

使用氧化硅、氮化硅和氧化铪中的至少一种作为所述第一绝缘膜和所述第二绝缘膜的材料。

(7)

根据上面(1)至(6)中的任一者所述的半导体装置，其中，

使用多晶硅、氮化钛、铜、铝和钨中的至少一种作为所述栅极电极的材料。

(8)

根据上面(1)至(7)中的任一者所述的半导体装置，包括：

多个所述第二高浓度n型区域和多个所述低浓度n型区域，其中，

多个所述第二高浓度n型区域和多个所述低浓度n型区域层叠在一个所述第一高浓度n型区域中。

(9)

根据上面(1)至(8)中的任一者所述的半导体装置，其中，

当从所述层叠方向观察时，所述低浓度n型区域的形状为正方形，并且

当从所述层叠方向观察时，所述栅极电极的形状为正方形。

(10)

根据上面(1)至(9)中的任一者所述的半导体装置，其中，

当从所述层叠方向观察时，所述低浓度n型区域的形状为圆形；并且

当从所述层叠方向观察时，所述栅极电极的形状为圆形。

(11)

根据上面(1)至(10)中的任一者所述的半导体装置，其中，

当从正交于所述层叠方向的方向观察时，所述第一高浓度n型区域的与所述源极电极或所述漏极电极连接的面和所述第二高浓度n型区域的与所述源极电极或所述漏极电极连接的面处于相同的高度。

(12)

根据上面(1)至(10)中的任一者所述的半导体装置，其中，

当从正交于所述层叠方向的方向观察时，所述第一高浓度n型区域的与所述源极电极或所述漏极电极连接的面和所述第二高浓度n型区域的与所述源极电极或所述漏极电极连接的面处于不同的高度。

(13)

根据上面(1)至(12)中的任一者所述的半导体装置，其中，

所述低浓度n型区域具有不面对所述栅极电极的部分。

(14)

根据上面(1)至(13)中任一项所述的半导体装置，其中，

所述低浓度n型区域的杂质浓度为10kev/1e¹⁸(cm^-2)以下；并且

所述第一高浓度n型区域和所述第二高浓度n型区域的杂质浓度为10kev/1e¹⁹(cm^-2)以上。

(15)

一种固体摄像元件，包括：

像素电路，其设置有放大晶体管，其中，

根据上面(1)至(14)中的任一项所述的半导体装置内置在所述放大晶体管中。

(16)

一种固体摄像元件，包括：

像素电路，其设置有放大晶体管，其中，

根据上面(2)所述的半导体装置内置在所述放大晶体管中。

(17)

一种固体摄像元件，包括：

第一半导体层，其是其中布置有像素电路的半导体层，所述像素电路设置有光电二极管以及连接至所述光电二极管的传输晶体管和浮动扩散部；

层间绝缘层，其层叠在所述第一半导体层上；和

第二半导体层，其是布置有放大晶体管的半导体层并且层叠在所述层间绝缘层上，所述放大晶体管包括半导体装置，其中

完全贯通所述层间绝缘层和所述第二半导体层的传输侧层间配线连接至所述传输晶体管；

所述半导体装置具有：

低浓度n型区域，

第一高浓度n型区域和第二高浓度n型区域，所述第一高浓度n型区域和所述第二高浓度n型区域隔着插入在它们中间的所述低浓度n型区域在与所述第一半导体层和所述第二半导体层层叠的方向正交的方向上层叠，并且所述第一高浓度n型区域和所述第二高浓度n型区域具有比所述低浓度n型区域更高的杂质浓度，

栅极电极，其面对所述低浓度n型区域的至少一部分，

屏蔽电极，其面对所述低浓度n型区域的与面对所述栅极电极的部分不同的至少一部分，

第一绝缘膜，其布置在所述栅极电极与所述低浓度n型区域之间，和

第二绝缘膜，其布置在所述栅极电极与所述第一高浓度n型区域之间；

所述第一高浓度n型区域连接至源极电极和漏极电极中的一者；

所述第二高浓度n型区域连接至所述源极电极和所述漏极电极中的另一者；

所述栅极电极通过完全贯通所述层间绝缘层和所述第二半导体层的栅极侧层间配线连接到所述浮动扩散部，并且电连接至所述第一半导体层；并且

所述屏蔽电极电连接至与所述第一半导体层和所述第二半导体层不同的部分。

(18)

根据上面(17)所述的固体摄像元件，其中，

当从作为所述低浓度n型区域、所述第一高浓度n型区域和所述第二高浓度n型区域层叠的方向的层叠方向观察时，所述低浓度n型区域为具有与所述层叠方向平行的两边和与所述层叠方向正交的两边的正方形；并且

当从所述层叠方向观察时，所述栅极电极和所述屏蔽电极面对所述低浓度n型区域的三条边或四条边。

(19)

根据上面(18)所述的固体摄像元件，其中，

当从所述层叠方向观察时，所述栅极电极面对所述平行的两边中的更远离所述第一半导体层的一边，并且面对所述正交的两边中的更靠近所述栅极侧层间配线的一边，并且，

当从所述层叠方向观察时，所述屏蔽电极面对所述平行的两边中的更靠近所述第一半导体层的一边，并且面对所述正交的两边中的更靠近所述传输侧层间配线的一边。

(20)

根据上面(19)所述的固体摄像元件，其中，

当从所述层叠方向观察时，所述栅极电极面对所述平行的两边和所述正交的两边中的更靠近所述栅极侧层间配线的一边；并且，

当从所述层叠方向观察时，所述屏蔽电极面对所述正交的两边中的更靠近所述传输侧层间配线的一边。

(21)

根据上面(19)所述的固体摄像元件，其中，

当从所述层叠方向观察时，所述栅极电极面对所述平行的两边中的更靠近所述第一半导体层的一边，并且面对所述正交的两边中的更靠近所述栅极侧层间配线的一边，并且，

当从所述层叠方向观察时，所述屏蔽电极面对所述正交的两边中的更靠近所述传输侧层间配线的一边。

(22)

根据上面(19)所述的固体摄像元件，其中，

当从所述层叠方向观察时，所述栅极电极面对所述正交的两边中的更靠近所述栅极侧层间配线的一边；并且，

当从所述层叠方向观察时，所述屏蔽电极面对所述平行的两边中的更靠近所述第一半导体层的一边，并且面对所述正交的两边中的更靠近所述传输侧层间配线的一边。

(23)

根据上面(19)所述的固体摄像元件，其中，

当从所述层叠方向观察时，所述栅极电极面对所述平行的两边；

当从所述层叠方向观察时，所述屏蔽电极面对所述正交的两边；

所述固体摄像元件包括布置在所述屏蔽电极与所述低浓度n型区域之间的第五绝缘膜；并且

所述第五绝缘膜的厚度比所述第一绝缘膜的厚度更厚。

(24)

根据上面(23)所述的固体摄像元件，其中，

所述栅极电极和所述屏蔽电极被一体化；并且

当从所述层叠方向观察时，一体化的所述栅极电极和所述屏蔽电极围绕所述低浓度n型区域。

(25)

根据上面(17)至(24)中任一项所述的固体摄像元件，其中，

所述栅极电极具有低浓度区域面对部和高浓度区域面对部，所述低浓度区域面对部是面对所述低浓度n型区域的部分，所述高浓度区域面对部是面对所述第一高浓度n型区域和所述第二高浓度n型区域中的至少一者的部分；并且

所述高浓度区域面对部与所述第一高浓度n型区域和所述第二高浓度n型区域中的至少一者的面对距离比所述低浓度区域面对部与所述低浓度n型区域的面对距离更长。

(26)

根据上面(17)至(25)中任一项所述的固体摄像元件，其中，

在所述第一半导体层中布置有四个所述像素电路；并且

所述固体摄像元件包括：

n型多晶硅焊盘，其连接分别设置于所述四个像素电路的四个所述浮动扩散部；和

共用触点，其连接所述n型多晶硅焊盘和所述放大晶体管。

[附图标记列表]

1摄像装置

2第一高浓度n型区域

2a面向区域

2b底部区域

3(3a～3d)第二高浓度n型区域

4栅极电极

4a栅极侧电极材料

4l低浓度区域面对部

4h高浓度区域面对部

5a第一绝缘膜

5b第二绝缘膜

5c第三绝缘膜

5d第四绝缘膜

5e第五绝缘膜

10硅基板

12硬掩膜

14a第一抗蚀剂掩模

14b第二抗蚀剂掩模

14c第三抗蚀剂掩模

14d第四抗蚀剂掩模

16氧化膜

16a第一氧化膜

16b第二氧化膜

16c第三氧化膜

16d第四氧化膜

18多晶硅

110光电二极管

130浮动扩散部

140复位晶体管

150放大晶体管

160选择晶体管

170垂直信号线

180复位侧像素电源

190放大器侧像素电源

210像素电路

215第一器件层

220第一配线层

230第二器件层

240第二配线层

250层间配线

260第一半导体层

260a第一半导体基板

270层间绝缘层

270a第一层间绝缘膜

270b第二层间绝缘膜

270c第三层间绝缘膜

280第二半导体层

280a第二层材料绝缘膜

280b第三层材料绝缘膜

290an型多晶硅焊盘

290b共用触点

310传输侧层间配线

320屏蔽电极

320a屏蔽电极材料层

320b屏蔽侧电极材料

330栅极侧层间配线

340屏蔽侧配线

400沟道半导体基板

410第五基底绝缘膜

411第五侧绝缘膜

420分隔层

500a栅极侧倾斜部

500b第一高浓度侧倾斜部

500c第二高浓度侧倾斜部

500d保护膜

ln(lna～lnd)低浓度n型区域

dl耗尽层

tp界面陷阱

t1第一绝缘膜5a的膜厚度

t2第二绝缘膜5b的膜厚度

t3第三绝缘膜5c的膜厚度

cpa第一寄生电容

cpb第二寄生电容

scc固体摄像元件

tr传输晶体管

sd半导体装置

sp传感器像素

rc读出电路

fdgfd传输晶体管。