一种流水式模数转换器中运算放大器的版图结构的制作方法

本发明属于芯片设计领域，具体涉及一种流水式模数转换器中运算放大器的版图结构。

背景技术：

模数转换器(adc)是将模拟信号转换为数字信号的电路。在测试测量仪表、高速数据采集、移动通讯、光通讯以及宽带雷达等领域，模数转换器扮演着重要的角色，运算放大器作为模拟集成电路中最重要的基础电路单元之一，它的性能成为模拟集成电路性能的重要影响因素。随着当今工艺技术的飞速发展，晶体管越来越小，速度越来越快，在实现低成本、高性能和多功能应用的同时也伴随着一系列的问题，因为工艺尺寸小，芯片上的晶体管越来越密集，走线间距也越来越小，从而引发的漏电和寄生太大等一系列问题也越来越难以克服，通过优化电路结构改善性能的同时，版图布局布线亦成为决定芯片性能优良的关键。

技术实现要素：

本发明的目的在于针对现有先进技术小工艺制程下由于版图中信号节点寄生影响以及小工艺布局引起的失配问题，提供一种流水式模数转换器中运算放大器的版图结构，能够减小信号线以及周边走线引起的寄生电容，采用集中布局以减小布局松散引起的工艺失配，保证每个mos管的工艺环境一致，该版图结构十分适于在高速高精度adc芯片中应用。

为了实现上述目的，本发明有如下的技术方案：

一种流水式模数转换器中运算放大器的版图结构，包括镜像对称的两部分模块单元，每部分模块单元包括主运算放大器、辅助运算放大器和偏置模块，所述的辅助运算放大器用于提升主运算放大器的增益，偏置模块用于给主运算放大器和辅助运算放大器提供偏置电流；运算放大器中所有mos管的并联均采用finger值，主运算放大器的mos管布局均采用单排，主运算放大器上下mos管的源漏端在同一条线上，运算放大器中所有mos管的并联数量为偶数个，辅助运算放大器、偏置模块与主运算放大器中mos管的w值一致；所述的主运算放大器、辅助运算放大器和偏置模块中添加dummy管填满版图中的空白处以保证电流不丢失；运算放大器中的顶层和次顶层当中较厚的金属用于走电源地、时钟、总线、重要信号互连线，增强运算放大器顶层的过流能力，减小压降损失，增加与其他层的距离。

作为优选，在本发明一种流水式模数转换器中运算放大器的版图结构的实施例中，所述的两部分模块单元走线均放置于模块单元内部，两部分的差分信号完全一致。

作为优选，在本发明一种流水式模数转换器中运算放大器的版图结构的实施例中，所述主运算放大器的mos管有5个，调整w、l值使主运算放大器的5个mos管等宽。

作为优选，在本发明一种流水式模数转换器中运算放大器的版图结构的实施例中，所述辅助运算放大器、偏置模块与主运算放大器中mos管源、漏端共用，电流源中电源与地共享。

作为优选，在本发明一种流水式模数转换器中运算放大器的版图结构的实施例中，基于40nm工艺版图添加dummy管，工艺最小尺寸mos管摆放5排dummy管，使边缘mos管的阈值电压趋于稳定，当mos管的沟道长度大于工艺最小尺寸要求时适应性放宽。

作为优选，在本发明一种流水式模数转换器中运算放大器的版图结构的实施例中，当运算放大器主mos管及其上下两个mos管由于源端没有与电源地连接时，使dummy管与主mos管共用的同时将最靠近主mos管的mos管源端与主mos管的源端相接，栅端、漏端及衬底与电源地短接，保持主mos管环境一致，将工作mos管与关闭的dummy管共用一端。

作为优选，在本发明一种流水式模数转换器中运算放大器的版图结构的实施例中，当mos管的源端接电源地，但由于是单数管无法与两边mos管共享源、漏端时，使dummy管与该mos管共用的同时将最靠近该mos管的mos管源端与该mos管的源端相接，栅端、漏端及衬底与电源地短接，保持该mos管环境一致，将工作mos管与关闭的dummy管共用一端。

相较于现有技术，本发明具有如下的有益效果：为了保证运算放大器中差分信号的完全匹配，采用镜像对称的两部分模块单元，优先做好每部分模块单元的主运算放大器、辅助运算放大器和偏置模块，能够保证差分信号两边的完全一致性，后期调整亦可避免重复工作，相比于传统的共质心匹配布局，这种布局的连线更加简单，寄生较小。运算放大器中所有mos管的并联采用finger值，能够减小因使用m值时所造成的双倍源漏平行线，同时缩短信号通道，最终达到减小寄生电容的效果。运算放大器模块中所有mos管的并联均采用finger值，也可以减小模块的版图面积，从而达到减小成本的作用。主运算放大器的mos管布局均采用单排，整体宽度尽量做成等宽，可以使信号流向更均匀。运算放大器中所有mos管的并联数量为偶数个，辅助运算放大器、偏置模块与主运算放大器中mos管的w值一致，能够实现主运放、辅助运放及偏置模块mos管源、漏端的共用，特别是电流源中电源及地的共享，保证电流的不丢失。为了保证每个mos管的一致性，保护器件防止过度刻蚀，在主运算放大器、辅助运算放大器和偏置模块添加足够多的dummy管，如果辅助运算放大器和偏置模块无法按照主运算放大器做等宽时，布局仍然按照电流顺序摆放，会存在有些mos管宽度较大或较小的情况，当布局出现空白间隙时根据实际情况将空白处填满dummy管以保证电流不丢失。本发明运算放大器中的顶层和次顶层当中，较厚的金属用于走电源地、时钟、总线、重要信号互连线，这样能够增强运算放大器顶层的过流能力，减小压降损失，增加与其他层的距离。相对于其他运算放大器，本发明版图结构的布局简单，且模块足够紧凑，能够尽量减小小工艺带来的失配效应以及布局布线引起的寄生电容，比较容易在高速高精度adc芯片中采用，在性能保证的同时还能够减少芯片的面积进而减少流片成本，布局整体美观整洁。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1本发明整体电路设计原理图；

图2本发明版图设计主体结构框图；

图3本发明电源、地、信号等布局示意图，其中，电源、地横向布局用m10完成，信号线纵向布局用m9完成；

图4本发明版图在cadence中实际完成效果示意图；

图5现有技术运算放大器中所有mos管的并联采用m值的示意图；

图6本发明运算放大器中所有mos管的并联采用finger值的示意图；

图7人工调整mos管源漏孔到多晶的间距使上下mos管源漏在同一条线的示意图；

图8本发明dummy管的放置示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。

基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提还可以进行若干简单的修改和润饰，所获得的所有其他实施例，也都属于本发明保护的范围。

在本发明中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施方案中。在说明书中的各个位置展示该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，在本发明所描述的实施例可以与其它的实施例相结合。

本发明版图结构的实施例中，为了保证运算放大器模块差分信号的匹配，一般将这个模块布局成aa型，先做好一半acell(mos管及信号线对称布局一并放入acell中)来镜像，走线均放置在内部，可以保证差分模块两边的完全一致性，如图2所示，后期调整亦可避免重复工作，相比于传统的共质心匹配布局，这种布局的连线更加简单，寄生较小。

acell模块中包括主运算放大器、辅助运算放大器和偏置模块三部分，其中辅助运算放大器的作用是提高主运放的增益，偏置模块的作用是给主运放与辅助运放提供偏置电流。

参见图1，主运算放大器：通路上的五个mos管按原理图中的规划在版图中每个mos管都做单排做成五排(版图中mos管与原理图中上下布局顺序一致)，保证电流通路流畅的同时亦可保证版图中信号走线尽量短。主运算放大器电流较大，根据金属过流能力要求，单一一层底层金属在当前版图面积下是难以满足电流要求的，因此需要进行金属层次的叠加。

辅助运算放大器与主运算放大器布局一致，按照原理图中的规划进行即可，mos管采用与主运算放大器尽量一致的w值，以保证辅助运算放大器与主运算放大器电流源mos管的电源、地及信号的共用，中间的两个mos管按照电流走向顺序摆放，避免电流丢失。

偏置模块：紧邻辅助运算放大器，以保证偏置电路与辅助运算放大器电路中电流源mos管的电源、地及信号的共用，中间mos管按照电流走向顺序摆放，避免电流丢失。

对比图5和图6，本发明版图结构中mos管的并联均采用finger值，相较于现有的布置结构，可以减小因使用m值时所造成的双倍源漏平行线，同时缩短信号通道，最终达到减小寄生电容的效果，也可以减小模块的版图面积，从而达到减小成本的作用。

主运算放大器信号流的5个mos管布局时均采用单排，5个mos管整体宽度大概做成等宽(配合调整五管的w、l值)，可以使信号流向更均匀。由于主运算放大器要做到等宽，仅调整单个mos管的l值有时是不能满足要求的，这时需要进行人工调整mos管源漏孔到多晶的间距，来配合上下mos管的宽度，保持上下mos管源漏在同一条线上，如图7所示。

本发明主运算放大器由于种种因素mos管的l很难调整到一致，尤其是先进小工艺制程pmos、nmos管的一些参数(如单个pmos管w要求小于等于1.5um)会存在限值，需要人工调整mos管源漏端孔到多晶的间距，来配合上下mos管整体的宽度，尽量保证运算放大器信号流中上下mos管源漏在同一条线上，在进行此操作之前要跟设计师沟通，这样带来的影响能否接受。将mos管数量调整成偶数个且辅助运算放大器与主运算放大器中mos管的w值做成一致，可以实现主运算放大器、辅助运算放大器和偏置模块mos管源、漏的共用。

在主运放、辅助运放、偏置模块添加足够的dummy管(特别是辅助运算放大器和偏置模块两个模块如果没有严格按照主运算放大器做等宽，会存在个别mos管宽度较大，个别mos管宽度较小，会有空白间隙，根据实际情况将空白处填满dummy以保证电流不丢失)。

版图基于40nm工艺下，多次验证得到工艺最小尺寸mos管放5排dummy之后，边缘mos管阈值电压基本趋于稳定，当mos管的沟道长度大于工艺最小尺寸时要求可适当放宽。

当出现运放主管部分输入管及上下两个mos管由于源端没有与电源地连接这种类似情况时，dummy管与主管共用的同时将最靠近主管的那个mos管源端与主管源端相接，栅端、漏端及衬底与电源地短接，尽量保持主管环境一致(如图8所示的放置方式，将工作管与关闭的dummy共用一端)。当出现个别mos管源端虽然接电源地，由于是单数无法与两边mos管共享源、漏端时，也可以采用前述与主mos管相同的方法给单数mos管添加dummy管。

运算放大器中的顶层、次顶层等比较厚的金属用来走电源地、时钟、总线、重要信号互连线等，顶层具有过流能力强，寄生小，与其他层次离的比较远等诸多优势。

本发明运算放大器的版图结构中信号线对寄生极其敏感，直接影响电路的速度，重点考虑减小信号线节点的寄生电容是版图布局的第一要务，由于集成电路版图是由很多层次叠加组成的，比如poly层，nwell层，metal1层，metal2层等等。当布线的时候，metal2层可能会从metal1层上通过，这时metal1和metal2就会形成一个寄生电容。同层或不同层金属之间以及它们与衬底之间会产生寄生电容，寄生电容无处不在，如果电路设计对电容不敏感，可以直接忽略，但当芯片速度很快或者频率很高时，这些寄生电容就需要特别注意，可能会毁掉整个芯片，本发明中要使运算放大器工作在高速高精度芯片中，金属层次达到10层，布局布线所造成的寄生电容如果不加以处理会使整个芯片毁掉。

同时为了保证芯片的可制造性，防止芯片在制造过程中由于曝光过度或不足而导致的刻蚀失败，减小寄生电容的同时，还需要考虑小工艺制程所造成的失配效应，当运算放大器中mos管并排摆放时，在阵列边缘的mos管会受到刻蚀速率变化的影响，这个mos管的栅极只对着一侧相邻的栅极，而中间的mos管的栅极正对着两侧相邻的栅极，处在边缘的mos管的外边缘比中间mos管对应的边缘刻蚀的更严重，因此，边缘的mos管比中间的mos栅长稍微短一些，所以要达到中等或精确匹配的晶体管需要使用添加dummypoly和dummydevice以确保均匀刻蚀，否则会造成电流失配。本发明的版图布局相对较简单从而会产生相对较小的寄生影响，特别是信号通路对寄生特别敏感，直接影响电路的速度，一方面尽可能的减小信号走线从而减小信号线与周边走线引起的寄生电容，另一方面本发明的版图结构采用集中布局会减小因松散布局引起的工艺失配，保证每个mos都拥有几乎一致的工艺环境。

本发明中所述运算放大器采用带增益自举套筒式共源共栅运算放大器，电路中包含主运放、辅助运放及偏置三个部分，其中版图是在cadence环境下，基于40nm的cmos工艺，多次仿真验证在此工艺下，mos管非常敏感，节点寄生和工艺环境因素会对模块的功能产生很大的影响，它关系到电路原理图前仿性能是否能够完美的物理实现，因此版图的布局设计至关重要。本发明中所提出的运算放大器版图结构已经在产品3gsps12bitadc的子路adc中采用，版图布局简单且较易实现，能够很好地被版图设计者掌握并应用。

以上结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，还可以对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域技术人员可以对本发明进行各种改动和变型，这些不脱离本发明的精神和范围的修改和变型也属于本发明权利要求及其等同技术的范围之内。