掩膜版版图的修正方法及掩膜版版图与流程

1.本发明涉及半导体技术领域，尤其涉及一种掩膜版版图的修正方法及掩膜版版图。


背景技术：

2.随着半导体集成电路制造技术的不断进步，性能不断提升的同时也伴随着器件小型化，微型化的进程。越来越先进的制程，要求在尽可能小的区域内实现尽可能多的器件。
3.在超大规模的集成电路中，采用金属互连层是实现器件之间的电互连的方法之一。通常，采用切割层(metal-cut layer)使相邻金属互连层之间能够绝缘，从而，实现相邻金属互连层之间端部间的间距需要小于曝光工艺的曝光极限尺寸，以增加金属互连层的密度，提高集成电路的集成度。
4.然而，现有的半导体结构的性能仍然较差。


技术实现要素：

5.本发明解决的技术问题是提供一种掩膜版版图的修正方法及掩膜版版图，以提高互连结构的图形精度，从而提高半导体结构的性能。
6.为解决上述技术问题，本发明的技术方案提供一种掩膜版版图的修正方法，包括：形成第一掩膜版版图，所述第一掩膜版版图包括若干沿第一方向延伸的第一图形；获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图，所述第二掩膜版版图包括沿第二方向延伸的若干第二图形，并且，将所述第一掩膜版版图与所述第二掩膜版版图重叠后，所述第二图形横跨1个以上所述第一图形，所述第二方向与所述第一方向互相垂直；根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正。
7.可选的，每个所述第一图形包括若干第一区和第一待修正区，所述第一区为第一图形中与第二图形重叠的区域，所述第一待修正区与所述第一区相邻。
8.可选的，所述补偿修正的方法包括：在所述第一待修正区的第一图形边界上形成若干凹槽，所述若干凹槽与所述第一区相邻。
9.可选的，沿所述第一方向上，每4个凹槽位于1个第一区的两侧，且所述4个凹槽呈中心对称排布，所述中心对称排布的对称中心为所述第一区的中心。
10.可选的，沿所述第二方向上，每个所述凹槽具有凹槽深度，且所述凹槽深度为所述第一图形的宽度的3％～15％。
11.可选的，沿所述第一方向上，每个所述凹槽具有凹槽宽度，且所述凹槽宽度的范围为0.5纳米至3纳米。
12.可选的，所述第二掩膜版版图还包括沿第二方向延伸的若干第三图形，并且，在所述第二方向上，所述第三图形的长度大于所述第二图形的长度。
13.可选的，所述若干第一图形包括若干第一待修正图形，每个所述第一待修正图形上横跨所述第二图形和第三图形，并且，在所述第一方向上，所述第二图形和第三图形相
邻。
14.可选的，每个第一待修正图形包括若干第二区、第三区和第二待修正区，所述第二区为所述第一待修正图形中与第二图形重叠的区域，所述第三区为所述第一待修正图形中与第三图形重叠的区域，所述第二待修正区与所述第二区和所述第三区中的一者或全部相邻。
15.可选的，所述补偿修正的方法包括：获取第一长度，所述第一长度为沿第一方向上，位于所述第二区和第三区之间的第二待修正区的长度；当所述第一长度在预设值以下时，切割位于所述第二区和第三区之间的该第二待修正区中的第一待修正图形边界，以形成若干待修正边界线段，每条所述待修正边界线段具有第一间距，所述第一间距为所述待修正边界线段的中心与相邻的第二区之间的最小间距；将所述若干待修正边界线段朝向所述第一待修正图形偏移，以形成修正边界线段，并且，第一间距小的待修正边界线段的偏移量，小于第一间距大的待修正边界线段的偏移量。
16.可选的，与所述第二区邻接的待修正边界线段的偏移量大于或者等于零。
17.可选的，所述预设值最大为30纳米。
18.可选的，所述若干修正边界线段呈轴对称排布，并且，所述轴对称排布的对称轴为所述第一待修正图形沿所述第一方向上的中心线。
19.可选的，所述补偿修正的方法还包括：在仅与所述第二区相邻的第二待修正区的第一待修正图形边界上形成若干凹槽，且所述若干凹槽与所述第二区相邻。
20.可选的，所述补偿修正的方法还包括：当所述第一长度在预设值以下时，在仅与所述第三区相邻的第二待修正区的第一待修正图形边界上形成若干凹槽，且所述若干凹槽与所述第三区相邻。
21.可选的，所述补偿修正的方法还包括：当所述第一长度大于预设值时，在所述第二待修正区的第一待修正图形边界上形成若干凹槽，所述若干凹槽与所述第二区和所述第三区中一者或全部相邻。
22.可选的，沿所述第一方向上，每4个凹槽位于1个第二区的两侧，且所述4个凹槽呈中心对称排布，所述中心对称排布的对称中心为所述第二区的中心。
23.可选的，沿所述第一方向上，每4个凹槽位于1个第三区的两侧，且所述4个凹槽呈中心对称排布，所述中心对称排布的对称中心为所述第三区的中心。
24.可选的，所述第三图形横跨2个以上第一图形，所述若干第一图形还包括若干第二待修正图形，并且，每个所述第二待修正图形上仅横跨所述第三图形。
25.可选的，每个第二待修正图形包括若干第四区和第三待修正区，所述第四区为所述第二待修正图形中与第三图形重叠的区域，所述第三待修正区与所述第四区相邻。
26.可选的，所述补偿修正的方法还包括：在所述第三待修正区的第二待修正图形边界上形成若干凹槽，所述若干凹槽与所述第四区相邻。
27.可选的，沿所述第一方向上，每4个凹槽位于1个第四区的两侧，且所述4个凹槽呈中心对称排布，所述中心对称排布的对称中心为所述第四区的中心。
28.可选的，形成所述第一掩膜版版图的方法包括：提供第一目标版图，对所述第一目标版图进行光学临近修正，以形成所述掩膜版版图。
29.相应的，本发明技术方案还提供一种掩膜版版图，包括：第一掩膜版版图，所述第
一掩膜版版图包括若干沿第一方向延伸的第一图形，每个所述第一图形包括第一区和第一待修正区，所述第一待修正区与所述第一区相邻，在所述第一待修正区的第一图形边界上具有若干凹槽，所述若干凹槽与所述第一区相邻。
30.可选的，沿所述第一方向上，每4个凹槽位于1个第一区的两侧，且所述4个凹槽呈中心对称排布，所述中心对称排布的对称中心为所述第一区的中心。
31.可选的，沿第二方向上，每个所述凹槽具有凹槽深度，且所述凹槽深度为所述第一图形的宽度的3％～15％，所述第二方向与所述第一方向互相垂直。
32.可选的，沿所述第一方向上，每个所述凹槽具有凹槽宽度，且所述凹槽宽度的范围为0.5纳米至3纳米。
33.相应的，本发明技术方案还提供一种掩膜版版图，包括：第一掩膜版版图，所述第一掩膜版版图包括：若干沿第一方向延伸的第一图形，所述若干第一图形包括若干第一待修正图形，每个第一待修正图形包括若干第二区、第三区和第二待修正区，所述第二待修正区与所述第二区和所述第三区中的一者或全部相邻，并且，位于所述第二区和第三区之间的第二待修正区，在沿所述第一方向上的长度为第一长度；当所述第一长度在预设值以下时，位于该第二待修正区中的第一待修正图形边界具有若干修正边界线段，在该第二待修正区中，沿第二方向上各相邻的修正边界线段之间的间距小于或等于所述第一待修正图形的宽度，并且，自相邻的第二区朝向相邻的第三区的方向减小，所述第一方向和所述第二方向之间相互垂直。
34.可选的，所述若干修正边界线段呈轴对称排布，并且，所述轴对称排布的对称轴为所述第一待修正图形沿所述第一方向上的中心线。
35.可选的，当所述第一长度在预设值以下时，在仅与所述第二区相邻的第二待修正区的第一待修正图形边界上具有若干凹槽，且所述若干凹槽与所述第二区相邻。
36.可选的，当所述第一长度在预设值以下时，在仅与所述第三区相邻的第二待修正区的第一待修正图形边界上具有若干凹槽，且所述若干凹槽与所述第三区相邻。
37.可选的，当所述第一长度大于预设值时，在所述第二待修正区的第一待修正图形边界上具有若干凹槽，所述若干凹槽与所述第二区和所述第三区中一者或全部相邻。
38.可选的，所述若干第一图形还包括若干第二待修正图形，每个第二待修正图形包括若干第四区和第三待修正区，所述第三待修正区与所述第四区相邻，在所述第三待修正区的第二待修正图形边界上具有若干凹槽，所述若干凹槽与所述第四区相邻。
39.与现有技术相比，本发明的技术方案具有以下有益效果：
40.本发明的技术方案提供的掩膜版版图的修正方法中，所述第一掩膜版版图用于形成初始互连层，所述第二掩膜版版图用于形成断开所述初始互连层的切割层，后续刻蚀工艺中，刻蚀剂分布容易受到切割层所传递的几何图形的影响。由于根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正，因此，针对后续刻蚀工艺中，所述切割层所传递的几何图形引起的刻蚀剂分布不均匀的情况，所述补偿修正能够预先对所述第一图形进行修正，以补偿所述刻蚀剂分布不均匀引起的刻蚀速率不同，从而，形成图形精度高、形貌较好的互连结构，提高半导体结构的性能。
41.进一步，由于在所述第一待修正区的第一图形边界上形成若干凹槽，并且，所述若干凹槽与所述第一区相邻，因此，针对所述第二图形形成的切割层所传递的图形引起的刻
蚀剂分布不均，在所述切割层所传递的图形附近区域的刻蚀速率较高的情况，通过形成所述凹槽，增加了需要被刻蚀的材料，从而，形成了图形精度较高，形貌较好的互连结构，提高半导体结构的性能。
42.进一步，由于所述第二图形和所述第三图形的形状不同，当第二图形和第三图形距离较近时，第二图形和第三图形之间的刻蚀剂分布还受到对方图形的干扰。一方面，由于获取第一长度，因此，能够通过所述第一长度判断所述干扰的程度，从而，有利于根据所述干扰的程度判断，是否需要针对所述干扰引起的刻蚀剂分布不均匀，而对位于所述第二区和第三区之间的第二带修正区中的第一待修正图形进行修正；另一方面，由于当所述第一长度在预设值以下时，即所述干扰的程度较大时，将所述若干待修正边界线段朝向所述第一待修正图形偏移，并且，第一间距小的待修正边界线段的偏移量，小于第一间距大的待修正边界线段的偏移量，因此，不仅针对在切割层图形附近区域的刻蚀速率较高的情况，增加需要被刻蚀的材料，以提高互连层的图形精度，同时，针对相比第二图形附近区域，较大的第三图形附近区域的刻蚀速率更快的情况，在靠近第三图形的区域增加较多的被刻蚀材料，而在靠近所述第二图形的区域增加较少的被刻蚀材料，从而，进一步形成图形精度更高，形貌更好的互连结构，提高半导体结构的性能。
附图说明
43.图1至图11是一种半导体结构的形成过程各步骤的结构示意图；
44.图12是本发明实施例的掩膜版版图的修正方法的流程示意图；
45.图13至图17是本发明实施例的掩膜版图形的修正方法的各步骤结构示意图；
46.图18是本发明另一实施例的掩膜版版图的修正方法的流程示意图；
47.图19为图18中补偿修正的流程示意图；
48.图20至图26是本发明另一实施例的掩膜版图形的修正方法的各步骤结构示意图。
具体实施方式
49.如背景技术所述，现有的半导体结构的性能仍然较差。现结合具体的实施例进行分析说明。
50.需要注意的是，本说明书中的“表面”，用于描述空间的相对位置关系，并不限定于是否直接接触。
51.图1至图11是一种半导体结构的形成过程各步骤的结构示意图。
52.请参考图1至图2，图1是一种半导体结构的俯视结构示意图，图2是图 1中沿a1-a2方向上的剖面结构示意图，提供衬底10；在所述衬底10表面形成介质层11；在所述介质层11表面形成掩膜材料层25；在所述掩膜材料层 25表面形成切割层30，所述切割层30包括若干沿第一方向x延伸的第一条形结构31和第二条形结构32，在所述第一方向x上，所述第一条形结构31 的长度大于所述第二条形结构32的长度。
53.请参考图3至图4，图3是在图1基础上的俯视结构示意图，图4是图3 中沿a1-a2方向上的剖面结构示意图，在所述切割层30表面和所述掩膜材料层25表面形成钝化层13；在所述钝化层13表面形成光阻层14，所述光阻层 14内具有若干沿第二方向y延伸的开口21，所述开口21暴露出部分钝化层 13表面。
54.请参考图5至图6，图5是在图3基础上的俯视结构示意图，图6是图5 中沿a1-a2方向上的剖面结构示意图，以所述光阻层14为掩膜，刻蚀所述钝化层13，直至暴露出所述掩膜材料层25表面，以形成中间层40；形成所述中间层40后，去除所述光阻层14。
55.请参考图7至图8，图7是在图5基础上的俯视结构示意图，图8是图7 中沿a1-a2方向上的剖面结构示意图，在去除所述光阻层14后，以所述中间层40和所述切割层30为掩膜，刻蚀所述掩膜材料层25，直至暴露出所述介质层11表面，以形成掩膜层26；形成所述掩膜层26后，去除所述中间层40。
56.请参考图9至图11，图9是在图7基础上的俯视结构示意图，图10是图 9中沿a1-a2方向上的剖面结构示意图，图11是图9中沿b1-b2方向上的剖面结构示意图，去除所述中间层40后，以所述掩膜层26和所述切割层30为掩膜，刻蚀所述介质层11，直至暴露出所述衬底10表面，以在所述介质层 11内形成若干互连开口33；在形成所述互连开口33后，去除所述掩膜层26 和所述切割层30；在去除所述掩膜层26和所述切割层30后，在所述互连开口33内形成互连结构(未图示)。
57.所述互连开口33为形成所述互连结构提供空间和支撑。
58.在上述实施例中，通过所述切割层30的遮挡，断开了所述开口21，从而，能够在所述介质层11内形成若干互连开口33。
59.然而，在刻蚀所述介质层11的过程中，由于受到所述切割层30所传递的图形(无论在刻蚀所述介质层11时，是否去除所述切割层30)的影响，靠近所述切割层30所传递的图形的区域与远离所述切割层30所传递的图形的区域的刻蚀剂分布不均匀，因此，在刻蚀靠近切割层30所传递的图形的区域，尤其是切割层30所传递的图形侧壁面附近区域的介质层11时，刻蚀速率较高，导致靠近切割层30所传递的图形的区域，尤其是切割层30所传递的图形侧壁面附近区域的介质层11被过刻蚀，从而该区域的互连开口33宽度变大。
60.不仅如此，当所述第一条形结构31和所述第二条形结构32相邻且横跨同一开口21，并且，在沿所述第二方向y上，所述第一条形结构31和所述第二条形结构32之间间距较小时，由于所述第一条形结构31和所述第二条形结构32形状不同，在沿所述第二方向y上，所述第一条形结构31所传递的图形和所述第二条形结构32所传递的图形之间，刻蚀剂分布还会受到所述第一条形结构31所传递的图形和所述第二条形结构32所传递的图形相互之间干扰的影响，即，靠近所述第二条形结构32所传递的图形的区域的刻蚀剂浓分布，会受到所述第一条形结构31所传递的图形的影响，靠近所述第一条形结构31所传递的图形的区域的刻蚀剂分布，会受到所述第二条形结构32 所传递的图形的影响，从而，长度大的第一条形结构31所传递的图形附近的区域d的刻蚀速率较高，长度小的第二条形结构32所传递的图形附近的区域 c的刻蚀剂速率较低，导致形成的互连开口33在沿第二方向y上的宽度不均匀。
61.综上，形成的互连开口33的图形精度差，导致形成的所述互连结构的图形精度差，使得半导体结构的性能较差。
62.为解决上述问题，本发明的技术方案提供一种掩膜版版图的修正方法，通过根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正，从而，针对后续刻蚀工艺中的刻蚀剂分布不均匀的情况，所述补偿修正能够预先对所述第一图形进行修正，以补偿所述刻蚀剂分布不均匀引起的刻蚀速率不同的问题，以形成图形精度高、形貌较好的互连结
构，提高半导体结构的性能。
63.为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
64.图12是本发明实施例的掩膜版版图的修正方法的流程示意图。
65.请参考图12，所述掩膜版版图的修正方法包括：
66.步骤s100，形成第一掩膜版版图，所述第一掩膜版版图包括若干沿第一方向延伸的第一图形；
67.步骤s200，获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图，所述第二掩膜版版图包括沿第二方向延伸的若干第二图形，并且，将所述第一掩膜版版图与所述第二掩膜版版图重叠后，所述第二图形横跨1个以上所述第一图形，所述第二方向与所述第一方向互相垂直；
68.步骤s300，根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正。
69.所述第一掩膜版版图用于形成初始互连层，所述第二掩膜版版图用于形成断开所述初始互连层的切割层，后续刻蚀工艺中，刻蚀剂分布容易受到切割层所传递的几何图形的影响。由于根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正，因此，针对后续刻蚀工艺中，所述切割层所传递的几何图形引起刻蚀剂分布不均匀的情况，所述补偿修正能够预先对所述第一图形进行修正，以补偿所述刻蚀剂分布不均匀引起的刻蚀速率不同，从而，形成图形精度高、形貌较好的互连结构，提高半导体结构的性能。
70.以下结合附图进行详细说明。
71.图13至图17是本发明实施例的掩膜版图形的修正方法的各步骤结构示意图。
72.请参考图13，形成第一掩膜版版图100，所述第一掩膜版版图100包括若干沿第一方向x延伸的第一图形101。
73.所述第一掩膜版版图100用于形成初始互连层。
74.在本实施例中，形成第一掩膜版版图100的方法包括：提供第一目标版图(未图示)，对所述第一目标版图进行光学临近修正，以形成所述第一掩膜版版图100。
75.需要说明的是，图13仅示意性的表示出2个所述第一图形101，所述第一图形101的数量不影响本实施例的修正方法的效果，所述第一图形101的数量可以是1个，也可以是2个以上的任意数量。
76.请参考图14和图15，图14为将所述第一掩膜版版图和第二掩膜版版图重叠后的结构示意图，获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图200。
77.所述第二掩膜版版图200用于形成断开所述初始互连层的切割层，从而，通过所述第一掩膜版版图100和所述第二掩膜版版图200能够定义互连结构的图形。
78.所述第二掩膜版版图200包括沿第二方向y延伸的若干第二图形201，并且，将所述第一掩膜版版图100与所述第二掩膜版版图200重叠后，所述第二图形201横跨1个以上所述第一图形101，所述第二方向y与所述第一方向x互相垂直。
79.所述第二图形201用于形成所述切割层的图形。
80.在本实施例中，每个所述第一图形101包括若干第一区i和第一待修正区 a，所述第一区i为第一图形101中与第二图形201重叠的区域，所述第一待修正区a与所述第一区i相邻。
81.具体而言，所述第一待修正区a为所述第一图形101中，与所述第一区 i相邻的区域。
82.请参考图16和图17，图17为图16中区域k1的局部放大结构示意图，根据所述第二掩膜版版图信息，对若干所述第一图形101进行补偿修正。
83.在本实施例中，所述补偿修正的方法包括：在所述第一待修正区a的第一图形101边界上形成若干凹槽102，所述若干凹槽102与所述第一区i相邻。
84.由于在所述第一待修正区a的第一图形101边界上形成若干凹槽102，并且，所述若干凹槽102与所述第一区i相邻，因此，针对切割层所传递的几何图形附近区域的刻蚀剂分布不均引起的，在以所述第二图形201形成的切割层所传递的图形附近区域的刻蚀速率较高的情况，通过形成所述凹槽102，增加了需要被刻蚀的材料，从而，减少了互连结构宽度的增加，形成了图形精度较高，形貌较好的互连结构，提高半导体结构的性能。
85.在本实施例中，沿所述第一方向x上，每4个凹槽102位于1个第一区 i的两侧，且所述4个凹槽102呈中心对称排布，所述中心对称排布的对称中心为所述第一区i的中心c1。
86.针对所述第一区i附近刻蚀速率较高的情况，通过使所述4个凹槽102 呈中心对称排布在所述第一区i周围的第一图形101上，以在所述第一区i周围刻蚀速率较高的区域，均匀的增加需要被刻蚀的材料，从而，形成图形精度更高，形貌更好的互连结构，更好地提高了半导体结构的性能。
87.在本实施例中，沿所述第二方向y上，每个所述凹槽102具有凹槽深度 d1，且所述凹槽深度d1为所述第一图形101的宽度d2的3％～15％。
88.所述凹槽深度d1过大，则增加的需要被刻蚀的材料过多，导致后续刻蚀过程中，无法将增加的被刻蚀材料全部去除，从而，不利于形成图形精度较高，形貌较好的互连结构。所述凹槽深度d1过小，则增加的需要被刻蚀的材料过少，导致后续刻蚀过程中，无法较好的弥补由于所述刻蚀剂浓度较大、刻蚀速率较高产生的过刻蚀，从而，也不利于形成图形精度较高，形貌较好的互连结构。因此，针对所述第一图形101的宽度d2，选择合适的凹槽深度 d1，即当所述凹槽深度d1为所述第一图形101的宽度d2的3％～15％时，能够适量的增加被刻蚀材料，从而，更好的形成图形精度较高，形貌较好的互连结构，以提高半导体结构的性能。
89.在本实施例中，沿所述第一方向x上，每个所述凹槽102具有凹槽宽度 m1，且所述凹槽宽度m1的范围为0.5纳米至3纳米。
90.所述凹槽宽度m1过大，则在刻蚀剂浓度被影响较小的区域，即，离所述第一区i较远的区域，也增加了被刻蚀的材料，导致后续刻蚀过程中，无法将增加的被刻蚀材料全部去除，从而，不利于形成图形精度较高，形貌较好的互连结构。所述凹槽宽度m1过小，则在刻蚀剂浓度被影响较大的区域，即，离所述第一区i较近的区域，增加的需要被刻蚀的材料过少，导致后续刻蚀过程中，无法较好的弥补由于所述刻蚀剂浓度较大、刻蚀速率较高产生的过刻蚀，从而，也不利于形成图形精度较高，形貌较好的互连结构。因此，选择合适的凹槽宽度m1，即当所述凹槽宽度m1的范围为0.5纳米至3纳米时，能够针对刻蚀剂浓度被影响较大的区域，适量的增加被刻蚀材料，从而，更好的形成图形精度较高，形貌较好的互连结构，以提高半导体结构的性能。
91.在本实施例中，所述凹槽102的形状为矩形。在其他实施例中，所述凹槽的形状还
可以是平滑的弧形等形状。
92.相应的，本发明实施例还提供一种上述掩膜版版图的修正方法所修正的掩膜版版图，请继续参考图16和图17，所述掩膜版版图包括：第一掩膜版版图100，所述第一掩膜版版图100包括若干沿第一方向x延伸的第一图形101，每个所述第一图形101包括第一区i和第一待修正区a，所述第一待修正区a 与所述第一区i相邻，在所述第一待修正区a的第一图形101边界上具有若干凹槽102，所述若干凹槽102与所述第一区i相邻。
93.在本实施例中，在沿所述第一方向x上，每4个凹槽102位于1个第一区i的两侧，且所述4个凹槽102呈中心对称排布，所述中心对称排布的对称中心为所述第一区i的中心c1。
94.在本实施例中，沿所述第二方向y上，每个所述凹槽102具有凹槽深度 d1，且所述凹槽深度d1为所述第一图形101的宽度d2的3％～15％，所述第二方向y与所述第一方向x互相垂直。
95.在本实施例中，沿所述第一方向x上，每个所述凹槽102具有凹槽宽度 m1，且所述凹槽宽度m1的范围为0.5纳米至3纳米。
96.图18是本发明另一实施例的掩膜版版图的修正方法的流程示意图。
97.请参考图18，所述掩膜版版图的修正方法包括：
98.步骤s400，形成第一掩膜版版图，所述第一掩膜版版图包括若干沿第一方向延伸的第一图形；
99.步骤s500，获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图，所述第二掩膜版版图包括沿第二方向延伸的若干第二图形和若干第三图形，并且，在所述第二方向上，所述第三图形的长度大于所述第二图形的长度，将所述第一掩膜版版图与所述第二掩膜版版图重叠后，所述第二图形横跨1个以上所述第一图形，所述第二方向与所述第一方向互相垂直；
100.步骤s600，根据所述第二掩膜版版图信息，对若干所述第一图形进行补偿修正。
101.在本实施例中，所述若干第一图形包括若干第一待修正图形，每个所述第一待修正图形上横跨所述第二图形和第三图形，并且，在所述第一方向上，所述第二图形和第三图形相邻。
102.每个所述第一待修正图形包括若干第二区、第三区和第二待修正区，所述第二区为所述第一待修正图形中与第二图形重叠的区域，所述第三区为所述第一待修正图形中与第三图形重叠的区域，所述第二待修正区与所述第二区和所述第三区中的一者或全部相邻。
103.图19为图18中补偿修正的流程示意图。
104.请参考图19，所述补偿修正的方法包括：
105.步骤s610，获取第一长度，所述第一长度为沿第一方向上，位于所述第二区和第三区之间的第二待修正区的长度。
106.当所述第一长度在预设值以下时，执行步骤s620至步骤s622；当所述第一长度大于预设值时，执行步骤s630。
107.步骤s620，切割位于所述第二区和第三区之间的该第二待修正区中的第一待修正图形边界，以形成若干待修正边界线段，每条所述待修正边界线段具有第一间距，所述第一间距为所述待修正边界线段的中心与相邻的第二区之间的最小间距；将所述若干待修正边
界线段朝向所述第一待修正图形偏移，以形成修正边界线段，并且，第一间距小的待修正边界线段的偏移量，小于第一间距大的待修正边界线段的偏移量。
108.步骤s621，在仅与所述第二区相邻的第二待修正区的第一待修正图形边界上形成若干凹槽，且所述若干凹槽与所述第二区相邻。
109.步骤s622，在仅与所述第三区相邻的第二待修正区的第一待修正图形边界上形成若干凹槽，且所述若干凹槽与所述第三区相邻。
110.步骤s630，在所述第二待修正区的第一待修正图形边界上形成若干凹槽，所述若干凹槽与所述第二区和所述第三区中一者或全部相邻。
111.当执行完步骤s620至步骤s622或者步骤s630后，继续执行步骤s640。
112.步骤s640，在所述第三待修正区的第二待修正图形边界上形成若干凹槽，所述若干凹槽与所述第四区相邻。
113.需要说明的是，步骤s620、步骤s621、步骤s622和步骤s640之间的技术效果各自独立，因此，步骤s620、步骤s621、步骤s622和步骤s640之间的执行先后顺序可以交换；同样，步骤s630和步骤s640之间的技术效果各自独立，因此，步骤s630和步骤s640之间的执行先后顺序可以交换。
114.在其他实施例中，步骤s640还可以优先于步骤s610执行。
115.以下结合附图进行详细说明。
116.图20至图26是本发明另一实施例的掩膜版图形的修正方法的各步骤结构示意图。
117.请参考图20，形成第一掩膜版版图300，所述第一掩膜版版图300包括若干沿第一方向x延伸的第一图形301。
118.所述第一掩膜版版图300用于形成初始互连层。
119.在本实施例中，形成第一掩膜版版图300的方法包括：提供第一目标版图(未图示)，对所述第一目标版图进行光学临近修正，以形成所述第一掩膜版版图300。
120.需要说明的是，图20仅示意性的表示出2个所述第一图形301，所述第一图形301的数量不影响本实施例的修正方法的效果，所述第一图形301的数量可以是1个，也可以是2个以上的任意数量。
121.请参考图21和图22，图21为图18中第二掩膜版版图的结构示意图，图 22为将所述第一掩膜版版图和第二掩膜版版图重叠后的结构示意图，获取第二掩膜版版图信息，所述第二掩膜版版图信息包括第二掩膜版版图400。
122.所述第二掩膜版版图400用于形成断开所述初始互连层的切割层，从而，通过所述第一掩膜版版图300和所述第二掩膜版版图400能够定义互连结构的图形。
123.所述第二掩膜版版图400包括沿第二方向y延伸的若干第二图形401，并且，将所述第一掩膜版版图300与所述第二掩膜版版图400重叠后，所述第二图形401横跨1个以上所述第一图形301，所述第二方向y与所述第一方向x互相垂直。
124.在本实施例中，所述第二掩膜版版图400还包括沿第二方向y延伸的若干第三图形402，并且，在所述第二方向y上，所述第三图形402的长度t2 大于所述第二图形401的长度t1。
125.在本实施例中，所述若干第一图形301包括若干第一待修正图形311，每个所述第一待修正图形311上横跨所述第二图形401和第三图形402，并且，在所述第一方向x上，所述
第二图形401和第三图形402相邻。
126.具体而言，在本实施例中，所述第一待修正图形311为，同时被所述第二图形401和第三图形402横跨的第一图形301，并且，在所述第一方向x 上，横跨该第一图形301的第二图形401和第三图形402相邻。
127.在本实施例中，每个第一待修正图形311包括若干第二区ii、第三区iii 和第二待修正区b，所述第二区ii为所述第一待修正图形311中与第二图形 401重叠的区域，所述第三区iii为所述第一待修正图形311中与第三图形402 重叠的区域，所述第二待修正区b与所述第二区ii和所述第三区iii中的一者或全部相邻。
128.具体而言，在本实施例中，所述第二待修正区b是指，所述第一待修正图形311上所述第二区ii和所述第三区iii以外的区域。
129.需要说明的是，图22中仅示意性的表示出1个第二区ii、1个第三区iii，所述第二区ii的数量还可以在2个以上，每个所述第一待修正图形311所包括的第二区ii数量，根据横跨该第一待修正图形311的第二图形401的数量决定，所述第三区iii的数量还可以在2个以上，每个所述第一待修正图形311 所包括的第三区iii数量，根据横跨该第一待修正图形311的第三图形402的数量决定。
130.在本实施例中，所述第三图形402横跨2个以上第一图形301，所述若干第一图形301还包括若干第二待修正图形312，并且，每个所述第二待修正图形312上仅横跨所述第三图形402。
131.具体而言，在本实施例中，所述第二待修正图形312为，仅被所述第三图形402横跨的第一图形301。
132.在本实施例中，每个第二待修正图形312包括若干第四区iv和第三待修正区r，所述第四区iv为所述第二待修正图形312中与第三图形402重叠的区域，所述第三待修正区r与所述第四区iv相邻。
133.具体而言，所述第三待修正区r为，所述第二待修正图行312上与所述第四区iv相邻的区域。
134.需要说明的是，在本实施例中，图21和图22中，示意性的表示横跨2 个第一图形301的第三图形402，所述第三图形402也可以横跨大于2个的任意数量的第一图形301，并且，图22中仅示意性的表示出1个第四区iv，所述第四区iv的数量还可以在2个以上，每个所述第二待修正图形312所包括的第四区iv数量，根据横跨该第二待修正图形312的第三图形402的数量决定。
135.请继续参考图22，获取第一长度w1，所述第一长度w1为沿第一方向x 上，位于所述第二区ii和第三区iii之间的第二待修正区b的长度。
136.由于所述第二图形401和所述第三图形402形状不同，当第二图形401 和第三图形402距离较近时，第二图形401和第三图形402之间的刻蚀剂分布还受到对方图形的干扰。
137.由于获取所述第一长度w1，因此，能够通过所述第一长度w1判断所述干扰的程度，从而，有利于根据所述干扰的程度判断，后续是否需要针对所述干扰引起的刻蚀剂分布不均匀，而对位于所述第二区ii和第三区iii之间的第二带修正区b中的第一待修正图311形进行修正。
138.后续，当所述第一长度w1在预设值以下时，执行所述步骤s620至步骤 s622，具体
步骤s620至步骤s622中各步骤的结构示意图请参考图23至图 24；当所述第一长度大于预设值时，执行所述步骤s630，具体步骤s630的结构示意图请参考图25。
139.在本实施例中，所述预设值最大为30纳米。
140.所述预设值过大，则所述第二区ii和第三区iii之间距离可能较远，即，所述干扰的程度可能较小或者可能无所述干扰，从而，导致无法准确根据所述预设值判断所述干扰的程度。因此，选择所述预设值的最大值，即，所述预设值最大为30纳米时，根据所述预设值能够较为准确地判断所述干扰的程度。
141.请参考图23，切割位于所述第二区ii和第三区iii之间的第二待修正区b 中的第一待修正图形311边界，以形成若干待修正边界线段321；每条所述待修正边界线段321具有第一间距s1，所述第一间距s1为所述待修正边界线段 321的中心与相邻的第二区ii之间的最小间距。
142.需要说明的是，图23中示意性地表示出了，与所述第二区ii邻接的一条待修正边界线段321的第一间距s1。
143.请参考图24，将所述若干待修正边界线段321朝向所述第一待修正图形311偏移，以形成修正边界线段322，并且，第一间距s1小的待修正边界线段321的偏移量，小于第一间距s1大的待修正边界线段321的偏移量。
144.由于当所述第一长度w1在预设值以下时，即所述干扰的程度较大时，将所述若干待修正边界线段321朝向所述第一待修正图形311偏移，并且，第一间距s1小的待修正边界线段321的偏移量，小于第一间距s1大的待修正边界线段321的偏移量。因此，不仅针对在切割层所传递的图形附近的刻蚀速率较高的情况，增加需要被刻蚀的材料，以提高互连层的图形精度。同时，针对相比第二图形401附近，较大的第三图形402附近的刻蚀速率更快的情况，在靠近第三图形402的区域增加较多的被刻蚀材料，而在靠近所述第二图形401的区域增加较少的被刻蚀材料，从而，能够形成图形精度更高，形貌更好的互连结构，以更佳的提高半导体结构的性能。
145.在本实施例中，与所述第二区ii邻接的待修正边界线段321的偏移量大于零。
146.在其他实施例中，与所述第二区邻接的待修正边界线段的偏移量等于零。
147.在本实施例中，所述若干修正边界线段322呈轴对称排布，并且，所述轴对称排布的对称轴为所述第一待修正图形311沿所述第一方向x上的中心线ct1。
148.请继续参考图24，在仅与所述第二区ii相邻的第二待修正区b的第一待修正图形311边界上形成若干凹槽323，且所述若干凹槽323与所述第二区ii 相邻。
149.由于在仅与所述第二区ii相邻的第二待修正区b中，刻蚀剂分布不受到第二图形401和第三图形402之间的相互干扰，或受到的干扰极小，因此，通过形成所述凹槽323，能够仅针对所述第二图形401附近区域的刻蚀剂速率高，在所述第二区ii周围，增加需要被刻蚀的材料，从而，形成图形精度较高，形貌较好的互连结构，以更佳地提高半导体结构的性能。
150.在本实施例中，所述凹槽323的形状为矩形。在其他实施例中，所述凹槽的形状还可以是平滑的弧形等形状。
151.请继续参考图24，在仅与所述第三区iii相邻的第二待修正区b的第一待修正图形311边界上形成若干凹槽324，且所述若干凹槽324与所述第三区 iii相邻。
152.由于在仅与所述第三区iii相邻的第二待修正区b中，蚀剂分布不受到第二图形
401和第三图形402之间的相互干扰，或受到的干扰极小，因此，通过形成所述凹槽324，能够仅针对所述第三图形402附近区域的刻蚀剂速率高，在所述第三区iii周围，增加需要被刻蚀的材料，从而，形成了图形精度较高，形貌较好的互连结构，以更佳地提高半导体结构的性能。
153.在本实施例中，所述凹槽324的形状为矩形。在其他实施例中，所述凹槽的形状还可以是平滑的弧形等形状。
154.请参考图25，在所述第二待修正区b的第一待修正图形311边界上形成若干凹槽325，所述若干凹槽325与所述第二区ii和所述第三区iii全部相邻。
155.当所述第一长度w1大于预设值时，即所述干扰的程度较小或者无所述干扰时，通过形成所述凹槽325，能够分别仅针对所述第二图形ii和第三图形iii附近的刻蚀速率较高的情况，在所述第二区ii和所述第三区iii周围区域均匀增加需要被刻蚀的材料，从而，形成了图形精度较高，形貌较好的互连结构，提高半导体结构的性能。
156.在其他实施例中，所述若干凹槽与所述第二区或所述第三区中一者相邻。
157.当所述第一长度大于预设值时，即所述干扰的程度较小或者无所述干扰时，通过形成所述凹槽，能够分别仅针对所述第二图形或第三图形附近的刻蚀剂分布情况，在所述第二区或所述第三区周围均匀增加需要被刻蚀的材料，从而，在形成图形精度较高，形貌较好的互连结构的同时，提高了凹槽设置的灵活度。
158.在本实施例中，沿所述第一方向x上，每4个凹槽325位于1个第二区 ii的两侧，且所述4个凹槽325呈中心对称排布，所述中心对称排布的对称中心为所述第二区ii的中心c2。
159.在本实施例中，沿所述第一方向x上，每4个凹槽还位于1个第三区iii 的两侧，且所述4个凹槽325呈中心对称排布，所述中心对称排布的对称中心为所述第三区iii的中心c3。
160.在本实施例中，所述凹槽325的形状为矩形。在其他实施例中，所述凹槽的形状还可以是平滑的弧形等形状。
161.后续，当执行完步骤s620至步骤s622或者步骤s630后，继续执行步骤 s640。具体步骤s640的结构示意图请参考图25。
162.请参考图26，在所述第三待修正区r的第二待修正图形312边界上形成若干凹槽326，所述若干凹槽326与所述第四区iv相邻。
163.在本实施例中，沿所述第一方向x上，每4个凹槽326位于1个第四区 iv的两侧，且所述4个凹槽326呈中心对称排布，所述中心对称排布的对称中心为所述第四区iv的中心c4。
164.在本实施例中，所述凹槽326的形状为矩形。在其他实施例中，所述凹槽的形状还可以是平滑的弧形等形状。
165.相应的，本发明另一实施例还提供一种掩膜版版图，请继续参考图24至图26，包括：第一掩膜版版图。
166.所述第一掩膜版版图包括：若干沿第一方向x延伸的第一图形301，所述若干第一图形301包括若干第一待修正图形311，每个第一待修正图形311 包括若干第二区ii、第三区iii和第二待修正区b，所述第二待修正区b与所述第二区ii和所述第三区iii中的一者或
全部相邻，并且，位于所述第二区ii 和第三区iii之间的第二待修正区b，在沿所述第一方向x上的长度为第一长度w1。
167.请参考图24，当所述第一长度w1(如图22所示)在预设值以下时，位于该第二待修正区b中的第一待修正图形311边界具有若干修正边界线段 322，在该第二待修正区b中，沿第二方向y上各相邻的修正边界线段322 之间的间距小于或等于所述第一待修正图形311的宽度，并且，自相邻的第二区ii朝向相邻的第三区iii的方向减小，所述第一方向x和所述第二方向y 之间相互垂直。
168.所述若干修正边界线段322呈轴对称排布，并且，所述轴对称排布的对称轴为所述第一待修正图形311沿所述第一方向上的中心线ct1。
169.请继续参考图24，当所述第一长度w1在预设值以下时，在仅与所述第二区ii相邻的第二待修正区b的第一待修正图形311边界上具有若干凹槽 323，且所述若干凹槽323与所述第二区ii相邻。
170.请继续参考图24，当所述第一长度w1在预设值以下时，在仅与所述第三区iii相邻的第二待修正区b的第一待修正图形311边界上具有若干凹槽 324，且所述若干凹槽324与所述第三区iii相邻。
171.请参考图25，当所述第一长度w1(如图22所示)大于预设值时，在所述第二待修正区b的第一待修正图形311边界上具有若干凹槽326，所述若干凹槽326与所述第二区ii和所述第三区iii中一者或全部相邻。
172.请参考图26，所述若干第一图形301还包括若干第二待修正图形312，每个第二待修正图形312包括若干第四区iv和第三待修正区r，所述第三待修正区r与所述第四区iv相邻，在所述第三待修正区r的第二待修正图形 312边界上具有若干凹槽326，所述若干凹槽326与所述第四区iv相邻。
173.虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。