全局快门图像传感器单元及其制备方法与流程

本发明涉及图像传感器技术领域，特别是涉及一种全局快门图像传感器单元及其制备方法。

背景技术：

图像传感器是指将光信号转换为电信号的装置。图像传感器单元类别主要有电荷耦合器件(ccd)和互补金属氧化物半导体(cmos)器件。cmos图像传感器和传统的ccd传感器相比，具有低功耗、低成本以及可与cmos工艺相兼容等特点，因此得到越来越广泛的应用。

cmos图像传感器包括由众多像素单元构成的像素阵列，像素单元是图像传感器实现感光的核心器件。在cmos图像传感器中通常通过电子快门来控制曝光时间，按照工作原理的不同，电子快门分为两种：滚筒式和全局曝光式。滚筒式电子快门每行之间的曝光时间是不一致的，在拍摄高速物体时容易造成拖影现象；全局曝光式电子快门的每一行在同一时间曝光，然后同时将电荷信号存储在像素单元的存储节点并逐行输出。由于全局曝光式cmos图像传感器的所有行在同一时间进行曝光，所以不会造成拖影现象。

常见的可实现全局快门的图像传感器包括五晶体管结构(5transistors，5t)单元等结构，像素单元中还包含由一个光电二极管(photodiode，pd)和一个浮置扩散区(floatingdiffusion，fd)存储节点电容。在全局快门图像传感器单元的信号读出过程中，全局复位晶体管对整个阵列的像素单元同时进行复位并开始曝光计时，曝光结束后同时通过传输晶体管将电子信号传输到fd存储节点，再依次通过列级adc电路读出。因此，从第一行到最后一行读出存在时间差，时间差的大小由行处理时间和阵列行数(阵列大小)决定。然而，fd存储节点本身是一个pn结二极管，存在漏光、漏电、噪声等的影响，导致信号受到干扰。阵列越大，行处理时间越长，则信号干扰越严重，且越靠后读出的行受影响越大。这些因素导致图像上表现为自上而下的渐变以及非均匀性麻点。因此，需要对fd存储节点进行特殊保护，减小甚至消除来自于寄生光、寄生漏电、噪声等因素的干扰。

现有技术中，为了避免浮置扩散区存储节点受光照影响，通常在浮置扩散区上方设置有钨、铜等金属层。请参阅图1，图1是现有的一种全局快门图像传感器单元结构示意图。如图1所示，其显示现有常见的全局快门图像传感器的像元核心区域，包括位于p型衬底101中的浅槽隔离区(sti)102，位于浅槽隔离区102之间的传输晶体管105、光电二极管103、浮置扩散区104等器件，以及位于浮置扩散区104上方的铜金属互连层107与介质隔离层106。这些金属互连层107是不透光的，可有效隔离来自于浮置扩散区104正上方的入射光。但是，由于金属互连层107和浮置扩散区104之间存在介质隔离层106缝隙，而介质层都具有相当好的透光性，这就使得来自于侧边的漏光可以抵达浮置扩散区104的pn结，产生光生电子，影响存储节点的信号。因此，需要一种更优的防漏光的浮置扩散区结构，以抑制寄生光响应。

技术实现要素：

本发明的目的在于克服现有技术存在的上述缺陷，提供一种全局快门图像传感器单元及其制备方法，以降低浮置扩散区节点电容的寄生光响应。

为实现上述目的，本发明的技术方案如下：

一种全局快门图像传感器单元，包括：衬底，设于所述衬底上的浅槽隔离区、传输晶体管栅极、光电二极管和浮置扩散区，以及设于所述衬底上方的导电挡光层；其中，所述导电挡光层相邻位于所述浮置扩散区的上方，并将所述浮置扩散区完全覆盖，所述导电挡光层的下表面与所述浮置扩散区的上表面相连，所述导电挡光层的上表面连接设于所述衬底上方的金属互连层。

进一步地，所述导电挡光层还延伸覆盖于分别位于所述浮置扩散区两侧的所述浅槽隔离区和所述传输晶体管栅极上；其中，所述导电挡光层的一侧直接覆盖于所述浅槽隔离区的表面上，所述导电挡光层的另一侧通过第一介质层与所述传输晶体管栅极相隔离。

进一步地，所述衬底之上还设有第二介质层，所述金属互连层设于所述第二介质层中，所述金属互连层通过接触孔连接所述导电挡光层的上表面。

进一步地，所述导电挡光层为金属硅化物挡光层。

进一步地，所述金属硅化物的材料为镍硅化物、钛硅化物、钴硅化物和铂硅化物的其中一种或多种的组合。

一种全局快门图像传感器单元制备方法，包括以下步骤：

提供一衬底，在所述衬底上形成浅槽隔离区，传输晶体管栅极，光电二极管和浮置扩散区；

淀积一层第一介质层，通过光刻并刻蚀所述第一介质层，打开所述浮置扩散区所在区域；

淀积一层多晶硅，通过光刻并刻蚀所述多晶硅，至少保留所述浮置扩散区所在区域上的所述多晶硅；

淀积一层金属，并退火，使所述金属与所述多晶硅反应，形成金属硅化物，作为导电挡光层；

去除未反应的所述金属；

淀积一层第二介质层，在所述第二介质层中形成连接所述导电挡光层上表面的接触孔，以及连接所述接触孔的金属互连层。

进一步地，刻蚀所述第一介质层时，同时打开位于所述浮置扩散区一侧的所述浅槽隔离区所在区域，保留位于所述浮置扩散区另一侧的所述传输晶体管栅极上覆盖的所述第一介质层；

刻蚀所述多晶硅时，还至少保留所述传输晶体管栅极上覆盖的所述多晶硅。

进一步地，所述第一介质层的淀积厚度为10～100nm。

进一步地，所述多晶硅的淀积厚度为5～30nm，所述金属的淀积厚度为5～50nm。

进一步地，所述金属材料为镍、钛、钴和铂的其中一种或几种的混合物。

与传统结构相比，本发明的技术效果明显。首先，实现导电挡光层与浮置扩散区存储节点的零距离接触，可有效防止来自侧向的入射、折射或反射光，挡光效果佳。其次，作为导电挡光层的硅化物，是现有cmos集成电路加工工艺的常规材料，与cmos集成电路加工工艺完全兼容，在传感器单元结构中引入硅化物的工艺简单，技术成熟。

附图说明

图1是现有的一种全局快门图像传感器单元结构示意图。

图2是本发明一较佳实施例的一种全局快门图像传感器单元结构示意图。

图3-图10是本发明一较佳实施例的制备一种全局快门图像传感器单元的工艺流程示意图。

具体实施方式

下面结合附图，对本发明的具体实施方式作进一步的详细说明。

需要说明的是，在下述的具体实施方式中，在详述本发明的实施方式时，为了清楚地表示本发明的结构以便于说明，特对附图中的结构不依照一般比例绘图，并进行了局部放大、变形及简化处理，因此，应避免以此作为对本发明的限定来加以理解。

在以下本发明的具体实施方式中，请参考图2，图2是本发明一较佳实施例的一种可实现浮置扩散区存储节点防漏光的全局快门图像传感器单元结构示意图。如图2所示，本发明的全局快门图像传感器像素单元，可包括形成于p型衬底201上的浅槽隔离区(sti)202，以及形成于p型衬底201上并位于浅槽隔离区202之间的传输晶体管栅极205、光电二极管203和浮置扩散区204等器件。

请参考图2。在衬底201上方设有导电挡光层208。导电挡光层208紧邻浮置扩散区204的上表面设置，并将浮置扩散区204完全覆盖。导电挡光层208的下表面与浮置扩散区204的上表面相连在一起。

作为优选，导电挡光层208的位置除了覆盖浮置扩散区204之外，还覆盖在浮置扩散区两侧的浅槽隔离区202上和传输晶体管栅极205上(包括覆盖在传输晶体管栅极205的顶面及侧面上)。

其中，导电挡光层208的一侧(图示右侧)直接覆盖在浅槽隔离区202的表面上，导电挡光层208的另一侧(图示左侧)则通过第一介质层206’与传输晶体管栅极205相隔离。

衬底之上还设有第二介质层206，第二介质层206中设有金属互连层207。金属互连层207通过接触孔211连接导电挡光层208的上表面。接触孔211位于浮置扩散区204的上方。

进一步地，所述导电挡光层为金属硅化物挡光层。，所述导电挡光层的上表面连接设于所述衬底上方的金属互连层。

位于浮置扩散区204上方的硅化物挡光层完整覆盖浮置扩散区204，以及位于上述器件区上方的金属互联207与介质隔离层206。其中，金属硅化物挡光层208与浮置扩散区相连，实现对浮置扩散区204的无缝全覆盖。金属硅化物的材料一般为与传统cmos加工工艺完全兼容的镍硅化物、钛硅化物、钴硅化物、铂硅化物等的一种或几种的组合，硅化物的厚度一般为5～50nm。在全局快门图像传感器单元的工作工程中，当传输晶体管205将光电二极管203中的信号传输到浮置扩散区204存储节点后、列级adc电路读出前的一段时间内，由于紧贴浮置扩散区上方存在的金属硅化物层是不透光的，除了可以防止浮置扩散区正面上方的入射光外，还可有效防止来自侧向的入射、折射或反射光，避免了这些干扰光源在浮置扩散区pn结中产生电子影响存储信号，挡光效果极佳。

第一介质层206’和第二介质层206可采用常用的介质材料如二氧化硅等形成。

导电挡光层208可采用金属硅化物挡光层。金属硅化物的材料可以是镍硅化物、钛硅化物、钴硅化物和铂硅化物的其中一种，或者是镍硅化物、钛硅化物、钴硅化物和铂硅化物中多种的组合。

下面通过具体实施方式并结合附图，对本发明的一种全局快门图像传感器单元制备方法进行详细说明。

请参考图3-图10，图3-图10是本发明一较佳实施例的制备一种全局快门图像传感器单元的工艺流程示意图。如图3-图10所示，本发明的一种全局快门图像传感器单元制备方法，可用于制备例如图2的一种全局快门图像传感器单元，并可包括以下步骤：

请参考图3。首先，在p型单晶硅衬底201上，按照常规图像传感器工艺形成浅槽隔离区202，在浅槽隔离区202之间形成传输晶体管栅极205、光电二极管203和浮置扩散区204等器件。

请参考图4。通过化学气相淀积的方式，在衬底201上淀积二氧化硅第一介质层206’，厚度可为10～100nm。二氧化硅第一介质层206’将衬底201表面以及传输晶体管栅极205覆盖。

接着，通过光刻，打开浮置扩散区204所在区域，该区域在后续工艺中与金属硅化物接触。可同时将图示浮置扩散区204右侧浅槽隔离区202所在区域一起打开，其他区域则用光刻胶进行保护。然后，再通过刻蚀将未被光刻胶保护区域的二氧化硅第一介质层206’去除，露出浮置扩散区204和浮置扩散区204右侧浅槽隔离区202所在区域的衬底201表面，如图5所示。

请参考图6。在衬底201上淀积一层多晶硅209，厚度可为5～30nm。其中，露出的浮置扩散区204和浮置扩散区204右侧浅槽隔离区202所在区域的衬底201表面与多晶硅209直接接触，其他区域的多晶硅209则覆盖在二氧化硅第一介质层206’上。

接着，通过光刻，打开图示光电二极管203和位于光电二极管203左侧的浅槽隔离区202所在区域，而对浮置扩散区204和浮置扩散区204右侧浅槽隔离区202以及传输晶体管栅极205所在区域的上方等需要形成金属硅化物的区域，用光刻胶进行保护。然后，再通过刻蚀将未被光刻胶保护区域的多晶硅209去除，如图7所示。

其中，多晶硅209覆盖了浮置扩散区204两侧的区域，包括浮置扩散区204右侧的浅槽隔离区202和浮置扩散区204左侧的传输晶体管栅极205。因此，当通过后续工艺形成金属硅化物导电挡光层后，除了可以阻挡浮置扩散区204正上方的光源外，还可以阻挡来自浮置扩散区204侧方的光源，从而实现更好的挡光效果。

请参考图8。在衬底201上继续淀积金属层210，将整个多晶硅209表面以及露出的二氧化硅第一介质层206’表面覆盖。金属层材料可以是镍、钛、钴或铂的其中一种，或镍、钛、钴和铂其中几种的混合物。金属层厚度可为5～50nm。

然后，通过退火，使金属210与多晶硅209反应，形成金属硅化物208，作为导电挡光层208。而二氧化硅第一介质层206’上覆盖的金属210与二氧化硅第一介质层206’不反应。

之后，可通过酸液湿法腐蚀去除二氧化硅第一介质层206’上未反应的金属210，形成如图9所示的结构。

最后，按照常规图像传感器工艺，在衬底201上淀积二氧化硅第二介质层206，形成完整的介质隔离，并在二氧化硅第二介质层206中制作形成金属互连层207，以及连接金属互连层207和导电挡光层208的接触孔211，形成如图10所示的结构。

本实施例公布的工艺制备方法中，硅化物是现有cmos集成电路加工工艺的常规材料，与cmos集成电路加工工艺完全兼容，在传感器单元结构中引入硅化物，工艺简单，技术成熟。形成的硅化物挡光层紧贴浮置扩散区表面，并超出一定区域，可有效阻止正上方和侧方的光源，达到降低寄生光响应的效果。

以上的仅为本发明的优选实施例，实施例并非用以限制本发明的保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。