动态随机存取存储器及其制造方法与流程

1.本发明有关于一种存储器装置，且特别是有关于一种动态随机存取存储器及其制造方法。


背景技术：

2.随着电子产品日渐小型化的趋势，对于存储器装置亦有逐渐小型化的需求。然而，随着存储器装置的小型化，提高存储器装置的良率变得更为困难。
3.举例而言，在一个具有埋入式字线的动态随机存取存储器(dynamic random access memory,dram)中，通常会在相邻的埋入式字线之间形成与位线电性连接的位线接触结构。在形成位线接触孔的光刻制造工艺中，若位线接触孔的尺寸太小，则可能无法完全曝光。因此，将导致位线接触结构无法形成或是失效。如此一来，会降低存储器装置的良率。另一方面，若位线接触孔的尺寸太大，则相邻的位线接触孔可能会彼此相连而造成短路。如此一来，也会降低存储器装置的良率。再者，上述位线接触结构发生失效或短路的位置无法预期。因此，当临界尺寸很小时，用以形成位线接触孔的现有技术的光刻制造工艺会变得非常难以控制，且制造工艺的复杂度及成本均很高。随着存储器装置的小型化，上述问题会变得更加严重。
4.因此，在本技术领域中，对于且具有高良率的动态随机存取存储器及其形成方法仍有所需求。


技术实现要素：

5.本发明实施例提供一种动态随机存取存储器及其制造方法，能够降低制造工艺的复杂度及生产成本，并且改善存储器装置的良率。
6.本发明的一实施例揭示一种动态随机存取存储器，包括：埋入式字线，形成于基板的字线沟槽中，其中埋入式字线沿着第一方向延伸；第一介电层，形成于字线沟槽中，其中第一介电层位于埋入式字线之上且直接接触埋入式字线；位线，形成于基板上，其中位线沿着与第一方向垂直的第二方向延伸；位线接触结构，形成于基板上，其中位线接触结构位于位线与基板之间，其中位线接触结构的底表面高于第一介电层的顶表面。
7.本发明的一实施例揭示一种动态随机存取存储器的制造方法，包括：形成埋入式字线于基板的字线沟槽中，其中埋入式字线沿着第一方向延伸；形成第一介电层于字线沟槽中，其中第一介电层位于埋入式字线之上且直接接触埋入式字线；形成位线于基板上，其中位线沿着与第一方向垂直的第二方向延伸；形成位线接触结构于基板上，其中位线接触结构位于位线与基板之间，其中位线接触结构的底表面高于第一介电层的顶表面。
8.在本发明实施例所提供的动态随机存取存储器的制造方法中，是先形成多条平行延伸的位线接触沟槽，再自对准地形成位线接触结构于位线接触沟槽与位线交会的位置。相较于形成孔洞状的位线接触孔，本发明实施例所提供的动态随机存取存储器的制造方法可减少光掩膜的使用，且可避免在曝光步骤中发生位线接触孔的位置偏移或尺寸变异。再
者，在本发明实施例所提供的动态随机存取存储器，可精准地控制位线接触结构的位置与尺寸。因此，能够明显改善存储器装置的良率。
附图说明
9.图1为本发明一些实施例的动态随机存取存储器的上视示意图；
10.图2a、图2b、图3a、图3b、图4a、图4b、图5a、图5b、图6a、图6b、图7a、图7b、图8a、图8b、图9a、图9b、图10a及图10b为本发明一些实施例的动态随机存取存储器在制造工艺各个阶段的剖面示意图。
11.符号说明
12.100:动态随机存取存储器
13.102:基板
14.104:隔离结构
15.105:主动区
16.106:第一介电层
17.108:第一绝缘层
18.110:埋入式字线
19.110a:第一导电层
20.110b:第二导电层
21.112:保护层
22.114:第一光掩膜层
23.115:位线接触沟槽
24.116:第一光刻胶层
25.122:位线接触结构
26.122*:第一导电材料
27.132:位线
28.132a:第三导电层
29.132b:第四导电层
30.134:第二介电层
31.142:第二光掩膜层
32.144:第二光刻胶层
33.145:沟槽
34.152:绝缘衬层
35.154:第二绝缘层
36.155:凹陷部
37.162:侧壁间隔物
38.164:间隙填充层
具体实施方式
39.为使本发明的上述和其他目的、特征、优点能更明显易懂，下文特举出较佳实施
例，并配合所附图式，作详细说明如下。再者，本发明的不同范例中可能使用重复的参考符号及/或用字。这些重复符号或用字是为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。
40.在此，“约”、“大约”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内。在此给定的数量为大约的数量，意即在没有特定说明的情况下，仍可隐含“约”、“大约”的含义。
41.本发明提供一种存储器装置及其制造方法，图1为本发明一些实施例的动态随机存取存储器100的上视示意图。图2a、图3a、图4a、图5a、图6a、图7a、图8a、图9a及图10a是沿着图1的剖线aa’所绘制的剖面示意图。图2b、图3b、图4b、图5b、图6b、图7b、图8b、图9b及图10b是沿着图1的剖线bb’所绘制的剖面示意图。
42.请同时参照图1、图2a及图2b，形成隔离结构104于基板102中。在本实施例中，基板102为硅基板。基板102中可形成其他的结构。举例而言，可通过注入制造工艺在基板102中形成p型井区、n型井区或导电区(未绘示)。可使用合适的方法形成隔离结构104。在本实施例中，隔离结构104为由热氧化法所形成的氧化硅浅沟隔离结构。
43.请参照图2b，接着，形成埋入式字线110于基板102中。详细而言，可形成光掩膜层(未绘示)覆盖于基板102上，将光掩膜层及基板102图案化，以形成字线沟槽于基板102中。接着，顺应性地形成第一导电层110a于字线沟槽中。接着，形成第二导电层110b填满字线沟槽中。接着，通过回刻蚀制造工艺将第一导电层110a及第二导电层110b刻蚀成所需的厚度，如图2a所绘示。在本说明书中，将第一导电层110a及第二导电层110b合称为“埋入式字线110”。第一导电层110a的材料可包括钛、氮化钛、氮化钨、钽或氮化钽、其他合适的导电材料或上述的组合。第二导电层110b的材料可包括钨、铝、铜、金、银、上述的合金、其他合适的金属材料或上述的组合。在本实施例中，第一导电层110a为氮化钛，且第二导电层110b为钨。
44.请参照图2b，接着，将介电材料填入字线沟槽中，并通过平坦化制造工艺移除多余的介电材料，以形成第一介电层106于字线沟槽中。第一介电层106位于埋入式字线110的上且直接接触埋入式字线110。第一介电层106的材料可包括氧化物、氮化物、氮氧化物、其他合适的介电材料或上述的组合。在本实施例中，第一介电层106为氮化硅。
45.请同时参照图1、图2a及图2b，依序形成第一绝缘层108、保护层112、第一光掩膜层114及第一光刻胶层116覆盖于基板102上。接着，将第一光刻胶层116图案化，以定义出位线接触沟槽115。
46.请同时参照图1、图3a及图3b，使用经过图案化的第一光刻胶层116作为光掩膜，进行第一图案化制造工艺，以部分地移除第一绝缘层108及保护层112。在第一图案化制造工艺之后，位线接触沟槽115形成于第一绝缘层108及保护层112中，且第一光掩膜层114被完全移除。第一图案化制造工艺可为非等向性的干式刻蚀制造工艺。图2b及图3b是沿着图1的剖线bb’所绘制。换言之，图2b及图3b是对应于位线接触沟槽115的位置。因此，在第一图案化制造工艺之后，第一光掩膜层114、保护层112及第一绝缘层108皆被移除，而暴露出基板102及第一介电层106，如图3b所绘示。
47.在第一图案化制造工艺中，保护层112可避免第一绝缘层108被过度刻蚀，进而导致位线接触沟槽115的宽度被拓宽。若位线接触沟115槽的宽度太宽，则可能导致相邻的位线接触短路，进而降低存储器装置的良率。第一绝缘层108与保护层112的材料可各自独立
地包括氧化物、氮化物、氮氧化物、碳化物、其他合适的绝缘材料或上述的组合。为了避免位线接触沟槽115的宽度被拓宽，保护层112的材料不同于第一绝缘层108的材料。在本实施例中，第一绝缘层108为氮化硅，保护层112为氧化硅。第一光掩膜层114及第一光刻胶层116可各自使用合适的光掩膜材料及光刻胶材料，在此不再详述。
48.请同时参照图1、图4a及图4b，形成第一导电材料122*于基板102上，并填满位线接触沟槽115。接着，可视需要进行平坦化制造工艺(例如，化学机械研磨制造工艺)，以调整第一导电材料122*的厚度，且使第一导电材料122*具有平坦的顶表面。第一导电材料122*可包括经掺杂的多晶硅、其他合适的导电材料或上述的组合。在本实施例中，第一导电材料122*为掺杂砷的多晶硅。
49.请同时参照图1、图5a及图5b，进行刻蚀制造工艺，以移除保护层112，且进一步降低第一导电材料122*的厚度。如图5a所示，在进行此刻蚀制造工艺之后，暴露出第一绝缘层108。如图5b所示，在进行此刻蚀制造工艺之后，第一导电材料122*的顶表面低于第一绝缘层108的顶表面。换言之，在此刻蚀制造工艺之后，第一导电材料122*只存在于位线接触沟槽115中。
50.请同时参照图1、图6a及图6b，依序形成第三导电层132a、第四导电层132b、第二介电层134、第二光掩膜层142及第二光刻胶层144覆盖于基板102上。将第二光刻胶层144图案化，以定义出沟槽145。第二介电层134可为由单一材料所形成的单层结构或由多种不同材料所形成的多层结构。第二介电层134的材料可与第一介电层106的材料相同或相似。在本实施例中，第二介电层134为由氮化硅形成的单层结构。在其他实施例中，第二介电层134为由三种氮化硅形成的三层结构，且此三种氮化硅分别由不同的方法所形成(例如，化学气相沉积法、低压化学气相沉积法及原子层沉积法)。第二光掩膜层142及第二光刻胶层144可各自使用合适的光掩膜材料及光刻胶材料，在此不再详述。
51.请同时参照图1、图7a及图7b，使用经过图案化的第二光刻胶层144作为光掩膜，进行第二图案化制造工艺，以部分地移除第一导电材料122*、第三导电层132a、第四导电层132b、第二介电层134及第二光掩膜层142。在第二图案化制造工艺之后，形成多条彼此平行的位线132，并且在位线接触沟槽115与位线132交会的位置形成位线接触结构122，如图1所示。更详言之，位线132是由位于第二光刻胶层144正下方的第三导电层132a及第四导电层132b所形成。再者，位线接触结构122是由在位线接触沟槽115中且位于位线132正下方的第一导电材料122*所形成。
52.在本说明书中，将第三导电层132a及第四导电层132b合称为“位线132”。第三导电层132a的材料可与第一导电层110a的材料相同或相似。第四导电层132b的材料可与第二导电层110b的材料相同或相似。第三导电层的材料可不同于第一导电材料122*。在本实施例中，第三导电层132a为氮化钛，且第四导电层132b为钨。
53.第二图案化制造工艺可为非等向性的干式刻蚀制造工艺。在第二图案化制造工艺中，第一导电材料122*的移除速率远大于第一绝缘层108的移除速率及基板102的移除速率。因此，能够在维持第一绝缘层108及基板102的形状的前提下，而完全移除未被第二光刻胶层144覆盖的第一导电材料122*。
54.再者，为了避免发生短路，第二图案化制造工艺的刻蚀深度比位线接触结构122的深度更深。请参照图7a，在第二图案化制造工艺之后，形成凹陷部155于基板中且相邻于位
线132。上述凹陷部155具有阶梯状的剖面轮廓，且凹陷部155的底表面低于位线接触结构122的底表面。请参照图7b，在第二图案化制造工艺之后，第一介电层106的顶表面低于基板102的顶表面，且位线接触结构122的底表面高于第一介电层106的顶表面。如此一来，可确保相邻的位线接触结构122彼此完全隔开，而不会发生短路。
55.请同时参照图1、图8a及图8b，顺应性地形成绝缘衬层152覆盖基板102、位线接触结构122、位线132及第二介电层134。接着，顺应性地形成第二绝缘层154覆盖绝缘衬层152，且填满凹陷部155。绝缘衬层152及第二绝缘层154的材料可各自独立地包括氧化物、氮化物、氮氧化物、碳化物、其他合适的绝缘材料或上述的组合。在本实施例中，绝缘衬层152为氮氧化硅，第二绝缘层154为氮化硅。
56.请同时参照图1、图9a及图9b，进行刻蚀制造工艺，以移除部分的第二绝缘层154，且暴露出绝缘衬层152。在此刻蚀制造工艺中，第二绝缘层154的移除速率远大于绝缘衬层152的移除速率。因此，能够在维持绝缘衬层152的形状的前提下，而移除位于凹陷部155以外的第二绝缘层154。在此刻蚀制造工艺之后，第二绝缘层154仍填满凹陷部155，以确保相邻的位线接触结构122彼此绝缘。
57.请同时参照图1、图10a及图10b，进行回刻蚀制造工艺，以移除第一绝缘层108，且移除部分的绝缘衬层152、第二绝缘层154。在此回刻蚀制造工艺之后，暴露出第二介电层134，且第二绝缘层154的一部分从凹陷部155向上突出。接着，顺应性地形成侧壁间隔物162于绝缘衬层152的侧壁上。接着，形成间隙填充层164覆盖基板102且填满绝缘衬层152之间的间隙(或沟槽)。接着，进行平坦化制造工艺，以使绝缘衬层152、侧壁间隔物162及间隙填充层164的顶表面彼此齐平。
58.侧壁间隔物162可为由单一材料所形成的单层结构或由多种不同材料所形成的多层结构。侧壁间隔物162的材料可包括氧化物、氮化物、氮氧化物、其他合适的介电材料或上述的组合。在本实施例中，侧壁间隔物162为由氧化硅形成的单层结构。可使用旋转涂布制造工艺将流动性较佳的前驱物涂布于基板102上。之后，利用光能或热能，将此前驱物固化，以形成间隙填充层164。间隙填充层164的材料可包括氧化物、其他合适的介电材料或上述的组合。在本实施例中，间隙填充层164为旋涂玻璃。之后，可进行其他现有技术的制造工艺，以完成动态随机存取存储器100，在此不再详述。
59.在本实施例所提供的动态随机存取存储器100的制造方法中，是先形成多条平行延伸的位线接触沟槽，再自对准地形成位线接触结构于位线接触沟槽与位线交会的位置。这样的方法能够明显改善存储器装置的良率，并且可降低制造工艺的复杂度及生产成本。
60.更详言之，在一些现有方法中，通常会在预定的位置形成多个不连续的位线接触孔，再将导电材料填入位线接触孔中，以形成位线接触结构。然而，位线接触孔的尺寸很小且是密集地排列。在光刻制造工艺的曝光步骤中很容易发生位线接触孔的位置偏移或尺寸变异。若是位线接触孔的尺寸太大，则相邻的位线接触孔容易彼此相连。如此将导致相邻的位线接触结构之间发生短路，进而降低存储器装置的良率。另一方面，若是位线接触孔的尺寸太小而无法完全曝光，则可能无法形成位线接触结构，或是所形成的位线接触结构无法直接接触基板的主动区(亦即，位线接触结构失效)，也会降低存储器装置的良率。换言之，若是采取这种现有方法，则容易降低存储器装置的良率。
61.再者，在另一些现有方法中，是使用两次曝光的方式形成多个不连续的位线接触
孔。更详言之，在这种现有方法中，是先进行第一曝光步骤，形成沿着第二方向延伸的第一沟槽。接着，再进行第二曝光沿着第二方向(例如，第二方向通常是垂直于第一方向)延伸的第二沟槽。之后，再进行刻蚀制造工艺，以在第一沟槽与第二沟槽交会的位置形成位线接触孔。然而，这种现有方法必须使用至少两道光掩膜才能形成多个不连续的位线接触孔。因此，相较于本发明实施例所提供的动态随机存取存储器的制造方法，若是采取这种现有方法，则必须增加至少一道光掩膜。如此一来，将增加制造工艺的复杂度及生产成本。
62.在本发明实施例所提供的动态随机存取存储器的制造方法中，是先形成多条平行延伸的位线接触沟槽115，并将第一导电材料122*填入位线接触沟槽115。相较于孔洞状的位线接触孔，位线接触沟槽115的位置与尺寸比较容易精准地控制。再者，相较于孔洞状的位线接触孔，在位线接触沟槽115中填入第一导电材料122*，也是比较容易的。因此，能够精准地控制第一导电材料122*的位置与尺寸。如此一来，可避免上述短路或失效的问题。换言之，本发明实施例所提供的动态随机存取存储器的制造方法可明显提高存储器装置的良率。
63.此外，在本发明实施例所提供的动态随机存取存储器的制造方法中，是在具有特定形状(即，对应于位线接触沟槽115的形状)的第一导电材料122*上形成第二导电材料(即，位线132的第三导电层132a及/或第四导电层132b)，然后在第二图案化制造工艺中同时刻蚀第一导电材料及第二导电材料。换言之，本发明实施例所提供的动态随机存取存储器的制造方法，只需使用一道光掩膜，即可同时形成位线132及位线接触结构122。因此，相较于上述的现有技术，本发明实施例所提供的动态随机存取存储器的制造方法可减少一道光掩膜的使用，进而降低制造工艺的复杂度及生产成本。
64.请同时参照图1、图10a及图10b，在一些实施例中，提供一种动态随机存取存储器100。动态随机存取存储器100包括埋入式字线110、第一介电层106、位线132及位线接触结构122。埋入式字线110及第一介电层106形成于基板102的字线沟槽中。第一介电层106形成于埋入式字线110之上且直接接触埋入式字线110。位线132形成于基板102上。位线接触结构122形成于基板102上，且位于位线132与基板102之间。第一介电层106的顶表面低于基板102的顶表面，且位线接触结构122的底表面高于第一介电层106的顶表面。
65.请参照图3b，在第一图案化制造工艺之后，第一介电层106的顶表面低于基板102的顶表面。亦即，暴露出基板102的表面。如此可使后续形成的122位线接触结构122直接接触基板102的主动区105，而可进一步改善存储器装置的良率。
66.图1为本发明一些实施例的动态随机存取存储器100的上视示意图。为了简化图式，在图1中仅绘示主动区105、埋入式字线110、位线接触沟槽115、位线132及位线接触结构122。在图1中，主动区105实质上为基板102的部分区域(例如，经过p型掺质或n型掺质掺杂的区域)，因此，以虚线绘制主动区105。在图1中，位线接触沟槽115并不存在于图10a或图10b的结构中，因此，也以虚线绘制位线接触沟槽115。在图1中，位线接触结构122是夹设于位线132与基板102之间，因此，为了容易辨别位线接触结构122，以虚线标示出位线接触结构122的位置与形状。
67.请参照图1，多条埋入式字线110彼此平行且沿着第一方向延伸(例如，在图1中的垂直方向)。多条位线132彼此平行且沿着与第一方向垂直的第二方向延伸。多条位线接触沟槽115彼此平行且沿着第三方向延伸。此第三方向不同于上述第一方向及第二方向。因
此，位线接触结构122在上视图中为平行四边形，如图1所绘示。多个主动区105彼此平行且沿着第四方向延伸。此第三方向不同于上述第一方向、第二方向及第三方向。为了提高位线接触结构122的排列密度，可将第三方向与第二方向之间的夹角设定在合适的范围。在一些实施例中，第三方向与第二方向之间包括一夹角，且此夹角为10度至80度的锐角。在另一些实施例中，上述夹角为30度至60度的锐角。
68.综上所述，在本发明实施例所提供的动态随机存取存储器的制造方法中，可精准地控制位线接触沟槽115的位置与尺寸，进而可避免位线接触结构发生短路或失效。因此，本发明实施例所提供的动态随机存取存储器的制造方法可明显提高存储器装置的良率。再者，在本发明实施例所提供的动态随机存取存储器的制造方法中，可在同一个图案化制造工艺中同时形成位线及位线接触结构。因此，可减少一道光掩膜的使用，进而降低制造工艺的复杂度及生产成本。此外，本发明实施例所提供的动态随机存取存储器的制造方法可轻易地整合至既有的制造工艺中，而不需额外更换或修改生产设备。
69.虽然本发明已以多个较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中技术人员在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视权利要求范围所界定者为准。