1.一种半导体装置，具备：
衬底；
第1及第2半导体层，在与所述衬底的表面垂直的第1方向延伸；
第1及第2插塞，分别设置在所述第1及第2半导体层上；
连接配线，具有处于与所述第1及第2插塞的上表面相同的高度的上表面、及处于与所述第1及第2插塞的下表面相同的高度的下表面；
第1配线，设置在所述第1插塞及所述连接配线上；以及
第2配线，设置在所述第2插塞及所述连接配线上。
2.根据权利要求1所述的半导体装置，其中
所述第1配线经由第3插塞设置在所述第1插塞上，经由第4插塞设置在所述连接配线上，
所述第2配线经由第5插塞设置在所述第2插塞上，经由第6插塞设置在所述连接配线上。
3.根据权利要求1所述的半导体装置，其中所述第1插塞、所述第2插塞、及所述连接配线由相同的材料形成。
4.根据权利要求1所述的半导体装置，其中
所述第1及第2配线在与所述衬底的表面平行的第2方向延伸，
所述第2配线设置在所述第1配线的所述第2方向。
5.根据权利要求1所述的半导体装置，其进而具备交替地设置在所述衬底的上方的多个电极层与多个绝缘层，
所述第1及第2半导体层设置在所述多个电极层及所述多个绝缘层内。
6.根据权利要求1所述的半导体装置，其进而具备设置在所述第1及第2半导体层之间的第7插塞。
7.根据权利要求6所述的半导体装置，其进而具备交替地设置在所述衬底的上方的多个第1绝缘层与多个第2绝缘层，
所述第7插塞设置在所述多个第1绝缘层及所述多个第2绝缘层内。
8.根据权利要求6或7所述的半导体装置，其中所述连接配线以绕过所述第7插塞上的构造物的方式将所述第1配线与所述第2配线电连接。
9.根据权利要求1至4中任一项所述的半导体装置，其进而具备：
多个第1电极层，设置在所述衬底的上方；
多个第1绝缘层，设置在所述衬底的上方；
多个第2绝缘层，在所述衬底的上方与所述多个电极层交替地设置，且在所述衬底的上方与所述多个第1绝缘层交替地设置；
第2电极层，设置在所述衬底与所述多个第1电极层之间；
第3配线，设置在所述衬底与所述多个第1绝缘层之间；以及
第7插塞，设置在所述第1及第2半导体层之间；
所述第1及第2半导体层分别介隔第1及第2电荷储存层设置在所述多个第1电极层及所述多个第2绝缘层内，且电连接于所述第2电极层，
所述第7插塞设置在所述多个第1绝缘层及所述多个第2绝缘层内，且电连接于所述第3配线。
10.根据权利要求1至7中任一项所述的半导体装置，其中所述第1配线、所述第2配线、及所述连接配线作为位线发挥功能。
11.一种半导体装置的制造方法，包含：
形成在与衬底的表面垂直的第1方向延伸的第1及第2半导体层；
在所述第1及第2半导体层上分别形成第1及第2插塞；
形成具有处于与所述第1及第2插塞的上表面相同的高度的上表面、及处于与所述第1及第2插塞的下表面相同的高度的下表面的连接配线；
在所述第1插塞及所述连接配线上形成第1配线；以及
在所述第2插塞及所述连接配线上形成第2配线。
12.根据权利要求11所述的半导体装置的制造方法，其中同时形成供嵌埋所述第1插塞的孔、供嵌埋所述第2插塞的孔、及供嵌埋所述连接配线的槽。
13.根据权利要求11或12所述的半导体装置的制造方法，其中所述第1插塞、所述第2插塞、及所述连接配线是将同一配线层分断形成。
14.一种半导体装置的制造方法，包含：
形成在与衬底的表面垂直的第1方向延伸的第1及第2半导体层；
在所述第1及第2半导体层上形成配线层；
将所述配线层分断，形成所述第1半导体层上的第1插塞、所述第2半导体层上的第2插塞、及连接配线；
在所述第1插塞及所述连接配线上形成第1配线；以及
在所述第2插塞及所述连接配线上形成第2配线。