半导体器件及其制备方法与流程

1.本公开涉及半导体生产工艺领域，特别涉及一种半导体器件及其制备方法。


背景技术：

2.动态随机存取存储器(dynamic random access memory，简称dram)目前被广泛使用于各种电子设备中。动态随机存取存储器(dram)由许多重复的存储单元(cell)组成，每一个存储单元主要由一个晶体管与一个由晶体管所操控的电容器所构成，且存储单元会排列成阵列形式，每一个存储单元通过字线(word line，简写为wl)与位线(bit line，简写为bl)彼此电性连接。其中晶体管的栅极结构包括金属栅极，在对金属栅极钝化处理(例如在金属栅极表面形成一层氧化物薄膜等)后会进行气体合金化处理，相当于退火的过程，可以使金属再结晶，同时气体进入到栅极下部的氧化硅界面对悬挂键进行处理。
3.但是，合金化处理过程中的气体一部分会渗透到其他膜层，导致电容器漏电，影响电容器的性能，从而使得dram的性能降低。
4.公开内容
5.本公开的主要目的在于提供一种半导体器件及其制备方法，在合金化过程中采用惰性气体，避免活跃气体的使用导致的部分气体渗透到其他膜层使得电容器漏电，从而提高半导体器件的性能。
6.为了实现上述目的，本发明所采用的技术方案如下：
7.根据一个或多个实施例，一种半导体器件的制备方法，包括以下步骤：
8.提供一半导体衬底，在半导体衬底上形成多个栅极结构，栅极结构含有金属材料；
9.将形成有栅极结构的半导体器件置于腔室中，升高腔室内的温度至一预设温度，向腔室中通入反应气体，所述反应气体为氮气，并保持预设时间以完成合金化处理。
10.根据一个或多个实施例，一种半导体器件，采用如上所述的制备方法制备得到。
11.与现有技术相比，本公开达到了以下技术效果：
12.采用氮气进行合金化处理，避免了活跃气体的部分气体渗透到其他膜层使得电容器漏电，从而提高半导体结构的性能；同时，能够改善半导体器件的制备设备的作动速度，以及改善合金化过程中的反应速度。
附图说明
13.通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本公开的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
14.图1示出了本公开实施例合金化过程采用h2+n2的流程示意图。
15.图2示出了本公开实施例半导体器件的制备方法流程示意图。
16.图3示出了本公开实施例合金化过程采用n2的流程示意图。
具体实施方式
17.以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
18.在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
19.在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
20.图1示出了本公开实施例合金化过程采用h2+n2的流程示意图。如图1所示，合金化过程包括以下步骤：
21.将形成有栅极结构的半导体器件置于腔室中，栅极结构含有金属材料，向室内通入氮气n2，对半导体器件进行烘烤；
22.检查腔室是否有漏气情况；
23.升高腔室内的温度，即腔室内进行升温，升温至一预设温度；
24.向腔室内通入氢气h2与氮气n2的混合气体，对半导体器件进行烘烤；
25.降低腔室内的温度，即腔室内进行降温，降温至一预设温度；
26.检查腔室是否有漏气情况。
27.在上述合金化过程中，腔室内通入了氢气h2，氢气属于活跃的气体，可以渗透到半导体器件的不同膜层，容易造成半导体器件的电容器漏电，为此，要优化通入腔室的气体。
28.图2示出了本公开实施例半导体器件的制备方法流程示意图。如图2所示，半导体器件的制备方法包括以下步骤：
29.提供一半导体衬底，在半导体衬底上形成多个栅极结构。半导体衬底可以是本领域技术人员熟知的任何用以承载半导体集成电路组成元件的底材，例如绝缘体上硅(silicon-on-insulator，soi)、体硅(bulk silicon)、锗、锗硅、砷化镓或者绝缘体上锗等。多个栅极结构在半导体衬底上呈阵列分布，在一些实施例中，栅极结构为埋入式栅极，具体地，埋入式栅极的形成步骤包括：
30.在半导体衬底上形成栅极沟槽，例如，结合清洗、热氧化工艺、光刻胶涂覆、曝光、显影、cvd、刻蚀等工艺在半导体衬底上形成栅极沟槽。
31.在栅极沟槽的侧壁和底壁上依次形成氧化层和阻挡层，其中，氧化层可以是氧化硅sio2、氮氧化硅、金属氧化物等中的至少一种，优选氧化硅，形成手段可以是热氧化(干氧或湿氧)工艺、化学气相沉积、原子层沉积等工艺。阻挡层可以是氮化钛tin或氮化铝钛tialn，可采用物理气相沉积、化学气相沉积、原子层沉积等工艺；在这一步完成后可任选地进行rtn(快速热氮化)处理，以增强阻挡层的致密度，rtn处理可采用为氮气n2或氨气nh3等常见的气体。
32.在栅极沟槽中填充金属栅极，金属栅极可以采用包括al、w、cu和/或其他合适的金属材料。
33.将形成有栅极结构的半导体器件置于腔室中，通常为沉积炉或者单一腔室设备，升高腔室内的温度，即腔室内进行升温，升温至第一预设温度，向腔室中通入反应气体，反应气体为氮气，并保持预设时间以完成合金化处理。
34.在该步骤中，腔室内只通入氮气，避免了氢气渗透到半导体器件的栅极结构下面的膜层，减少电容器漏电现象的发生。在某些实施例中，通入反应气体时还通入惰性气体，优选地，惰性气体可以是ar等，也就是说，通入腔室的反应可以是单一的氮气气体，也可以是氮气与惰性气体的混合。另外，向腔室内通入上述的反应气体之前还可以通入氮气进行预处理，完成合金化处理后半导体器件可以通入氮气，使其在氮气环境中自然冷却。需要说明的是，预设时间是指足以修复栅极结构的界面缺陷的时长，或者综合成本、效率等因素考虑选择更经济的处理时间，此处温度时间需要根据不同的产品和工艺需求来确定，例如温度可以为350度-450度左右。图3示出了本公开实施例合金化过程采用n2的流程示意图，如图3所示，反应气体选择了采用氮气，如图3所示的合金化处理过程与图1所示的合金化处理过程相比，在减少电容器漏电的同时，还改善了设备的作动速度以及反应速度。
35.在金属栅极表面形成氧化物薄膜，以起到钝化作用，或者采用其他具有良好钝化作用的薄膜隔离。
36.之后继续半导体器件的加工工序，例如形成隔离层、制作导电接触结构等常规工序。
37.在本公开中，进行合金化的设备可以为单独设备、连续设备或者批处理设备。其中，单独设备是指对单一元器件进行处理的设备，连续设备是指对元器件连续进行多个工序的设备，批处理设备是指能够对多个元器件同时进行处理的设备。
38.本公开还提供了一种半导体器件，其采用上述的制备方法制得，本公开的半导体器件可以但不限于为存储器、逻辑器件，存储器可以为动态随机存储器dram、闪存器，闪存器比如为与非门型闪存。
39.在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
40.以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。