一种半导体器件的制作方法

1.本发明涉及半导体技术领域，尤其涉及一种半导体器件。


背景技术：

2.近年来发展迅速的磁性随机存储器mram(magnetic random access memory，一种非易失性的磁性随机存储器)具有优异的特性。其克服了sram(static random-access memory，静态随机存取存储器)面积大、尺寸微缩后漏电大的缺点；其还克服了dram(dynamic random access memory，动态随机存取存储器)需要一直进行数据刷新，功耗大的缺点。磁性随机存储器mram相对flash memory(闪存)，其读写时间和可读写次数优越几个数量级。
3.磁隧道结(magnetic tunnel junction，mtj)作为mram中信息存储的载体，使用磁隧道结的自由层和参考层相对磁化状态记录信息。在当前工艺条件下磁隧道结虽然具有多项显著优点，但当前mram存储器的核心存储单元普遍采用具有垂直磁化特性的磁性隧道结，其产生0、1态的原理为器件磁矩方向的不同，因此，其易受外部磁场的干扰。


技术实现要素：

4.本发明提供了一种半导体器件，用于提高磁屏蔽效果，同时简化工艺。
5.本发明提供了一种半导体器件，该半导体器件包括一衬底，在衬底上设置有第一导电结构图案、以及位于第一导电结构图案上方的磁隧道结阵列，其中，磁隧道结阵列包含多个阵列排列的磁隧道结，且每个磁隧道结通过第一接触塞与第一导电结构图案电连接。在衬底上还设置有第二导电结构图案，第二导电结构图案位于磁隧道结阵列上方的第二导电结构图案，且每个磁隧道结通过第二接触塞与第二导电结构图案电连接。其中，第一导电结构图案、第二导电结构图案、第一接触塞及第二接触塞中的部分或全部结构中包含有磁屏蔽材料。
6.在上述的方案中，通过在磁隧道结阵列下方和上方的第一导电结构图案、第二导电结构图案、第一接触塞及第二接触塞中的部分或全部结构中包含有磁屏蔽材料，在每个磁隧道结附近区域都有磁屏蔽材料进行磁屏蔽，从而能够提高对每个磁隧道结进行磁屏蔽的效果。且可以在加工导电结构图案和接触塞时，将磁屏蔽材料加入其内，从而能够简化加工工艺。
7.在一个具体的实施方式中，第一导电结构图案为底金属层阵列，其中，底金属层阵列包含多个与多个磁隧道结一一对应的底金属层，且每个底金属层通过第一接触塞与对应的磁隧道结电连接。在衬底上还设置有晶体管阵列，且晶体管阵列位于底金属层阵列的下方。晶体管阵列包含多个与多个底金属层一一对应的晶体管，且每个晶体管的漏极通过第三接触塞与对应的底金属层电连接。底金属层阵列中的每个底金属层为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层。通过在距离每个磁隧道结距离较近的底金属层上加入磁屏蔽材料，以提高对每个磁隧道结进行磁屏蔽的效果。
8.在一个具体的实施方式中，衬底中还设置有字线图案，字线图案位于晶体管阵列的上方，且位于底金属层阵列的下方。字线图案包含多根平行排列并沿第一方向延伸的字线，晶体管阵列中的每个晶体管的栅极通过第四接触塞与一根字线电连接。字线图案中的每根字线为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层。通过在字线图案中也加入磁屏蔽材料，以进一步提高对每个磁隧道结进行磁屏蔽的效果。且可以在加工字线时，将磁屏蔽材料加入其内，从而简化工艺。
9.在一个具体的实施方式中，第二导电结构图案为位线图案，位线图案包含多根平行排列且沿第二方向延伸的位线，且第一方向与第二方向不平行；每根磁隧道结通过第二接触塞与一根位线电连接。且位线图案中的每根位线为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层。通过在距离磁隧道结距离较近的位线上也加入磁屏蔽材料，从而提高磁屏蔽效果。
10.在一个具体的实施方式中，衬底上还设置有环绕在磁隧道结四周的冗余结构，每个冗余结构包括上下依次排布的至少两层冗余层。任意相邻的两层冗余层间隔设置，且在任意相邻的两层冗余层之间连接有冗余接触塞。其中，每层冗余层均为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层；冗余接触塞的材料为磁屏蔽材料。通过在磁隧道结四周设置有包含有磁屏蔽材料的冗余结构，使得磁屏蔽的面积大于磁隧道结阵列的面积，提高磁屏蔽效果。
11.在一个具体的实施方式中，至少两层冗余层中位于最下层的冗余层与底金属层图案位于同一层，位于最上层的冗余层与位线图案位于同一层。通过使冗余结构中的冗余层都位于位线图案和底金属层之间的区域，将磁隧道结阵列围在一个较小的空间内，从而提高磁屏蔽效果。
12.在一个具体的实施方式中，衬底中还设置有源极线图案，源极线图案位于晶体管的上方，且位于字线图案的下方。源极线图案包含多根平行排列且沿第三方向延伸的源极线，每个晶体管的源极通过第五接触塞与一根源极线电连接。且源极线图案中的每根源极线为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层。通过在源极线图案中也加入磁屏蔽材料，以进一步提高对每个磁隧道结进行磁屏蔽的效果。且可以在加工源极线时，将磁屏蔽材料加入其内，从而简化工艺。
13.在一个具体的实施方式中，复合材料层还包含有夹设在磁屏蔽材料层和低电阻率材料层之间的阻挡层，以防止磁屏蔽材料层和低电阻率材料层之间相互渗透，从而影响各自的性能。
14.在一个具体的实施方式中，第一接触塞、第二接触塞、第三接触塞、第四接触塞、第五接触塞中的部分或全部接触塞的材料为低电阻率材料或，能够保证接触塞的导电性能，减少缺陷产生。
15.在一个具体的实施方式中，第一接触塞、第二接触塞、第三接触塞、第四接触塞、第五接触塞中的部分或全部接触塞的材料为磁屏蔽材料，能够进一步提高磁屏蔽效果。
16.在一个具体的实施方式中，磁屏蔽材料为铁、钴、镍中的一种材料或几种材料，低电阻率材料为铜、钨、铝中的一种材料或几种材料。以提高磁屏蔽效果，提高导电结构的导电效果。
17.在一个具体的实施方式中，半导体器件为mram，以提高mram的磁屏蔽效果。
附图说明
18.图1为本发明实施例提供的一种半导体器件的剖视图；
19.图2为本发明实施例提供的一种半导体器件的俯视图；
20.图3为本发明实施例提供的另一种半导体器件的剖视图；
21.图4为本发明实施例提供的另一种半导体器件的剖视图；
22.图5a为本发明实施例提供的一种加工接触塞及线结构的其中一步的剖视图；
23.图5b为本发明实施例提供的一种加工接触塞及线结构的另一步的剖视图；
24.图5c为本发明实施例提供的一种加工接触塞及线结构的另一步的剖视图；
25.图5d为本发明实施例提供的一种加工接触塞及线结构的另一步的剖视图；
26.图5e为本发明实施例提供的一种加工接触塞及线结构的另一步的剖视图；
27.图6a为本发明实施例提供的另一种加工接触塞及线结构的另一步的剖视图；
28.图6b为本发明实施例提供的另一种加工接触塞及线结构的另一步的剖视图；
29.图6c为本发明实施例提供的另一种加工接触塞及线结构的另一步的剖视图；
30.图7a为本发明实施例提供的另一种加工接触塞及线结构的其中一步的剖视图；
31.图7b为本发明实施例提供的另一种加工接触塞及线结构的另一步的剖视图；
32.图7c为本发明实施例提供的另一种加工接触塞及线结构的另一步的剖视图；
33.图7d为本发明实施例提供的另一种加工接触塞及线结构的另一步的剖视图；
34.图7e为本发明实施例提供的另一种加工接触塞及线结构的另一步的剖视图。
35.附图标记：
36.10-衬底
ꢀꢀ
11-介质层20-磁隧道结
ꢀꢀ
21-底电极
ꢀꢀ
22-顶电极
37.31-第一导电结构
ꢀꢀ
32-第二导电结构
ꢀꢀ
33-字线
ꢀꢀ
34-源极线
38.41-第一接触塞
ꢀꢀ
42-第二接触塞
ꢀꢀ
43-第三接触塞
ꢀꢀ
44-第四接触塞
39.45-第五接触塞 50-冗余结构
ꢀꢀ
51-冗余层
ꢀꢀ
52-冗余接触塞
具体实施方式
40.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
41.为了方便理解本发明实施例提供的半导体器件，下面首先说明一下本发明实施例提供的半导体器件的应用场景，该半导体器件为采用磁隧道结作为存储阵列的存储器中。下面结合附图对该半导体器件进行详细的叙述。
42.参考图1及图2，本发明实施例提供的半导体器件包括一衬底10，在衬底10上设置有第一导电结构31图案、以及位于第一导电结构31图案上方的磁隧道结20阵列，其中，磁隧道结20阵列包含多个阵列排列的磁隧道结20，且每个磁隧道结20通过第一接触塞41与第一导电结构31图案电连接。在衬底10上还设置有第二导电结构32图案，第二导电结构32图案位于磁隧道结20阵列上方的第二导电结构32图案，且每个磁隧道结20通过第二接触塞42与第二导电结构32图案电连接。其中，第一导电结构31图案、第二导电结构32图案、第一接触塞41及第二接触塞42中的部分或全部结构中包含有磁屏蔽材料。具体的，可以只有第一导
电结构31图案包含有磁屏蔽材料，也可以只有第二导电结构32图案包含有磁屏蔽材料，还可以只有第一接触塞41包含有磁屏蔽材料，还可以只有第二接触塞42包含有磁屏蔽材料。当然，还可以在第一导电结构31图案、第二导电结构32图案、第一接触塞41、第二接触塞42中的任意两个结构中包含有磁屏蔽材料，还可以在第一导电结构31图案、第二导电结构32图案、第一接触塞41、第二接触塞42中的任意三个结构中包含有磁屏蔽材料，还可以在第一导电结构31图案、第二导电结构32图案、第一接触塞41、第二接触塞42中的全部结构中均包含有磁屏蔽材料。其中，每个结构包含有磁屏蔽材料可以是该结构的材料全部由磁屏蔽材料组成，还可以是该结构的材料中包含有部分磁屏蔽材料。
43.在上述的方案中，通过在磁隧道结20阵列下方和上方的第一导电结构31图案、第二导电结构32图案、第一接触塞41及第二接触塞42中的部分或全部结构中包含有磁屏蔽材料，在每个磁隧道结20附近区域都有磁屏蔽材料进行磁屏蔽，从而能够提高对每个磁隧道结20进行磁屏蔽的效果。且可以在加工导电结构图案和接触塞时，将磁屏蔽材料加入其内，从而能够简化加工工艺。下面结合附图对上述各个结构进行详细的介绍。
44.在设置衬底10时，参考图1，衬底10作为支撑各个结构的载体，还具有隔离各个导电结构的介质层11。在确定半导体器件时，该半导体器件可以为包含有磁隧道结20阵列的mram，以提高mram的磁屏蔽效果。当然，该半导体器件还可以为其他包含有磁隧道结20阵列的存储器。
45.在设置第一导电结构31图案时，参考图1，第一导电结构31图案可以为底金属层阵列，其中，底金属层阵列包含多个与多个磁隧道结20一一对应的底金属层，且每个底金属层通过第一接触塞41与对应的磁隧道结20电连接。具体实现第一导电结构31图案通过第一接触塞41与磁隧道结20电连接时，第一导电图案通过第一接触塞41与底电极21电连接，底电极21与磁隧道结20接触，从而实现第一导电结构31图案与磁隧道结20的电连接。在衬底10上还设置有晶体管阵列(图中未示出)，且晶体管阵列位于底金属层阵列的下方。晶体管阵列包含多个与多个底金属层一一对应的晶体管，且每个晶体管的漏极通过第三接触塞43与对应的底金属层电连接。底金属层阵列中的每个底金属层为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层。通过在距离每个磁隧道结20距离较近的底金属层上加入磁屏蔽材料，以提高对每个磁隧道结20进行磁屏蔽的效果。
46.需要解释的是，本文中的低电阻率材料是指电阻率小于设定值的材料，具体确定设定值时，设定值的大小具体与加工工艺、产品要求等多个因素有关。在具体选择底电阻率材料时，低电阻率材料可以为铜、钨、铝中的一种材料或几种材料，以提高导电结构的导电效果。对应的，低电阻率材料层指的是由低电阻率材料组成的层结构。在确定磁屏蔽材料时，磁屏蔽材料可以为铁、钴、镍中的一种材料或几种材料，以提高磁屏蔽效果。当然，磁屏蔽材料还可以选择其他具有磁屏蔽效果的材料。
47.在具体设置底金属层阵列中的每个底金属层时，参考图1，底金属层可以为复合材料层，复合材料层包含有磁屏蔽材料层和低电阻率材料层。具体的，可以使磁屏蔽材料层位于低电阻率材料层的上方，使磁屏蔽材料层设置在距离磁隧道结20更近的位置，以提高磁屏蔽效果。当然，还可以使磁屏蔽材料层设置在低电阻率材料层的下方。还可以使复合材料层包含有阻挡层，阻挡层夹设在磁屏蔽材料层和低电阻率材料层之间，防止两层材料层之间相互渗透，从而防止影响各自的性能。阻挡层的材料可以为ta、tan、ti、tin等。另外，参考
图3，底金属层还可以全部由磁屏蔽材料层组成，以增加磁屏蔽材料层的厚度，提高磁屏蔽效果。同时由于磁屏蔽材料层也能够导电，从而不影响正常的电学功能。如图1及图4所示，可以使第一接触塞41和第三接触塞43的材料均为低电阻率材料，以提高导电效果，防止发生电学缺陷。当然，参考图3，还可以使第一接触塞41和第三接触塞43中的部分或全部接触塞的材料为磁屏蔽材料，以提高磁屏蔽效果。具体的，可以使第一接触塞41的材料为低电阻率材料，第三接触塞43的材料为磁屏蔽材料；可以使第一接触塞41的材料为磁屏蔽材料，第三接触塞43的材料为低电阻率材料；还可以使第一接触塞41及第三接触塞43的材料均为磁屏蔽材料。当然，上述的第一导电结构31图案还可以为其他的导电结构图案。
48.参考图4，在衬底10中还可以设置有字线33图案，字线33图案位于晶体管阵列的上方，且位于底金属层阵列的下方。字线33图案包含多根平行排列并沿第一方向延伸的字线33，晶体管阵列中的每个晶体管的栅极通过第四接触塞44与一根字线33电连接。字线33图案中的每根字线33为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层。通过在字线33图案中也加入磁屏蔽材料，以进一步提高对每个磁隧道结20进行磁屏蔽的效果。且可以在加工字线33时，将磁屏蔽材料加入其内，从而简化工艺。在具体设置每根字线33时，参考图4，可以使每根字线33由包含有磁屏蔽材料层和低电阻率材料层的复合材料层，具体的，可以使磁屏蔽材料层叠设在低电阻率材料层上方，使磁屏蔽材料层距离磁隧道结20的距离更近，提高磁屏蔽效果。当然，还可以使磁屏蔽材料层位于低电阻率材料层的下方。还可以使复合材料层包含有阻挡层，阻挡层夹设在磁屏蔽材料层和低电阻率材料层之间，防止两层材料层之间相互渗透，从而防止影响各自的性能。当然，每根字线33还可以全部由磁屏蔽材料层组成，以增加磁屏蔽材料层的厚度，提高磁屏蔽效果。同时由于磁屏蔽材料层也能够导电，从而不影响正常的电学功能。参考图4，第四接触塞44的材料可以为低电阻率材料，以提高导电效果，防止发生电学缺陷。当然，第四接触塞44的材料还可以为磁屏蔽材料，以提高磁屏蔽效果。
49.在设置第二导电结构32图案时，参考图1、图2及图4，第二导电结构32图案可以为位线图案，位线图案包含多根平行排列且沿第二方向延伸的位线，且第一方向与第二方向不平行。每根磁隧道结20通过第二接触塞42与一根位线电连接，具体的，每根磁隧道结20与顶电极22接触，顶电极22通过第二接触塞42与一根位线电连接，从而实现每根磁隧道结20与位线图案的电连接。
50.可以使位线图案中的每根位线为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层。通过在距离磁隧道结20距离较近的位线上也加入磁屏蔽材料，从而提高磁屏蔽效果。在具体设置每根位线时，参考图1，可以使每根位线由包含有磁屏蔽材料层和低电阻率材料层的复合材料层，具体的，可以使磁屏蔽材料层叠设在低电阻率材料层上方。当然，还可以使磁屏蔽材料层位于低电阻率材料层的下方，使磁屏蔽材料层距离磁隧道结20的距离更近，提高磁屏蔽效果。还可以使复合材料层包含有阻挡层，阻挡层夹设在磁屏蔽材料层和低电阻率材料层之间，防止两层材料层之间相互渗透，从而防止影响各自的性能。当然，参考图3，每根位线还可以全部由磁屏蔽材料层组成，以增加磁屏蔽材料层的厚度，提高磁屏蔽效果。同时由于磁屏蔽材料层也能够导电，从而不影响正常的电学功能。参考图1、图3及图4，第二接触塞42的材料可以为低电阻率材料，以提高导电效果，防止发生电学缺陷。当然，第二接触塞42的材料还可以为磁屏蔽材料，以提高磁屏蔽效果。
51.参考图1、图2、图3及图4，还可以在衬底10上设置有环绕在磁隧道结20四周的冗余结构50，每个冗余结构50包括上下依次排布的至少两层冗余层51。任意相邻的两层冗余层51间隔设置，且在任意相邻的两层冗余层51之间连接有冗余接触塞52。其中，每层冗余层51均为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层；冗余接触塞52的材料为磁屏蔽材料。通过在磁隧道结20四周设置有包含有磁屏蔽材料的冗余结构50，使得磁屏蔽的面积大于磁隧道结20阵列的面积，提高磁屏蔽效果。
52.具体确定冗余层51的层数时，冗余层51的层数可以为如图1所示出的两层，冗余层51的层数还可以为3层、4层、5层等。至少两层冗余层51由下向上依次沉淀，且相邻的两层冗余层51之间通过介质层11隔开，且相邻的两层冗余层51通过冗余接触塞52连接，从而使至少两层冗余层51互连为一个整体，提高磁屏蔽效果。在具体确定每层冗余层51的形状时，每层冗余层51的形状可以矩形、圆形等，且分布在相同层上的冗余层51环绕磁隧道结20阵列间隔分布，以防止冗余层51干扰互连线的布置。
53.在具体布置至少两层冗余层51时，参考图1，可以使至少两层冗余层51中位于最下层的冗余层51与底金属层图案位于同一层，位于最上层的冗余层51与位线图案位于同一层。通过使冗余结构50中的冗余层51都位于位线图案和底金属层之间的区域，将磁隧道结20阵列围在一个较小的空间内，从而提高磁屏蔽效果。同时可以在加工底金属层图案和位线图案时，一起加工出来，从而简化工艺。
54.在具体确定冗余结构50的材料时，参考图1、图2及图4，可以使每层冗余层51的材料均为磁屏蔽材料，使每层冗余层51均由磁屏蔽材料层组成，从而提高磁屏蔽效果。且还可以使连接在相邻的两层冗余层51之间的冗余接触塞52的材料也全部由磁屏蔽材料组成，进一步提高磁屏蔽效果。且通过采用冗余结构50由冗余层51和冗余接触塞52的形式组成，从而能够增大每层冗余层51的表面积，提高磁屏蔽效果。
55.参考图4，还可以在衬底10中设置有源极线34图案，源极线34图案位于晶体管的上方，且位于字线33图案的下方。源极线34图案包含多根平行排列且沿第三方向延伸的源极线34，每个晶体管的源极通过第五接触塞45与一根源极线34电连接。且源极线34图案中的每根源极线34为磁屏蔽材料层、或包含有磁屏蔽材料层和低电阻率材料层的复合材料层。通过在源极线34图案中也加入磁屏蔽材料，以进一步提高对每个磁隧道结20进行磁屏蔽的效果。且可以在加工源极线34时，将磁屏蔽材料加入其内，从而简化工艺。在具体设置每根源极线34时，参考图1，可以使每根源极线34由包含有磁屏蔽材料层和低电阻率材料层的复合材料层，具体的，可以使磁屏蔽材料层叠设在低电阻率材料层上方，使磁屏蔽材料层距离磁隧道结20的距离更近，提高磁屏蔽效果。当然，还可以使磁屏蔽材料层位于低电阻率材料层的下方。还可以使复合材料层包含有阻挡层，阻挡层夹设在磁屏蔽材料层和低电阻率材料层之间，防止两层材料层之间相互渗透，从而防止影响各自的性能。当然，参考图3，每根源极线34还可以全部由磁屏蔽材料层组成，以增加磁屏蔽材料层的厚度，提高磁屏蔽效果。同时由于磁屏蔽材料层也能够导电，从而不影响正常的电学功能。参考图1、图3及图4，第五接触塞45的材料可以为低电阻率材料，以提高导电效果，能够保证接触塞的导电性能，防止发生电学缺陷。当然，第五接触塞45的材料还可以为磁屏蔽材料，以提高磁屏蔽效果。
56.另外，需要注意的是，上述每个导电结构和接触塞可以通过阻挡层与衬底10中的介质层11隔开，以防止相互渗透，从而影响各自的性能。
57.在具体加工上述的接触塞和线结构时，存在多种方式，如图5a～图5e所示出的一种加工接触塞及线结构的方式。首先，参考图5a，在衬底10上加工出用于接触孔和线槽，其中，接触孔用于填充形成接触塞，线槽用于填充形成复合材料层。接下来，参考图5b，在接触孔和线槽中生成出一层阻挡层。接下来，参考图5c，在阻挡层上生成出一层低电阻率材料层，且低电阻率材料层填充满接触孔，但未填充满线槽。接下来，参考图5d，填充磁屏蔽材料，使用磁屏蔽材料填满线槽。接下来，参考图5e，去除衬底10表面线槽外的阻挡层、低电阻率材料层和磁屏蔽材料层，得到接触塞和线结构。具体的去除方法可以采用cmp平坦化的方式去除。
58.在复合材料还还包括夹设在磁屏蔽材料层和低电阻率材料层之间的阻挡层时，参考图6a，在生成出一层低电阻率材料层之后，在低电阻率材料层上生成一层阻挡层。之后，参考图6b，填充磁屏蔽材料层。之后，参考图6c，一次cmp平坦化去除两层阻挡层、低电阻率材料层和磁屏蔽材料层，得到接触塞和线结构。
59.另外，还可以采用单大马士革工艺的方式加工接触塞及线结构，具体参考图7a～图7e。首先，参考图7a，在衬底10上加工出接触孔。参考图7b，在接触孔中生成一层阻挡层。参考图7c，填充低电阻率材料层，并采用cmp平坦化工艺去除衬底10外的低电阻率材料层，得到由低电阻率材料组成的接触塞。接下来，参考图7d，在衬底10上继续沉积一层介质层11，并加工出与接触塞连通的线槽。接下来，参考图7e，填充磁屏蔽材料层，并采用cmp平坦化工艺去除衬底10外的磁屏蔽材料层，得到线结构。
60.通过在磁隧道结20阵列下方和上方的第一导电结构31图案、第二导电结构32图案、第一接触塞41及第二接触塞42中的部分或全部结构中包含有磁屏蔽材料，在每个磁隧道结20附近区域都有磁屏蔽材料进行磁屏蔽，从而能够提高对每个磁隧道结20进行磁屏蔽的效果。且可以在加工导电结构图案和接触塞时，将磁屏蔽材料加入其内，从而能够简化加工工艺。
61.以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。